Claims (4)
전력공급용 반도체장치에 있어서, 부하소자의 전류통로상에 채널이 접속된 전력용 MOSFET(100)와, 상기 전력용 MOSFET(100)와 동일 제어단자를 통하여 게이트 제어신호를 인가받으며 드레인이 상기 전력용 MOSFET(100)의 드레인과 공통접속된 감지용 MOSFET(200)와, 베이스가 상기 감지용 MOSFET(200)의 소오스에 연결되고 콜렉터 및 에미터가 각각 상기 게이트 제어신호가 인가되는 제어단자 및 접지전압단에 연결된 바이폴라 트랜지스터(300)와, 상기 바이폴라 트랜지스터의 베이스와 접지단 사이에 연결된 몸체항 Rs를 구비하며, 상기 부하소자에 흐르는 전류의 크기가 상기 감지이용 MOSFET(200)의 채널을 통하여 바이폴라 트랜지스터의 베이스에 공급되는 전류의 크기에 의해 제한됨을 특징으로 하는 전력공급용 반도체장치.In a power supply semiconductor device, a power MOSFET 100 having a channel connected to a current path of a load element and a gate control signal are applied through the same control terminal as the power MOSFET 100, and a drain thereof is applied to the power MOSFET 100. A sensing MOSFET 200 commonly connected to the drain of the MOSFET 100, a base connected to a source of the sensing MOSFET 200, and a collector and emitter, respectively, to which the gate control signal is applied, and a control terminal and ground. A bipolar transistor 300 connected to a voltage terminal and a body term Rs connected between the base and the ground terminal of the bipolar transistor, the magnitude of the current flowing through the load device being bipolar through a channel of the sensing-use MOSFET 200. A power supply semiconductor device, characterized in that limited by the magnitude of the current supplied to the base of the transistor.
제1항에 있어서, 상기 바이폴라 트랜지스터의 베이스단자와 접지사이에 상기 몸체저항 Rs와 병렬로 접속되는 저항 R을 더 구비하여, 부하소자에 흐르는 전류의 제한치를 조절함을 특징으로 하는 전력공급용 반도체장치.The power supply semiconductor as claimed in claim 1, further comprising a resistor R connected in parallel with the body resistor Rs between the base terminal of the bipolar transistor and the ground to adjust a limit of a current flowing through the load element. Device.
전력공급용 반도체장치에 있어서 일단이 전원공급단에 접속된 부하소자의 타단에 연결되어 부하전류가 공급되는 n-에피층(14)과, 상기 에피층(14)의 상부에 서로 소정거리 이격되어 형성된 제1 및 제2 p형확산영역(18,20)과, 상기 제1 p형확산영역(18)의 내부에 형성되며 접지단에 연결되는 급속막의 의해 상기 제1 p형확산영역(18)과 서로 접촉되는 제1 n-에피층(14)과 상기 제1 n+확산영역(24) 사이의 상기 제1 p형확산영역(18)의 표면과 게이트절연막을 개재하며 게이트 제어전압을 인가받는 제1게이트전극(32)과, 상기 제2 p형확산영역(20)의 내부에 형성되며 외부접속단자에 연결된 금속막에 의해 상기 제2 p형확산영역(20)과 서로 접촉되는 제2 n+확산영역(26)과, 상기 제1게이트전극 하부의 채널사이즈보다 더 작은 채널사이즈를 갖는 조건으로 상기 n-에피층(14)과 상기 제2 n+확산영역(26) 사이의 상기 제2 p형확산영역(20)의 표면과 게이트절연막을 개재하여 형성되며 상기 게이트 제어전압을 인가받는 제2게이트전극(34)과, 상기 제2 n+확산영역(26)과 소정거리 이격되는 상기 제2 p+확산영역(20)내에 형성되며 상기 게이트 제어진압을 인가받는 제3 n+확산영역(28)과, 상기 제3 n+확산영역(28)과 소정거리 이격되는 상기 제2 p형확산영역(20)내에 형성되며 접지단에 연결된 금속막을 통하여 상기 제2 p형확산영역(20)과 접촉되는 제4 n+확산영역(30)을 구비하여, 상기 제2게이트전극(34) 하부의 채널을 통하여 공급되는 전류에 따른 상기 제2 p형확산영역(20)의 몸체저항에서의 전압강하에 의해, 상기 제2 p형확산(20)을 베이스로 하고 상기 제3 n+확산영역(28)을 콜렉터로 하며 상기 제4 n+확산영역(30)을 에미터로 가지는 바이폴라 트랜지스터의 턴온/턴오프가 제어됨에 따라, 상기 제1게이트전극(32) 하부의 채널을 통하여 흐르는 부하전류의 과전류 제한이 달성됨을 특징으로 하는 전력공급용 반도체장치.In the semiconductor device for power supply, one end is connected to the other end of the load element connected to the power supply terminal, and the n-epi layer 14 to which the load current is supplied is spaced apart from each other by a predetermined distance on the epi layer 14. The first p-type diffusion region 18 is formed by the first and second p-type diffusion regions 18 and 20 formed therein and a fast film formed inside the first p-type diffusion region 18 and connected to a ground terminal. And a gate control voltage applied through a surface of the first p-type diffusion region 18 and a gate insulating film between the first n− epitaxial layer 14 and the first n + diffusion region 24 in contact with each other. A second n + diffusion formed in the first gate electrode 32 and the second p-type diffusion region 20 and in contact with the second p-type diffusion region 20 by a metal film connected to an external connection terminal. And the region 26 and the n-epi layer 14 under the condition that the channel size is smaller than the channel size under the first gate electrode. A second gate electrode 34 formed through a surface of the second p-type diffusion region 20 between the second n + diffusion region 26 and a gate insulating film and receiving the gate control voltage, and the second n + A third n + diffusion region 28 formed in the second p + diffusion region 20 spaced apart from the diffusion region 26 by a predetermined distance and subjected to the gate control suppression, and the third n + diffusion region 28 and predetermined And a fourth n + diffusion region 30 formed in the second p-type diffusion region 20 spaced apart from each other and contacting the second p-type diffusion region 20 through a metal film connected to a ground terminal. The second p-type diffusion 20 is based on the voltage drop in the body resistance of the second p-type diffusion region 20 according to the current supplied through the channel under the second gate electrode 34. Bipolar transistor having a third n + diffusion region 28 as a collector and a fourth n + diffusion region 30 as an emitter Turn-on / turn-off control, power supply for the semiconductor device, characterized in that the over-current limit of the load current flowing through the first gate electrode 32, the lower portion of the channel to achieve as.
제3항에 있어서, 상기 외부접속단자와 접지단 사이에 상기 몸체저항과 병렬로 접속되는 저항을 더 구비하여, 부하소자에 흐르는 전류의 제한치를 조절함을 특징으로 하는 전력공급용 반도체장치.4. The power supply semiconductor device according to claim 3, further comprising a resistor connected in parallel with the body resistance between the external connection terminal and the ground terminal to adjust the limit of the current flowing through the load element.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.