KR960008013Y1 - Geometric distortion control circuit - Google Patents
Geometric distortion control circuit Download PDFInfo
- Publication number
- KR960008013Y1 KR960008013Y1 KR2019900012578U KR900012578U KR960008013Y1 KR 960008013 Y1 KR960008013 Y1 KR 960008013Y1 KR 2019900012578 U KR2019900012578 U KR 2019900012578U KR 900012578 U KR900012578 U KR 900012578U KR 960008013 Y1 KR960008013 Y1 KR 960008013Y1
- Authority
- KR
- South Korea
- Prior art keywords
- horizontal
- output
- circuit
- geometric distortion
- horizontal width
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F38/00—Adaptations of transformers or inductances for specific applications or functions
- H01F38/42—Flyback transformers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/04—Generating pulses having essentially a finite slope or stepped portions having parabolic shape
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
요약없슴No summary
Description
제1도는 종래의 수평출력회로도.1 is a conventional horizontal output circuit diagram.
제2도는 이 고안에 따른 수평출력회로의 수평폭과 지오메트릭 디스토션 조정회로도.2 is a horizontal width and geometric distortion adjusting circuit diagram of a horizontal output circuit according to the present invention.
제3도는 제2도에서의 각부 파형도이다.3 is a waveform diagram of each part in FIG. 2.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 수평 드라이브회로2 : FBT(플라이백 트랜스)1: horizontal drive circuit 2: FBT (flyback transformer)
3 : 수직 드라이브회로10 : 수평출력회로3: vertical drive circuit 10: horizontal output circuit
20 : 수평폭 조정부30 : 지오메트릭 디스토션 조정부20: horizontal width adjustment unit 30: geometric distortion adjustment unit
40 : 신호 합성부U1, U2, U3, U4 : OP앰프40: signal synthesis unit U1, U2, U3, U4: OP amplifier
L1 : 수평편향코일L2 : 직선성 코일L1: Horizontal deflection coil L2: Linear coil
L3 : 초크코일Q1, Q2 : 트랜지스터L3: Choke Coil Q1, Q2: Transistor
이 고안은 수평출력회로에 있어서, 수평폭과 지오메트릭 디스토션(Geometric Distortion) 조정회로에 관한 것으로서, 보다 상세하게는 OP 앰프를 이용하여 화면의 수평폭 조정과 지오메트릭 디스토션의 조정을 행하도록한 수평폭과 지오메트릭 디스토션 조정회로에 관한 것이다.The present invention relates to a horizontal width and a geometric distortion control circuit in a horizontal output circuit. More specifically, the horizontal width and the geometric distortion of the screen are adjusted using an op amp. Width and geometric distortion control circuit.
종래의 수평 출력회로는 제1도에서와 같이 수평 드라이브회로(1)와 수평출력 트랜지스터(Q1)와 댐퍼 다이오드(D1) 및 공진콘덴서(C1)와 FBT(2)와 수평편향코일(L1), 수평 직선성 코일(L2), 수평폭 조정용 코일(L0), 지오메트릭 디스토션(이하 GD라 칭함) 보정용 트랜스(T1)가 관련 접속된 구성으로 되어서 수평 드라이브회로(1)로 부터 출력된 수평 구동펄스가 수평출력 트랜지스터(Q1)를 스위칭하게 되며 FBT(2)의 일차측과 콘덴서(C1)에 의해 공진 주파수가 발생된다. 또한, FBT(2)의 인덕턴스에 의한 역기전력이 2차측에 유기되고, 수평 톱니파 전류가 수평편향코일(L1)에 인가되어 편향이 이루어지게 되며, 수평폭 조정용 코일(L0)과 직선성 코일(L2)에 의해 화면을 조정하게 되고, 사이드 핀 쿠션 트랜스(T1)에 의해 파라볼라파형을 형성하여 GD를 조정하게 된다.The conventional horizontal output circuit includes the horizontal drive circuit 1, the horizontal output transistor Q1, the damper diode D1, the resonant capacitor C1, the FBT 2, the horizontal deflection coil L1, as shown in FIG. Horizontal drive pulses output from the horizontal drive circuit (1) in a configuration in which the horizontal linear coil (L2), the horizontal width adjustment coil (L0), and the geometric distortion correction transformer (T1) are referred to as related configurations. Switches the horizontal output transistor Q1 and a resonance frequency is generated by the primary side of the FBT 2 and the capacitor C1. In addition, the counter electromotive force due to the inductance of the FBT 2 is induced on the secondary side, and the horizontal sawtooth current is applied to the horizontal deflection coil L1 to deflect, and the horizontal width adjustment coil L0 and the linear coil L2 are performed. ), The screen is adjusted, and the parabolic waveform is formed by the side pin cushion transformer T1 to adjust the GD.
이와같은 종래의 수평출력회로는 수평폭 조정을 코일에 의해 행하게 되므로 조정이 용이하지 않게 되었고, 사이드 핀쿠션 트랜스를 이용하여 GD를 보정하였으므로 회로기판에서의 차지하는 공간이 크게 되었고, 상기 코일들이 직렬로 접속되어있으므로 전원전압의 변동이 발생하면 화상이 불균일하게 되는 문제가 있게 된다.In the conventional horizontal output circuit as described above, the horizontal width adjustment is performed by the coil, so that the adjustment is not easy. Since the GD is corrected using the side pincushion transformer, the space occupied on the circuit board is increased, and the coils are connected in series. Therefore, there is a problem that the image is uneven when a change in the power supply voltage occurs.
이 고안은 이와같은 문제를 해결하기 위한 것으로서, 이 고안의 목적은 가변저항으로 수평폭 조정을 가능하게 하고, 파라볼라파를 별개의 회로 구성으로 형성하여 수평편향코일에 입력시켜서 전원전압의 변동에 의해 화상이 변화되는 것이 최소화되도록 한 수평출력회로의 수평폭과 지오메트릭스 디스토션 조정회로를 제공하는데 있다.This invention aims to solve this problem. The purpose of this invention is to enable horizontal width adjustment with a variable resistor, and to form a parabola wave in a separate circuit configuration and input it into a horizontal deflection coil, It is to provide a horizontal width and a geometric distortion control circuit of the horizontal output circuit to minimize the image change.
이와같은 목적을 달성하기 위한 이 고안은, 수평출력 트랜지스터와 공진형 콘덴서 및 댐퍼다이오드, 수평편향 코일 직선성 코일 및 FBT등을 포함하여서 된 수평출력회로에 있어서, 상기 FBT의 출력펄스를 정류하여 수평폭 조정을 위한 소정의 직류출력을 발생하는 수평폭 조정부와, 수직 드라이브회로의 출력에 의해 파라볼라파를 발생하는 지오메트릭 디스토션 조정부와, 상기 수평폭 조정부의 직류출력과 지오메트릭 디스토션 조정부의 파라볼라파를 합성하여 상기 수평 편향코일측에 인가하는 신호 합성부와, 로 되는 수평출력회로의 수평폭과 지오메트릭스 디스토션 조정회로에 그 특징이 있다.In order to achieve the above object, the present invention provides a horizontal output circuit including a horizontal output transistor, a resonant capacitor, a damper diode, a horizontal deflection coil linear coil, and an FBT. A horizontal width adjusting unit for generating a predetermined DC output for width adjustment, a geometric distortion adjusting unit for generating a parabola wave by the output of the vertical drive circuit, and a parabola wave for the DC output and the geometric distortion adjusting unit of the horizontal width adjusting unit. The signal synthesizer is synthesized and applied to the horizontal deflection coil side, and the horizontal width and the geometric distortion control circuit of the horizontal output circuit.
이 고안에 따른 수평출력회로의 수평폭과 지오메트릭 디스토션 조정회로의 일실시예에 대하여 첨부도면에 따라서 상세히 설명하면 다음과 같다.An embodiment of the horizontal width and the geometric distortion adjustment circuit of the horizontal output circuit according to the present invention will be described in detail with reference to the accompanying drawings.
제2도는 이 고안의 상세회로도를 나타낸 것으로서, 수평편향을 하는 수평편향부(10)는 수평 드라이브회로(1)의 출력으로 스위칭되는 수평출력 트랜지스터(Q1)와, 이 트랜지스터(Q1)의 콜렉터측에 접속된 댐퍼다이오드(D1)와 공진콘덴서(C1,C2,C3) 및 FBT(2)의 1차측이 접속되고, 수평 편향코일(L1)과 직선성 코일(L2)과 콘덴서(C4),(C5)의 직렬 접속회로가 공립된 구성으로 되어 수평편향을 행하도록 하였다. 수평폭 조정부(20)는 FBT(2)의 2차측에서 펄스전압을 정류하는 다이오드(D5)와 콘덴서(C7) 및 저항(R1,R2,VR1)에 의한 분압회로와, 이 정류회로와 분압회로를 반전단에 접속하고, 저항(R3)과 제너다이오드(D4)에 의한 기준전압을 제공하는 회로를 비반전단에 접속한 OP 앰프(U1)와의 접속구성으로 되었다. GD 보정부(30)는 수직 드라이브회로(3)의 출력에 의해 구동하는 버퍼인 OP 앰프(U3)와, OP 앰프(U3)의 출력을 저항(R7)과 콘덴서5(C11), 저항(R6)과 콘덴서(C11)의 직병렬 접속에 의한 파라볼라파 형성회로를 통해 입력받으며, 출력단에 저항(R5)과 가변저항(VR2)에 의한 분압회로로 귀환회로를 구비한 OP 앰프(U4)를 구비한 접속구성으로 되었다. 신호 합성부(40)는 상기 OP 앰프(U4)의 팔라볼라파 출력과 OP 앰프(U1)의 직류출력을 비반전 입력으로 하는 OP 앰프(U2)와, 이 OP 앰프(U2)의 출력을 다이오드(D3)를 통해 제공받아서 구동되어 파라볼라파를 출력하는 트랜지스트(Q2)로 되어 수평편향코일(L1)의 전류를 제어하도록 되었다. 도면에 있어서 (L3)와 (C6)은 필터용 초오크 코일과 콘덴서이다.2 shows a detailed circuit diagram of the present invention, wherein the horizontal deflection portion 10 for horizontal deflection includes a horizontal output transistor Q1 switched to an output of the horizontal drive circuit 1, and a collector side of the transistor Q1. The primary side of the damper diode D1, the resonant capacitors C1, C2, C3, and the FBT 2 is connected to the horizontal deflection coil L1, the linear coil L2, the capacitor C4, ( The series connection circuit of C5) was made into a common configuration so as to perform horizontal deflection. The horizontal width adjusting section 20 includes a voltage divider circuit formed by a diode D5, a capacitor C7, and resistors R1, R2, and VR1 rectifying the pulse voltage on the secondary side of the FBT 2, and the rectifier circuit and the voltage divider circuit. Is connected to the inverting end, and the circuit for providing the reference voltage by the resistor R3 and the zener diode D4 is connected to the OP amplifier U1 connected to the non-inverting end. The GD corrector 30 outputs the op amp U3, which is a buffer driven by the output of the vertical drive circuit 3, and the outputs of the op amp U3 to the resistor R7, the capacitor 5 C11, and the resistor R6. ) Is inputted through a parabolic wave forming circuit by parallel and parallel connection of a capacitor (C11), and an op amp (U4) having a feedback circuit as a voltage divider circuit by a resistor (R5) and a variable resistor (VR2) at an output terminal. It became one connection configuration. The signal synthesizing section 40 includes an OP amplifier U2 having a non-inverting input of the Palavola output of the OP amplifier U4 and the DC output of the OP amplifier U1, and a diode of the output of the OP amplifier U2. The transistor Q2 is supplied and driven to provide a parabolic wave to control the current of the horizontal deflection coil L1. In the figure, (L3) and (C6) are filter choke coils and capacitors.
이와같이 접속구성된 이 고안은, 수평 드라이브회로(1)로부터 수평펄스가 출력되면 수평출력 트랜지스터(Q1)가 스위칭되고 댐퍼다이오드(D1)와 공진콘덴서(C1,C2C3) 및 FBT(2)의 1차측에 의해 고압이 발생되어 수평편향 코일(L12)에 톱니파 전류가 인가된다. 따라서 전자빔의 수평편향이 이루어지게 되는데, FBT(2)의 2차측에 고압이 유기발생되고 2차측의 다른 권선에서는 제3도의 파형(a)와 같은 일정한 펄스전압이 발생되어 수평폭 조정부(20)의 다이오드(D5)와 콘덴서(C7)에 의해 제3도의 파형(b)와 같이 정류된 후, 저항(R1)과 가변저항(VR1) 및 저항(R2)에 의해 분압되어 OP 앰프(U1)의 반전입력측에 인가된다. OP 앰프(U1)는 저항(R3)과 제너다이오드(D4)에 의해 정전압인 기준전압을 제공받아 상기 분압 입력되는 직류와 비교하여 그 레벨차이에 따른 증폭출력을 발생하는데 이 출력은 상기 분압회로의 가변저항(VR1)의 가변에 의해 조정된다. 이 OP 앰프(U1)의 출력가변에 따라서 수평폭이 콘트롤되게 된다.In this connection structure, the horizontal output transistor Q1 is switched when the horizontal pulse is output from the horizontal drive circuit 1, and the damper diode D1, the resonant capacitors C1, C2C3, and the primary side of the FBT 2 are connected. As a result, a high pressure is generated and a sawtooth current is applied to the horizontal deflection coil L12. Therefore, the horizontal deflection of the electron beam is made, and a high voltage is induced on the secondary side of the FBT 2, and a constant pulse voltage such as waveform (a) of FIG. 3 is generated on the other winding on the secondary side, thereby adjusting the horizontal width adjusting unit 20. Rectified by the diode (D5) and the capacitor (C7) as shown by the waveform (b) of FIG. 3, and divided by the resistor (R1), the variable resistor (VR1) and the resistor (R2) to It is applied to the inverting input side. The OP amplifier U1 receives a reference voltage which is a constant voltage by the resistor R3 and the zener diode D4 and generates an amplification output according to the level difference compared to the DC input to the divided voltage. It is adjusted by the variable of the variable resistor VR1. The horizontal width is controlled in accordance with the output variable of this OP amplifier U1.
또한, 수직드라이브회로(3)로부터 출력된 수직구동펄스는 저항(R8)과, 전압 플로워(Follower)인 OP 앰프(U3)를 통해 저항(R7)과 콘덴서(C11), 저항(R6)과 콘덴서(C10)에 의해 제3도의 파형(c)와 같이 파라볼라파가 생성되어서 OP 앰프(U4)에 입력된다. OP 앰프(U4)의 출력에는 가변저항(VR2)과 저항(R5)에 의해 결정된 궤한값에 따른 제3도의 파형(d)와 같은 출력신호가 발생하여 OP 앰프(U2)에 입력되는데 여기서 가변저항(VR2)의 조절에 의해 파라볼라파가 변화되어 GD 보정을 행하게 된다In addition, the vertical drive pulse output from the vertical drive circuit 3 is a resistor (R8) and a resistor (R7), capacitor (C11), resistor (R6) and capacitor through the OP follower (U3), the voltage follower (Follower). By C10, a parabola wave is generated as in the waveform (c) of FIG. 3 and input to the OP amplifier U4. At the output of the OP amplifier U4, an output signal such as the waveform d of FIG. 3 according to the track value determined by the variable resistor VR2 and the resistor R5 is generated and input to the OP amplifier U2. Parabola wave is changed by the adjustment of (VR2) to perform GD correction.
상기 OP 앰프(U2)는 OP 앰프(U1)의 직류출력에 파라볼라파의 신호를 실어 제3도의 (e)와 같은 파형을 완충출력시켜 다이오드(D3)를 통해 트랜지스트(Q2)가 구동되어 직류전압에 실린 반전된 파라볼라파가 편향코일(L1)과 직선성 코일(L2) 및 초크코일(L3) 및 핀쿠션 보정용 콘덴서(C4,C5)에 인가되어 수평편향코일(L1)의 편향전류가 트랜지스트(Q2)의 출력에 의해 제어되게 된다.The OP amplifier U2 carries a parabolic signal on the direct current output of the OP amplifier U1, buffers and outputs a waveform as shown in (e) of FIG. 3, and the transistor Q2 is driven through the diode D3. The inverted parabola wave loaded on the voltage is applied to the deflection coil L1, the linear coil L2, the choke coil L3, and the pincushion correction capacitors C4 and C5 so that the deflection current of the horizontal deflection coil L1 is applied to the transistor. It is controlled by the output of (Q2).
이와같이 수평폭 조정부(20)의 가변저항(VR1)의 조정으로 출력되는 직류레벨이 변동되어 수평폭을 조정하게 되고 GD 조정부(30)의 가변저항(VR2)의 조정으로 파라볼라파의 출력이 변동되어 수평편향코일(L1)에 흐르는 편향전류를 조정하게 된다.In this way, the DC level output by the adjustment of the variable resistor VR1 of the horizontal width adjusting unit 20 is changed to adjust the horizontal width, and the output of the parabola wave is changed by the adjustment of the variable resistor VR2 of the GD adjusting unit 30. The deflection current flowing in the horizontal deflection coil L1 is adjusted.
이상에서와 같이 이 고안에 따른 수평출력회로의 수평폭 조정과 지오메트릭 디스토션 조정회로에 의하면, FBT의 출력펄스신호를 정류하여 수평폭 조정을 위한 소정의 직류출력을 발생하는 수평폭 조정부와, 수직드라이브회로의 출력에 의해 파라볼라파를 발생하는 지오메트릭 디스토션 조정부와, 상기 수평폭 조정부의 직류출력과 지오메트릭 디스토션 조정부의 파라볼라파를 합성하여 편향코일측에 인가하는 신호 발생부와,로 되어 있으므로 수평폭 조정과 지오메트릭 디스토션을 가변저항으로 콘트롤하게 된다. 또한, 파라볼라파를 수평출력회로와는 별개로 된 회로에서 생성하여 수평출력회로에 인가시키므로 전원의 변도에 다른 화상이 변동되게 되는 영향이 최소로 되는 효과를 갖게되고, 트랜스를 이용한 조정이 아니므로 회로소자의 설치공간이 작게 되는 잇점이 있는 유용한 고안인 것이다.As described above, according to the horizontal width adjustment and the geometric distortion adjustment circuit of the horizontal output circuit according to the present invention, the horizontal width adjustment unit for rectifying the output pulse signal of the FBT to generate a predetermined DC output for horizontal width adjustment, and vertical And a signal generator for synthesizing the parabolic waves generated by the output of the drive circuit to the deflection coil by combining the DC output of the horizontal width adjusting unit and the parabola waves of the geometric distortion adjusting unit. Width adjustment and geometric distortion are controlled by a variable resistor. In addition, since the parabola wave is generated in a circuit separate from the horizontal output circuit and applied to the horizontal output circuit, it has an effect of minimizing the effect that the other image fluctuates on the variation of the power supply. It is a useful design with the advantage that the installation space of the circuit element is small.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019900012578U KR960008013Y1 (en) | 1990-08-18 | 1990-08-18 | Geometric distortion control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019900012578U KR960008013Y1 (en) | 1990-08-18 | 1990-08-18 | Geometric distortion control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920005497U KR920005497U (en) | 1992-03-26 |
KR960008013Y1 true KR960008013Y1 (en) | 1996-09-20 |
Family
ID=19302371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019900012578U KR960008013Y1 (en) | 1990-08-18 | 1990-08-18 | Geometric distortion control circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960008013Y1 (en) |
-
1990
- 1990-08-18 KR KR2019900012578U patent/KR960008013Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920005497U (en) | 1992-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4242714A (en) | Current control circuit | |
US4547708A (en) | Variable picture size circuit for a television receiver | |
US4939429A (en) | High voltage regulator circuit for picture tube | |
JPS6261186B2 (en) | ||
JP2641190B2 (en) | Raster width adjustment device | |
US5357175A (en) | Deflection and high voltage circuit | |
US4801852A (en) | CRT horizontal deflection circuit enabling horizontal sweep width adjustment with stabilized EHT output | |
KR960008013Y1 (en) | Geometric distortion control circuit | |
KR960012590B1 (en) | Dynamic focusing circuit | |
GB2135859A (en) | Picture size control circuit | |
US3914650A (en) | Television display apparatus provided with a circuit arrangement for generating a sawtooth current through a line deflection coil | |
US5466993A (en) | Deflection apparatus for raster scanned CRT displays | |
US4572993A (en) | Television deflection circuit with raster width stabilization | |
US3824427A (en) | High voltage regulator | |
US5285133A (en) | Deflection current generating circuits | |
US4169988A (en) | Raster distortion correction circuit | |
US4118655A (en) | Line sawtooth deflection current generator | |
US5317495A (en) | Stabilized high voltage power supply circuit | |
US6218791B1 (en) | Deflection correction | |
JP2692445B2 (en) | Horizontal deflection high voltage generation circuit | |
KR100248720B1 (en) | Aspect ratio control circuit of a wide screen | |
JP2629662B2 (en) | Horizontal output circuit | |
JP2819977B2 (en) | Power supply circuit of receiver | |
JPH0568180A (en) | Voltage applying circuit for television receiver | |
KR930003560Y1 (en) | Horizontal scan stabilization circuit for tv |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20040830 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |