KR960005980B1 - 오디오 회로 공용을 위한 스위칭 회로 - Google Patents
오디오 회로 공용을 위한 스위칭 회로 Download PDFInfo
- Publication number
- KR960005980B1 KR960005980B1 KR1019920021373A KR920021373A KR960005980B1 KR 960005980 B1 KR960005980 B1 KR 960005980B1 KR 1019920021373 A KR1019920021373 A KR 1019920021373A KR 920021373 A KR920021373 A KR 920021373A KR 960005980 B1 KR960005980 B1 KR 960005980B1
- Authority
- KR
- South Korea
- Prior art keywords
- diode
- line
- terminal
- transistor
- emitter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
Landscapes
- Electronic Switches (AREA)
Abstract
내용 없음.
Description
제 1 도는 본 발명의 일실시예에 따른 구성도.
제 2 도는 본 발명의 다른 실시예에 따른 구성도.
* 도면의 주요부분에 대한 부호의 설명
1,2 : 논리곱 처리기 3,4 : 다이오드
본 발명은 PAL(Phase Alternating by Line) 방식과 NTSC(National Televsion System Committee) 방식을 모두 수용하는 멀티 VCR 시스템에서 오디오 회로의 시정수를 공용화하기 위한 스위칭 회로에 관한 것이다.
일반적으로, 녹화시 필요에 따라 표준(SP), 긴시간(LP), 장시간(SLP) 모두가 선택될 수 있으며, 이 모드는 재생시 테이프의 기록 상태에 따라 자동으로 선택될 수 있다. 이러한 작동은 통상적으로 오디오 회로에서 수행되고 있다. 이 오디오 회로를 PAL 방식과 NTSC 방식으로 공용하기 위해서는 각 모드에 대한 시정수가 공용화되어야만 한다.
종래에는 오디오 회로의 시정수를 공용화하기 위하여, VCR헤드(head)의 최대치 주파수(peaking frequency)의 레코드 최대치 주파수를 PAL 방식과 NTSC 방식 각각에 맞도록 콘덴서 값을 이용하여 변환하였다.
그런데, 콘덴서를 추가하는 방식은 부품오차가 크기 때문에 정확성을 기대하기 어렵다.
그리고 오디오 회로의 시정수들은 대부분 작은 값을 가지고 있으며, 추가하는 시정들로 더욱 작은 값을 가지게 된다. 이에 다른 오차가 오디오 회로에서는 무시될 수 없으며, 이에 관련된 스위칭회로와 시정수에 관련한 부품들로 인해 본래 회로에 비해 스위칭회로의 구성이 더 복잡해지므로 노이즈의 영향도 상대적으로 많이 받게 되는 문제점이 있었다.
따라서, 상기 종래기술의 문제점을 해결하기 위한 본 발명은 오디오 회로와 별도로 구성되어 오디오 회로에 영향을 미치지 않고, 구성이 간단한 오디오 회로 공용을 위한 스위칭 회로를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 LP 라인상에 순방향으로 직렬연결된 다이오드와; SP 단자에 일입력단에 연결되고 타입력단이 PAL 단자에 연결되며 출력단은 상기 LP 라인상의 다이오드의 후단에 연결된 논리곱 처리수단과; SLP 라인상에 순방향으로 직렬연결된 다이오드와; 상기 SLP 단자에 일입력단이 연결되고 타입력단이 PAL 단자에 연결되며 출력단은 상기 SLP 라인상의 다이오드의 후단에 연결된 논리곱 처리수단을 구비한 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
도면의 설명에 앞서, 본 발명의 동작은 다음과 같은 기술적 논리에 그 근거를 두고 있다.
다음의 <표 1>은 방식 모드별 최대치 주파수를 나타낸 것이다.
상기 <표 1>에서 NTSC의 LP와 PAL의 SP, NTSC의 SLP와 PLAL의 LP의 주파수가 비슷함을 알 수 있다.
그러므로, 오디오 회로의 시정수는 NTSC을 기준으로 설정한 상태에서, PAL 방식일 때, SP, SP가 각기 LP, SLP로 동작하도록 스위칭 회로를 구성하면 오디오 회로의 시정수를 공유할 수 있게 될 것이다.
이제, 제 1 도를 참조하면 본 발명의 일실시예에 따른 스위칭 회로의 구성도가 도시된다.
도면에 도시한 바와 같이 본 발명에 따른 일실시예에는, LP 라인상에 순방향으로 직렬연결된 다이오드(3)와, SP 단자에 일입력단에 연결되고 타입력단은 PAL 단자에 연결되며 출력단은 상기 LP 라이상의 다이오드(3)의 후단에 연결된 논리곱 처리기인 앤드게이트(1)와, SLP라인상에 순방향으로 직렬연결된 다이오드(4)와, SLP 단자에 일입력단이 연결되고 타입력단은 PAL 단자에 연결되며 출력단은 상기 SLP 라인상의 다이오드(4)의 후단에 연결된 논리곱 처리기인 앤드게이트(2)를 구비한다.
상기와 같이 구성되는 본 발명에 따른 일실시예의 동작을 살펴보면, NTSC는 원리의 모드로 동작하도록 하고, PAL에서는 다음과 같이 동작하도록 한다.
즉, PAL 단자와 SP 라인에 모두 '하이'가 인가되면 앤드게이트(1)는 LP 라인상에 '하이'레벨 신호를 출력하여 오디오회로가 LP 모드로 동작하게 하며, PAL 단자와 LP 라인에 모두 "하이"레벨 신호가 인가되면 앤드게이트(2)는 SLP 라인상에 '하이'레벨 신호를 인가하여 오디오 회로를 SLP 모드로 동작하게 한다.
제 2 도는 본 발명에 따른 다를 실시예를 도시한 도면이다.
도면에 도시한 바와 같이, 본 발명에 따른 다른 실시예는 제 1 도에서는 논리곱 처리기를 트랜지스터로 구현한 실시예로서, SLP 라인상에는 순방향으로 직렬연결된 다이오드(4)와, 상기 LP 라인상에서 순방향으로 직렬연결된 다이오드(3)와, 상기 다이오드(3)와 직렬로 연결된 저항(R1)과, 전원에 에미터가 연결된 트랜지스터(Q1)와, 상기 트랜지스터(Q1)의 컬렉터에 애노우드가 연결되고 캐소우드는 LP 라인상의 상기 저항(R1)의 후단에 연결되는 다이오드(5)와, 상기 트랜지스터(Q1)의 베이스에 에미터가 연결되고 베이스는 SP 단자에 연결되며 에미터는 SLP 라인상의 상기 다이오드(4) 후단에 연결된 트랜지스터(Q2)와, 상기 트랜지스터(Q2)의 에미터와 공통으로 상기 SLP 라인에 컬렉터가 연결되고, 상기 전원에 에미터가 연결된 트랜지스터(Q4)와, 상기 트랜지스터(Q4)의 컬렉터에 애노우드가 연결되며 캐소우드는 상기 SLP 라인상의 다이오드(4) 후단에 연결되는 다이오드(6)와, 상기 LP 라인에 베이스가 연결되고 컬렉터는 상기 트랜지스터(Q4)의 베이스에 연결되며 에미터는 상기 트랜지스터(Q2)의 에미터 및 상기 트랜지스터(Q3)의 컬렉터와 공통으로 LP 라인에 연결된 트랜지스터(Q5)를 구비한다.
제 2 도에 도시한 구성에서는 트랜지스터(Q1,Q2,Q3)와 다이오드(5)가 제 1 도의 논리곱 처리기(1)의 기능을 담당하고, 트랜지스터(Q3,Q4,A5)가 제 1 도에서는 논리곱 처리기(2)의 기능을 담당한다.
따라서, 상기와 같이 구성되어 동작하는 본 발명은 오디오회로와 별도로 스위칭 회로를 구성하므로 오디오 시정수의 공유성능을 높여 안정된 스위칭을 가능하고 하는 효과가 있다.
Claims (2)
- LP 라인상에 순방향으로 직렬연결된 제 1 다이오드(3)와; SP 단자에 일입력단이 연결되고 타입력단은 PAL 단자에 연결되며 출력단은 상기 LP 라인상의 다이오드(3)의 캐소드단에 연결된 논리곱 처리기인 제 1 앤드게이트(1)와; SLP 라인상에 순방향으로 직렬연결된 제 2 다이오드(4)와; LP 단자에 일입력단이 연결되고 타입력단은 PAL 단자에 연결되며 출력단은 상기 SLP 라인상의 제 2 다이오드(4)의 캐소드단에 연결된 논리곱 처리기인 제 2 앤드게이트(2)를 구비한 것을 특징으로 하는 오디오 시정수 공용을 위한 스위칭 회로.
- SLP 라인상에서 순방향으로 직렬연결된 제 1 다이오드(4)와,; LP 라인상에 순방향으로 직렬연결된 제 2 다이오드(3)와; 상기 제 2 다이오드(3)의 캐소드단에 일단이 연결되고 타단은 상기 LP 라인상에 연결된 저항(R1)과; 전원에 에미터가 연결된 제 1 트랜지스터(Q1)와; 상기 제 1 트랜지스터(Q1)의 컬렉터에 애노우단이 연결되고 캐소우드단은 LP 라인상의 상기 저항(R1)의 타단에 연결되는 제 3 다이오드(5)와; 상기 제 1 트랜지스터(Q1)의 베이스에 콜렉터가 연결되고 베이스는 SP 단자에 연결되며 에미터는 상기 LP 라인상의 상기 저항(R1)의 타단에 연결된 제 2 트랜지스터(Q2)와; 상기 제 2 트랜지스터(Q2)의 에미터에 컬렉터가 연결되고 베이스에는 PAL 단자가 연결되며 에미터는 접지된 제 3 트랜지스터(Q3)와; 상기 전원에 에미터가 연결된 제 4 트랜지스터(Q4)와; 상기 제 4 트랜지스터(Q4)의 컬렉터에 애노우드가 연결되며 캐소우드는 상기 SLP 라인상의 제 1 다이오드(4)의 캐소드단에 연결된 제 4 다이오드(6)와; 상기 LP 라인의 상기 제 2 다이오드(3)의 애노드단에 베이스가 연결되고 컬렉터는 상기 제 4 트랜지스터(Q4)의 베이스에 연결되며 에미터는 상기 제 2 트랜지스터(Q2)의 에미터에 연결된 제 5 트랜지스터(Q5)를 구비하는 것을 특징으로 하는 오디오 시정수 공용을 위한 스위칭 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920021373A KR960005980B1 (ko) | 1992-11-13 | 1992-11-13 | 오디오 회로 공용을 위한 스위칭 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920021373A KR960005980B1 (ko) | 1992-11-13 | 1992-11-13 | 오디오 회로 공용을 위한 스위칭 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940012834A KR940012834A (ko) | 1994-06-24 |
| KR960005980B1 true KR960005980B1 (ko) | 1996-05-06 |
Family
ID=19343123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920021373A KR960005980B1 (ko) | 1992-11-13 | 1992-11-13 | 오디오 회로 공용을 위한 스위칭 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960005980B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101998999B1 (ko) | 2017-12-21 | 2019-07-10 | 주식회사 포스코 | 코일 내주면 검사 장치 |
-
1992
- 1992-11-13 KR KR1019920021373A patent/KR960005980B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940012834A (ko) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4081695A (en) | Base drive boost circuit for improved fall time in bipolar transistor logic circuits | |
| JPS6240905B2 (ko) | ||
| US4642482A (en) | Level-shifting circuit | |
| US4209805A (en) | Video signal processing circuit including lock-out prevention means for the intermediate frequency amplifier thereof | |
| US4575760A (en) | Noise reduction circuit for a video signal | |
| US5801555A (en) | Correlative double sampling (CDS) device | |
| KR960005980B1 (ko) | 오디오 회로 공용을 위한 스위칭 회로 | |
| US4082996A (en) | Video amplifier including an a-c coupled voltage follower output stage | |
| JPS6364084B2 (ko) | ||
| US4005371A (en) | Bias circuit for differential amplifier | |
| US4727336A (en) | Wide band low power loss video amplifier | |
| US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
| US4630116A (en) | Video signal inverting circuit | |
| US4517524A (en) | High frequency operational amplifier | |
| US4146846A (en) | Amplifier having a high frequency boost network | |
| US4382197A (en) | Logic having inhibit mean preventing erroneous operation circuit | |
| US4194131A (en) | Tristate logic buffer circuit with enhanced dynamic response | |
| EP1046282B1 (en) | Display driver apparatus | |
| US4266199A (en) | Linear alternating-current amplifier | |
| US4985685A (en) | Detector circuit including current attenuating circuit and capacitor | |
| KR970005938B1 (ko) | 모니터의 스미어 현상 제거 회로 | |
| KR960005019Y1 (ko) | 티브이 수상기의 인터널/익스터널 비디오 간섭방지 개선회로 | |
| EP0501412A2 (en) | Signal line changeover circuit | |
| CA2011429A1 (en) | Non-current hogging dual phase splitter for ttl circuits | |
| KR930005608Y1 (ko) | 비디오 입력 자동 선택회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19990430 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |