Claims (5)
영상을 디스플레이하는데 사용되는 모니터에 입력되는 여러가지의 수평 및 수직동기신호 중에서 하나의 수평 및 수직동기신호를 자동으로 선택하는 동기신호 선택회로에 있어서, 색신호입력단자(R, B, G)를 통해 합성영상신호인 색신호를 입력받는 영상처리회로부(1)와 ; 색신호입력단자(G)를 통해 입력되는 색신호를 수평 및 수직동기신호로 분리하여 출력하는 동기분리회로부(2)와, 수평 및 수평/수직동기 입력단자(HHV)를 통해서 신호가 입력되면 '로우'를 출력하고 신호가 입력되지 않으면 '하이'를 출력하는 수평동기검출 회로부(6)와 ; 이 수평동기검출 회로부(6)의 출력이 '로우'이면 수평 및 수평/수직동기 입력단자(HHV)에 연결되고, 출력이 '하이'이면 동기회로(2)에 연결되는 제 1 아날로그스위치부(sw3)와 ; 이 제 1 아날로그스위치부(sw3)를 통해 입력되는 수평/수직동기신호중 수직동기신호를 분리하는 수직동기분리 회로부(7)와 ; 이 수직동기분리 회로부(7)에서 출력되는 수직동기신호를 반전시키는 신호반전 회로부(8)와 ; 수직동기 입력단자(V)를 통해 신호가 입력되면 '로우'를 출력하고, 신호가 입력되지 않으면 '하이'를 출력하는 수직동기검출회로부(9)와 ; 이 수직동기검출 회로부(9)의 출력이 '로우'이면 수직동기 입력단자(V)에 연결되고, 출력이 '하이'이면 신호반전 회로부(8)에 연결되는 제 2 아날로그스위치부(sw4)와 ; 상기 제 1 아날로그스위치부(sw3)를 통해 수평동기신호를 입력받는 수평동기처리 회로부(3)및 ; 상기 제 2 아날로그스위치부(sw4)를 통해 수직동기신호를 입력받는 수직동기처리 회로부(4)를 포함하여 구성한 것을 특징으로 하는 동기신호자동 선택회로.Synchronization signal selection circuit that automatically selects one horizontal and vertical synchronization signal among various horizontal and vertical synchronization signals input to a monitor used to display an image, and synthesizes them through color signal input terminals (R, B, G). An image processing circuit unit 1 for receiving a color signal as an image signal; When the signal is input through the synchronous separation circuit unit 2 which separates and outputs the color signal input through the color signal input terminal G into horizontal and vertical synchronous signals, and the horizontal and horizontal / vertical synchronous input terminals HHV, A horizontal synchronous detection circuit 6 for outputting a signal and outputting a 'high' if a signal is not input; When the output of the horizontal synchronous detection circuit unit 6 is 'low', the first analog switch unit is connected to the horizontal and horizontal / vertical synchronous input terminals (HHV), and when the output is 'high', it is connected to the synchronization circuit 2. sw3) and; A vertical synchronous separation circuit unit 7 for separating the vertical synchronous signal among the horizontal and vertical synchronous signals inputted through the first analog switch unit sw3; A signal inversion circuit portion 8 for inverting the vertical synchronous signal output from the vertical synchronous separation circuit portion 7; A vertical synchronous detection circuit unit 9 for outputting a 'low' when a signal is input through the vertical synchronous input terminal V and outputting a 'high' when a signal is not input; A second analog switch unit sw4 connected to the vertical synchronous input terminal V when the output of the vertical synchronous detection circuit unit 9 is 'low', and connected to the signal inversion circuit unit 8 when the output is 'high'; ; A horizontal synchronizing processing circuit unit 3 for receiving a horizontal synchronizing signal through the first analog switch unit sw3; And a vertical synchronization processing circuit unit (4) for receiving a vertical synchronization signal through the second analog switch unit (sw4).
제1항에 있어서, 상기 수평동기검출 회로부(6)는 일단이 수평/수직동기 입력단자(HHV)에 연결되고 타단은 다이오드(D1)의 캐소드단과 다이오드(D2)의 애노드단에 공통으로 연결되는 캐패시티(C1)와 ; 캐소드단은 캐패시터(C1)와 다이오드(D2)의 애노드단에 공통으로 연결되고, 애노드단은 접지에 연결되는 다이오드(D1)와 ; 애노드단은 캐패시티(C1)와 다이오드(D1)의 캐소드단에 공통으로 연결되고, 캐소드단은 저항(R1, R2)과 캐패시터(C2)에 공통으로 연결되는 다이오드(D2)와 ; 일단은 다이오드(D2)의 캐소드단은 캐패시터(C2) 및 저항(R2)에 공통으로 연결되고 타단은 접지에 연결되는 저항(R1)과 ; 일단은 다이오드(D2)의 캐소드단과 저항(R1, R2)에 공통으로 연결되고 타단은 접지에 연결되는 캐패시터(C2) ; 일단은 다이오드(D2)의 캐소드단은 캐패시터(C2) 및 저항(R2)에 공통으로 연결되고 타단은 트랜지스터(TR1)의 베이스단에 연결되는 저항(R2)과 ; 베이스단에 저항(R2)에 연결되고, 에미터단은 접지에 연결되고, 컬렉터단은 저항(R3) 및 제 1 릴레이스위치부(sw3)에 공통으로 연결되는 트랜지스터(TR1) 및 ; 일단은 Vcc에 연결되고, 타단은 트랜지스터(TR1)의 컬렉터단 및 제 1 릴레이스위치부(sw3)에 공통으로 연결되는 저항(R3)으로 구성한 것을 특징으로 하는 동기신호자동 선택회로.The horizontal synchronous detection circuit unit (6) has one end connected to the horizontal / vertical synchronous input terminal (HHV) and the other end connected to the cathode terminal of the diode (D1) and the anode terminal of the diode (D2) in common. Capacity C1; A cathode end is commonly connected to the anode end of the capacitor C1 and the diode D2, and the anode end is connected to ground with a diode D1; An anode terminal is commonly connected to the cathode of the capacitor C1 and the diode D1, and the cathode terminal is commonly connected to the resistors R1 and R2 and the capacitor C2; One end of the diode (D2) and the cathode terminal is commonly connected to the capacitor (C2) and the resistor (R2) and the other end is connected to the resistor (R1); A capacitor C2 having one end connected in common to the cathode terminal of the diode D2 and the resistors R1 and R2 and the other end connected to the ground; A cathode R2 of which the first end of the diode D2 is commonly connected to the capacitor C2 and the resistor R2 and the other end of which is connected to the base end of the transistor TR1; A transistor TR1 connected to a resistor R2 at a base terminal, an emitter terminal connected to a ground, and a collector terminal connected to a resistor R3 and a first relay switch unit sw3 in common; One end is connected to Vcc, and the other end is composed of a resistor (R3) commonly connected to the collector terminal of the transistor (TR1) and the first relay switch unit (sw3).
제1항에 있어서, 상기 수직동기분리 회로부(7) 일단이 제 1 릴레이스위치부(sw3)에 연결되고 타단은 저항(R5) 및 캐패시터(C3)에 공통으로 연결되는 저항(R4)과 ; 일단은 저항(R4, R5)에 공통으로 연결되고 타단은 접지에 연결되는 캐패시터(C3)와 ; 일단은 캐패시터(C3)와 저항(R4)에 공통으로 연결되고, 타단은 캐패시터(C4)와 트랜지스터(TR2)의 베이스단에 공통으로 연결되는 저항(R5)과 ; 일단은 저항(R5)과 트랜지스터(TR2)의 베이스단에 공통으로 연결되고, 타단은 접지에 연결되는 캐패시터(C4)와 ; 베이스단은 저항(R5) 및 캐패시터(C4)에 공통으로 연결되고, 에미터단은 접지에 연결되고, 컬렉터단은 저항(R6) 및 신호반전 회로부(8)에 연결되는 트랜지스터(TR2) 및 ; 일단은 Vcc에 연결되고, 타단은 트랜지스터(TR2)의 컬렉터단 및 신호반전 회로부(8)에 공통으로 연결하는 저항(R6)으로 구성한 것을 특징으로 하는 동기신호자동 선택회로.The resistor (R4) of claim 1, wherein one end of the vertical synchronization circuit (7) is connected to the first relay switch (sw3) and the other end is commonly connected to the resistor (R5) and the capacitor (C3); A capacitor C3 having one end connected in common to the resistors R4 and R5 and the other end connected to the ground; One end of which is commonly connected to the capacitor C3 and the resistor R4, and the other end of which is commonly connected to the base of the capacitor C4 and the transistor TR2; A capacitor C4 having one end connected in common to the base ends of the resistor R5 and the transistor TR2 and the other end connected to the ground; A transistor (TR2) having a base end connected in common to a resistor (R5) and a capacitor (C4), an emitter end connected to a ground, and a collector end connected to a resistor (R6) and a signal inversion circuit portion (8); One end is connected to Vcc, and the other end is composed of a resistor (R6) connected in common to the collector terminal of the transistor (TR2) and the signal inversion circuit section (8).
제3항에 있어서, 상기 신호반전회로부(8) 일단이 수직동기 회로부(7)에 연결되고, 타단은 트랜지스터(TR3)의 베이스단에 연결되는 저항(R7)과 ; 베이스단에 저항(R7)에 연결되고, 에미터단은 접지에 연결되고, 컬렉터단은 저항(R8) 및 제 2 릴레이스위치부(sw4)에 공통으로 연결되는 트랜지스터(TR3) 및 ; 일단은 Vcc에 연결되고, 타단은 트랜지스터(TR3)의 컬렉터단 및 제 2 릴레이스위치부(sw4)에 공통으로 연결되는 저항(R8)으로 구성한 것을 특징으로 하는 동기신호자동 선택회로.A resistor (R7) according to claim 3, wherein one end of the signal inversion circuit portion (8) is connected to the vertical synchronization circuit portion (7) and the other end is connected to the base end of the transistor (TR3); A transistor TR3 connected to a resistor R7 at a base terminal, an emitter terminal connected to a ground, and a collector terminal connected to a resistor R8 and a second relay switch unit sw4 in common; One end is connected to Vcc, and the other end is composed of a resistor (R8) commonly connected to the collector terminal of the transistor (TR3) and the second relay switch unit (sw4).
제1항에 있어서, 상기 수직동기검출 회로부(9)는 일단이 수직동기 입력단자(V)에 연결되고 타단은 저항(R9)에 연결되는 캐패시터(C5)와 ; 일단은 캐패시터(C5)에 연결되고, 타단은 다이오드(D3)의 캐소드단 및 다이오드(D4)의 애노드단에 공통으로 연결되는 저항(R9)과 ; 애노드단은 접지에 연결되고, 캐소드단은 저항(R9) 및 다이오드(D4)의 애노드단에 공통으로 연결되는 다이오드(D3)와 ; 애노드단은 저항(R9)과 다이오드(D3)의 캐소드단에 공통으로 연결되고, 캐소드단은 저항(R10, R11)과 캐패시터(C6)에 공통으로 연결되는 다이오드(D4)와 ; 일단은 다이오드(D4)의 캐소드단과 캐패시터(C6) 및 저항(R11)에 공통으로 연결되고 타단은 접지에 연결되는 저항(R10)과 ; 일단은 다이오드(D4)의 캐소드단은 저항(R10, R11)에 공통으로 연결되고 타단은 접지에 연결되는 캐패시터(C6)와 ; 일단은 다이오드(D4)의 캐소드단과 캐패시터(C6) 및 저항(R10)에 공통으로 연결되고, 타단은 트랜지스터(TR4)의 베이스단에 연결되는 저항(R11)과 ; 베이스단에 연결되는 저항(R11)에 연결되고, 에미터단은 접지에 연결되고, 컬렉터단은 저항(R3) 및 제2릴레이스위치부(sw4)에 공통으로 연결되는 트랜지스터(TR4) 및 ; 일단은 Vcc에 연결되고, 타단은 트랜지스터(TR4)의 컬렉터단 및 제 2 릴레이스위치부(sw4)에 공통으로 연결되는 저항(R3)으로 구성한 것을 트랜지스터 동기신호자동 선택회로.2. The vertical synchronous detection circuit unit (9) according to claim 1, further comprising: a capacitor (C5) having one end connected to a vertical synchronous input terminal (V) and the other end connected to a resistor (R9); One end is connected to the capacitor C5 and the other end is commonly connected to the cathode end of the diode D3 and the anode end of the diode D4; An anode terminal is connected to ground, and a cathode terminal is connected in common with the anode terminal of the resistor R9 and the diode D4; An anode terminal is connected in common to the cathode terminal of the resistor R9 and the diode D3, and the cathode terminal is connected in common to the resistors R10 and R11 and the capacitor C6; A resistor R10 having one end connected in common to the cathode end of the diode D4, the capacitor C6, and the resistor R11, and the other end connected to the ground; A capacitor C6 having one end of the cathode of the diode D4 connected to the resistors R10 and R11 in common and the other end of the diode D4 connected to ground; One end of which is commonly connected to the cathode terminal of the diode D4, the capacitor C6 and the resistor R10, and the other end of which is connected to the base terminal of the transistor TR4; A transistor TR4 connected to a resistor R11 connected to a base terminal, an emitter terminal connected to a ground, and a collector terminal commonly connected to a resistor R3 and a second relay switch unit sw4; A transistor synchronization signal automatic selection circuit comprising one end connected to Vcc and the other end configured by a resistor (R3) commonly connected to a collector end of a transistor (TR4) and a second relay switch unit (sw4).
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.