KR960002672B1 - Lnb - Google Patents
Lnb Download PDFInfo
- Publication number
- KR960002672B1 KR960002672B1 KR1019930016981A KR930016981A KR960002672B1 KR 960002672 B1 KR960002672 B1 KR 960002672B1 KR 1019930016981 A KR1019930016981 A KR 1019930016981A KR 930016981 A KR930016981 A KR 930016981A KR 960002672 B1 KR960002672 B1 KR 960002672B1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- signal
- output
- transistor
- oscillation
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/155—Ground-based stations
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Noise Elimination (AREA)
Abstract
Description
제1도는 종래의 위성수신기의 저잡음 블럭변환기용 제어신호를 설명하기 위한 도면.1 is a view for explaining a control signal for a low noise block converter of a conventional satellite receiver.
제2도는 본 발명의 일실시예에 따른 위성수신기의 저잡음 블럭변환기용 제어신호발생회로를 나타낸 도면.2 is a diagram illustrating a control signal generation circuit for a low noise block converter of a satellite receiver according to an embodiment of the present invention.
제3도는 본 발명의 다른 실시예에 따른 위성수신기의 저잡음 블럭변환기용 제어신호발생회로를 나타낸 도면.3 is a diagram illustrating a control signal generation circuit for a low noise block converter of a satellite receiver according to another embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1,2 : 직류전원 3 : 스위칭수단1,2: DC power supply 3: switching means
4 : 저잡음 블록변환기 10 : 발진회로4: low noise block converter 10: oscillator circuit
20 : 발진신호선택회로 30 : 제어부20: oscillation signal selection circuit 30: control unit
40 : 증폭회로 50 : 출력회로40: amplification circuit 50: output circuit
D : 다이오드 Q1∼Q4 : 트랜지스터D: Diodes Q1 to Q4: Transistors
R1∼R2 : 저항R1 to R2: resistance
본 발명은 위성수신기의 저잡음 블럭변환기용 제어신호발생회로에 관한 것으로, 특히 위성수신기에서 저잡음 블록변환기의 수평과 수직 뿐만 아니라 하이밴드와 로우밴드를 선택하기 위한 제어신호를 발생시키도록 된 위성수신기의 저잡음 블럭변환기용제어발생회로에 관한 것이다.The present invention relates to a control signal generation circuit for a low noise block converter of a satellite receiver, and more particularly, to a satellite receiver for generating a control signal for selecting a high band and a low band as well as the horizontal and vertical of a low noise block converter. A control generating circuit for a low noise block converter.
현재 유럽지역에서 적용되는 위성방송의 플러라이즈(polarize)방식중 마르코니(Marconi)형에 있어서, 위성방송을 수신하는 위성수신기에서는 저잡음 블록변환기에 상이한 2가지 직류전원(예컨대 13V, 18V)을 스위칭하여 공급함으로써 저잡음 블록변환기의 수직과 수평을 선택하여 두 대역의 초고주파수신호를 중간주파수 신호로 변환시키도록 되어 있다.In the Marconi type of satellite broadcasting that is currently applied in Europe, the satellite receiver receiving satellite broadcasting switches two different DC power sources (for example, 13V and 18V) to a low noise block converter. By supplying the vertical and horizontal of the low-noise block converter, the ultra-high frequency signals of the two bands are converted into intermediate frequency signals.
이러한 종래의 위성수신기에 사용되는 저잡음 블럭변환기용 제어신호발생을 설명하기 위한 블록구성이 제1도에 도시되어 있다. 동 도면에서 참조부호 1과 2는 예컨대 각각 13V와 18V에 대응하는 제1 및 제2직류전원이고, 3은 상기 제1 및 제2직류전원(1,2)로부터의 직류신호를 스위칭해서 그 스위칭된 직류신호를 저잡음 블록변환기(4)에 공급해 주는 스위칭수단이다. 따라서 상기 저잡음 블럭변환기(4)는 제1직류전원(1)으로부터의 직류신신호가 인가되면 예컨대 수직을 선택하고, 제2직류전원(2)으로부터의 직류신호가 인가되면 예컨대 수평을 선택하도록 되어 있다.A block configuration for explaining control signal generation for a low noise block converter used in such a conventional satellite receiver is shown in FIG. In the figure, reference numerals 1 and 2 denote first and second direct current power sources corresponding to, for example, 13 V and 18 V, respectively, and 3 denotes switching of DC signals from the first and second direct current power supplies 1 and 2, respectively. Switching means for supplying the direct current signal to the low noise block converter (4). Therefore, the low noise block converter 4 selects, for example, vertical when a DC signal from the first DC power supply 1 is applied, and selects horizontal, for example, when a DC signal from the second DC power supply 2 is applied. .
이와 같이 기존의 방식에서는 단지 2가지 직류전압을 스위칭해서 저잡음 블럭변환기의 제어신호로서 사용하여 수직과 수평을 선택하도록 되어 있지만, 위성수가 증가함에 따라 더 넓은 주파수밴드에 대해 더 많은 스위칭 라인을 사용하여야 한다.Thus, in the conventional method, only two DC voltages are switched and used as control signals of a low noise block converter to select vertical and horizontal, but as the number of satellites increases, more switching lines must be used for a wider frequency band. do.
그러나 위성수의 증가에 따라 더 많은 스위칭 라인을 사용하지 않고 기존의 스위칭 직류전압에 펄스를 실어서 펄스에 유무에 따라 주파수밴드를 선택하는 방법이 제안되어 있다. 따라서 이러한 방법을 구현하는 하드웨어를 간단하게 구성하는 것이 요망되고 있다.However, as the number of satellites increases, a method of selecting a frequency band according to the presence or absence of a pulse by applying a pulse to an existing switching DC voltage without using more switching lines has been proposed. Therefore, it is desirable to simply configure the hardware for implementing such a method.
본 발명은 상기한 점은 감안하여 이루어진 것으로, 위성수신기에서 저잡음 블록변환기의 수평과 수직 뿐만 아니라 하이밴드가 로우밴드를 선택하기 위한 제어신호를 발생시키기 위한 위성수신기의 저잡음 블럭변환기용 제어신호발생회로를 제공함에 그 목적이 있다.The present invention has been made in view of the above, and the control signal generation circuit for a low noise block converter of a satellite receiver for generating a control signal for selecting a low band as well as the horizontal and vertical of the low noise block converter in a satellite receiver The purpose is to provide.
상기한 목적을 달성하기 위해 본 발명의 바람직한 양태에 따르면, 소정의 발진 주파수를 갖는 발진신호를 생성하는 발진수단과 ; 하이밴드와 로우밴드를 선택하기 위한 제어신호를 출력하는 제어부와, 제1단자와 상기 제어부에 접속되고 제2단자가 접지되며 제3단자가 상기 발진수단의 출력단에 접속되어 상기 제어부의 출력신호에 따라 상기 발진수단의 발진신호를 선택하는 제1트렌지스터로 이루어진 발진신호선택수단 ; 제1단자가 상기 발진수단의 출력단과 상기 제1트랜지스터의 제3단자에 접속되고 제2단자가 접지되며 제3단자가 소정의 직류신호 입력단자에 접속된 제2트랜지스터로 구성되어, 상기 발진신호선택수단의 출력에 따라 상기 발진수단의 발진신호를 증폭하는 증폭수단 및 ; 상기 증폭수단의 출력과 소정의 직류신호를 인가받아 상기 증폭수단의 출력에 따라 소정의 직류신호를 출력하거나 상기 소정의 직류신호에 상기 발진신호를 중첩시킨 신호를 출력하는 출력수단으로 구성된다.According to a preferred aspect of the present invention for achieving the above object, the oscillating means for generating an oscillation signal having a predetermined oscillation frequency; A control unit for outputting a control signal for selecting a high band and a low band, a first terminal connected to the control unit, a second terminal grounded, and a third terminal connected to an output terminal of the oscillation means to provide an output signal of the control unit. An oscillation signal selection means comprising a first transistor for selecting an oscillation signal of the oscillation means accordingly; The oscillation signal includes a first transistor connected to an output terminal of the oscillation means and a third terminal of the first transistor, a second terminal grounded, and a third terminal connected to a predetermined DC signal input terminal. Amplifying means for amplifying the oscillating signal of the oscillating means according to the output of the selecting means; And an output means for receiving the output of the amplifying means and a predetermined DC signal and outputting a predetermined DC signal according to the output of the amplifying means or outputting a signal in which the oscillation signal is superimposed on the predetermined DC signal.
또 본 발명의 다른 양태에 따르면, 상기 출력수단은 제1단자가 상기 제2트랜지스터의 제3단자에 접속되고 제2단자가 출력단자에 접속되며 제3단자가 상기 소정의 직류신호 입력단자에 접속된 제3트랜지스터와, 제1단자와 제2단자가 공통으로 상기 출력단자에 접속되고 제3단자가 상기 제3트랜지스터의 제3단자와 공통으로 상기 소정의 직류신호 입력단자에 제4트랜지스터로 구성되어 있다.According to another aspect of the present invention, the output means has a first terminal connected to the third terminal of the second transistor, a second terminal connected to the output terminal, and a third terminal connected to the predetermined DC signal input terminal. A third transistor, a first terminal and a second terminal are commonly connected to the output terminal, and a third terminal is configured as a fourth transistor to the predetermined DC signal input terminal in common with the third terminal of the third transistor. It is.
또한 본 발명의 또 다른 양태에 따르면, 상기 출력수단은 제1단자가 상기 제2트랜지스터의 제3단자에 접속되고 제2단자가 출력단자에 접속되며 제3단자가 상기 소정의 직류신호 입력단자에 접속된 제3트랜지스터와, 제1단자가 상기 제3트랜지스터의 제3단자와 공통으로 상기 소정의 직류신호 입력단자에 접속되고 제2단자가 상기 제3트랜지스터의 제2단자와 공통으로 출력단자에 접속된 다이오드로 구성되어 있다.According to still another aspect of the present invention, the output means includes a first terminal connected to a third terminal of the second transistor, a second terminal connected to an output terminal, and a third terminal connected to the predetermined DC signal input terminal. A third transistor connected to the first terminal is connected to the predetermined DC signal input terminal in common with the third terminal of the third transistor, and the second terminal is connected to the output terminal in common with the second terminal of the third transistor. It consists of a connected diode.
이하, 본 발명에 대해 첨부도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명의 일실시예에 따른 위성수신기의 저잡음 블럭변환기용 제어신호발생회로를 나타낸 도면이다.2 is a view showing a control signal generation circuit for a low noise block converter of a satellite receiver according to an embodiment of the present invention.
동 도면에서 참조부호 10은 소정의 발진주파수를 갖는 발진신호를 생성하는 발진회로서 공지된 회로구성이다. 그리고 20은 예컨대 리모콘 등의 작동버튼을 누르면 하이밴드와 로우밴드를 선택하기 위한 제어신호를 출력하는 제어부(30)와, 베이스 단자가 저항(R2)을 매개로 상기 제어부(30)에 접속되고 에미터단자가 접지되며 콜렉터단자가 저항(R1)을 매개로 상기 발진회로(10)의 출력단에 접속되어 상기 제어부(30)의 출력신호에 따라 상기 발진회로(10)의 발진신호를 선택하는 제1트랜지스터(Q1)로 이루어진 발진신호선택회로이다. 또 40은 베이스단자가 저항(R1)을 매개로 상기 발진회로(10)의 출력단에 접속됨과 더불어 상기 제1트랜지스터(Q1)의 콜렉터단자에 직접 접속되고 에미터단자가 접지되며 콜렉터단자가 저항(R3)을 매개로 소정의 직류신호 입력단자(VS1/VS2)에 접속된 제2트랜지스터(Q2)로 구성되어, 상기 발진회로(10)의 발진신호를 증폭하는 증폭회로이다.In the figure, reference numeral 10 denotes a circuit configuration known as an oscillation cycle for generating an oscillation signal having a predetermined oscillation frequency. 20 is a control unit 30 for outputting a control signal for selecting a high band and a low band, for example, by pressing an operation button such as a remote controller, and a base terminal connected to the control unit 30 via a resistor R2. A terminator is grounded and a collector terminal is connected to an output terminal of the oscillation circuit 10 via a resistor R1 to select an oscillation signal of the oscillation circuit 10 according to an output signal of the controller 30. An oscillation signal selection circuit composed of a transistor Q1. 40 is a base terminal connected to the output terminal of the oscillation circuit 10 via a resistor R1, and directly connected to the collector terminal of the first transistor Q1, the emitter terminal is grounded, and the collector terminal is a resistor ( A second transistor Q2 connected to a predetermined DC signal input terminal VS1 / VS2 via R3) is an amplifying circuit for amplifying the oscillation signal of the oscillation circuit 10.
또한, 참조부호 50은 베이스단자가 상기 제2트랜지스터(Q2)의 콜렉터단자에 접속되고 콜렉터단자가 출력단자(OUT)에 접속되며 에미터단자가 상기 소정의 직류전원입력단자(VS1/VS2)에 접속된 제3트랜지스터(Q3)와, 베이스단자와 콜렉터단자가 공통으로 상기 출력단자(OUT)에 접속되고 에미터단자가 상기 제3트랜지스터(Q3)의 에미터단자와 공통으로 상기 소정의 직류전원 입력단자(VS1/VS2)에 접속된 제4트랜지스터(Q4)가 병렬로 구성된 출력회로이다.Further, reference numeral 50 denotes a base terminal connected to the collector terminal of the second transistor Q2, a collector terminal connected to the output terminal OUT, and an emitter terminal connected to the predetermined DC power input terminal VS1 / VS2. The third transistor Q3, the base terminal and the collector terminal connected in common are connected to the output terminal OUT, and the emitter terminal is in common with the emitter terminal of the third transistor Q3. The fourth transistor Q4 connected to the input terminals VS1 / VS2 is an output circuit configured in parallel.
여기서 상기 직류전원 입력단자(VS1/VS2)에는 제1도에 도시된 바와 같이 제1직류전원(1)과 제2직류전원(2)으로부터의 직류신호가 스위칭수단(3)에 의해 스위칭되어 공급되고, 상기 출력단자(OUT)로부터의 출력신호는 제1도에 도시된 바와 같은 위성수신기의 저잡음 블럭변환기(4)에 공급된다.Here, DC signals from the first DC power supply 1 and the second DC power supply 2 are switched and supplied to the DC power input terminals VS1 / VS2 by the switching means 3, as shown in FIG. The output signal from the output terminal OUT is supplied to the low noise block converter 4 of the satellite receiver as shown in FIG.
그리고 상기 트랜지스터(Q2)의 베이스단자에 접속된 저항(R1)의 저항치를 높게 설정하여 듀티 사이클(duty cycle)의 변동을 작게 해 주는 것이 바람직하다. 또 상기 트랜지스터(Q2)는 전류를 증폭하여 트랜지스터(Q3)에 충분한 전류를 공급함과 더불어 직류전원 입력단자(VS1/VS2)측의 캐패시턴스성분을 빠르게 방전시켜 주게 된다.The resistance value of the resistor R1 connected to the base terminal of the transistor Q2 is preferably set high to reduce the variation in the duty cycle. In addition, the transistor Q2 amplifies the current to supply sufficient current to the transistor Q3 and quickly discharges the capacitance component of the DC power input terminal VS1 / VS2.
이와 같은 구성에 따르면, 먼저 상기 제어부(30)에서 하이레벨의 제어신호가 출력되는 경우에는 트랜지스터(Q1)가 온상태로 되어 상기 발진회로(10)에서 출력되는 발진신호가 접지로 흐르게 되므로 트랜지스터(Q2)가 오프상태를 유지하게 되어 트랜지스터(Q3)가 오프상태를 유지하게 되고 트랜지스터(Q4)가 온상태로 되게 된다. 따라서 상기 직류전원 입력단자(VS1/VS2)에 입력된 직류전압이 트랜지스터(Q4)를 매기로 출력단자(OUT)로 출력하게 된다.According to such a configuration, first, when the high level control signal is output from the controller 30, the transistor Q1 is turned on so that the oscillation signal output from the oscillation circuit 10 flows to ground. Q2) is kept in the off state, so that transistor Q3 is in the off state and transistor Q4 is in the on state. Therefore, the DC voltage inputted to the DC power input terminals VS1 / VS2 outputs the transistor Q4 to the output terminal OUT by tying the transistor Q4.
한편, 상기 제어부(30)에서 로우레벨의 제어신호가 출력되는 경우에는 트랜지스터(Q1)가 오프상태를 유지하게 되어 상기 발진회로(10)에서 출력되는 발진신호가 트랜지스터(Q2)가 인가되므로 이 트랜지스터(Q2)와 트랜지스터(Q3)가 온, 오프를 반복하게 되어 트랜지스터(Q4)도 상기 발진신호의 발진주파수에 대응하여 온, 오프를 반복하게 된다. 따라서, 이 경우 상기 직류전원 입력단자(VS1/VS2)에 입력된 직류전압이 트랜지스터(Q3, Q4)를 통과하면서 상기 발진신호의 발진주파수를 갖는 펄스신호가 중첩되므로, 출력단자(OUT)에서는 상기 직류전압에 펄스신호가 중첩되어 출력되게 된다. 여기서 상기 펄스신호는 상기 발진회로(10)의 발진주파수를 갖으면서 트랜지스터(Q4)의 에미터-베이스 임계치전압에 대응하는 진폭을 갖게 된다.On the other hand, when the low level control signal is output from the controller 30, the transistor Q1 is kept in an off state, and the transistor Q2 is applied to the oscillation signal output from the oscillation circuit 10. Q2 and transistor Q3 are repeatedly turned on and off, and transistor Q4 is also turned on and off in response to the oscillation frequency of the oscillation signal. Therefore, in this case, the pulsed signal having the oscillation frequency of the oscillation signal is superimposed while the DC voltage input to the DC power input terminals VS1 / VS2 passes through the transistors Q3 and Q4. The pulse signal is superimposed on the DC voltage and output. Here, the pulse signal has an oscillation frequency of the oscillation circuit 10 and has an amplitude corresponding to the emitter-base threshold voltage of the transistor Q4.
따라서 상기 제어부(30)로부터의 제어신호에 따라 출력단자(OUT)에서는 직류신호 또는 이 직류신호에 소정의 주파수를 갖는 펄스신호가 중첩된 신호가 출력되어 저잡음 블록변환기에 인가되게 한다. 그에 따라 저잡음 블록변환기에 4가지 신호(즉, 2개의 직류신호와 이들 직류신호에 펄스신호가 중첩된 2가지 신호)를 인가할 수 있으므로, 위성수신기에서는 수평과 수직 뿐만 아니라 하이밴드와 로우밴드를 선택하여 그에 대응하는 위성신호를 수신할 수 있게 된다.Accordingly, in response to the control signal from the controller 30, the output terminal OUT outputs a DC signal or a signal in which a pulse signal having a predetermined frequency is superimposed on the DC signal and is applied to the low noise block converter. As a result, four signals can be applied to the low-noise block converter (i.e., two DC signals and two signals with pulse signals superimposed on these DC signals). It is possible to select and receive satellite signals corresponding thereto.
제3도는 본 발명의 다른 실시예에 따른 위성수신기의 저잡음 블록변화기용 제어신호발생회로를 나타낸 도면으로, 제2도와 동일한 부분은 도면의 간략화만을 위해 생략하였다.3 is a view illustrating a control signal generation circuit for a low noise block changer of a satellite receiver according to another embodiment of the present invention, and the same parts as those of FIG. 2 are omitted for the sake of simplicity of the drawing.
본 실시예는 출력회로(50)가 제3트랜지스터(Q3)와, 제1단자가 상기 제3트랜지스터(Q3)의 에미터단자와 공통으로 상기 직류전원 입력단자(VS1/VS2)에 접속되고 제2단자가 상기 제3트랜지스터(Q3)의 콜렉터단자와 공통으로 출력단자(OUT)에 접속된 다이오드(D)로 구성되어 있는 점만이 제2도의 실시예와 다르고, 그 이외의 구성은 동일하다In this embodiment, the output circuit 50 is connected to the DC power input terminal VS1 / VS2 in common with the third transistor Q3 and the first terminal in common with the emitter terminal of the third transistor Q3. Only the second terminal is composed of the diode D connected to the output terminal OUT in common with the collector terminal of the third transistor Q3, which is different from the embodiment of FIG. 2, and the other configuration is the same.
이와 같은 구성에 의하면 상기 제2도의 실시예와 동일한 효과를 달성할 수 있고, 더욱이 트랜지스터 대신에 다이오드를 사용하고 있으므로 출력측의 펄스특성을 향상시킬 수 있는 잇점이 있다.According to such a structure, the same effect as the embodiment of FIG. 2 can be achieved, and furthermore, since the diode is used instead of the transistor, the pulse characteristic on the output side can be improved.
이상에서 설명한 바와 같이, 제어부로부터의 제어신호에 따라 직류신호에 펄스신호 중첩의 유무를 제어하여 저잡음 블록변환기에 인가할 수 있다. 그에 따라 저잡음 블록변환기에 4가지 신호(즉, 2개의 직류신호와 이들 직류신호에 펄스신호가 중첩된 2가지 신호)를 인가할 수 있으므로, 위성수신기에서는 수평과 수직 뿐만 아니라 하이밴드와 로우밴드를 선택하여 그에 대응하는 위성신호를 수신할 수 있게 된다.As described above, the presence or absence of the superimposition of the pulse signal on the DC signal according to the control signal from the control unit can be applied to the low noise block converter. As a result, four signals can be applied to the low-noise block converter (i.e., two DC signals and two signals with pulse signals superimposed on these DC signals). It is possible to select and receive satellite signals corresponding thereto.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930016981A KR960002672B1 (en) | 1993-08-30 | 1993-08-30 | Lnb |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930016981A KR960002672B1 (en) | 1993-08-30 | 1993-08-30 | Lnb |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950007318A KR950007318A (en) | 1995-03-21 |
| KR960002672B1 true KR960002672B1 (en) | 1996-02-24 |
Family
ID=19362263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930016981A KR960002672B1 (en) | 1993-08-30 | 1993-08-30 | Lnb |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960002672B1 (en) |
-
1993
- 1993-08-30 KR KR1019930016981A patent/KR960002672B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950007318A (en) | 1995-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100330497B1 (en) | Satellite broadcast receiving converter having a plurality of output terminals | |
| KR100306961B1 (en) | Microwave Mixing Circuit and Downconverter | |
| US5204645A (en) | Circuit configuration for range switching in tuners | |
| US4236088A (en) | Noise-free switching circuit for and method of electronically selecting audio input signals in audio systems | |
| JPH06350337A (en) | Oscillator | |
| JP3986195B2 (en) | TV signal receiving tuner | |
| KR960002672B1 (en) | Lnb | |
| US4056787A (en) | Self-oscillating mixer circuit | |
| KR960002671B1 (en) | Lnb | |
| US7412219B2 (en) | High-frequency amplifier having simple circuit structure and television tuner using high-frequency amplifier | |
| US5893023A (en) | Satellite receiver including operating voltage supply arrangement suitable for different antenna assemblies | |
| US3969653A (en) | Deflection circuit for television receiver set or the like | |
| US4590612A (en) | Electronic tuner having selectable band sections appropriately biased to mixer/amplifier | |
| US6014060A (en) | Voltage supply circuit for amplifier | |
| KR900001530B1 (en) | Common mixing integrated circuit of am/fm receiver | |
| KR20000048755A (en) | Multiple preamplifier circuit for a television tuner | |
| KR100364970B1 (en) | Input change-over type amplifier and frequency change-over type oscillator using the same | |
| KR100397112B1 (en) | Television tuner | |
| KR930006291Y1 (en) | 2 input switching circuit | |
| JPH0528838Y2 (en) | ||
| JP3100019U (en) | Television tuner | |
| JP3100212U (en) | Television tuner | |
| JPS6117375B2 (en) | ||
| KR930004799Y1 (en) | Power source circuit | |
| JP3120909B2 (en) | Automatic gain control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19990201 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |