KR960002625A - Method and apparatus for plasma etching of multilayer resist - Google Patents

Method and apparatus for plasma etching of multilayer resist Download PDF

Info

Publication number
KR960002625A
KR960002625A KR1019950014775A KR19950014775A KR960002625A KR 960002625 A KR960002625 A KR 960002625A KR 1019950014775 A KR1019950014775 A KR 1019950014775A KR 19950014775 A KR19950014775 A KR 19950014775A KR 960002625 A KR960002625 A KR 960002625A
Authority
KR
South Korea
Prior art keywords
wafer
plasma
gas
layer
chamber
Prior art date
Application number
KR1019950014775A
Other languages
Korean (ko)
Inventor
모레이 이안
루이스 제니퍼
우 로버트
제야오 인 제랄드
Original Assignee
제임스 조셉 드롱
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제임스 조셉 드롱, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 제임스 조셉 드롱
Publication of KR960002625A publication Critical patent/KR960002625A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching

Abstract

본 발명은 다층 레지스트("MLR")에칭을 향상시키는 방법에 과한 것으로, 즉 이것은 산소 플라즈마와 같은 가스 플라즈마를 사용하고 불소와 같은 할로겐의 소량의 부분과 저온에서 고정하고 반도체상에 놓여진 전극을 이용하는 것으로 이루어져서 동시에 MLR을 충분히 높은 에칭 속도에서 에칭할 수 있도록 하는 반면 상기 에칭 프로파일의 우수한 제어를 제공하고, 크기 손실을 최소화하고 그리고 개방된 면적상에 떨어진 입자로 인해 개방된 면적의 마이크로 마스킹을 제거하는 것에 관한 것이다.The present invention is directed to a method of improving multilayer resist ("MLR") etching, i.e., using a gas plasma, such as an oxygen plasma, using a small portion of a halogen, such as fluorine, and an electrode fixed at low temperature and placed on a semiconductor. This allows the MLR to be etched at a sufficiently high etch rate while at the same time providing good control of the etch profile, minimizing size loss and eliminating micromasking of the open area due to particles falling on the open area. It's about things.

Description

다층 레지스트의 플라즈마 에칭을 위한 방법 및 장치Method and apparatus for plasma etching of multilayer resist

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제8도는 임계 크기 손실을 단면적으로 나타낸 설명도,8 is an explanatory diagram showing the cross-sectional area of the critical size loss,

제9도는 마이크로마스킹 문제를 나타낸 설명도,9 is an explanatory diagram showing a micromasking problem,

제10도는 웨이퍼 온도의 작용으로 인한 단면적의 포토레지스트의 개략적 설명도.10 is a schematic illustration of a photoresist of cross sectional area due to the action of wafer temperature.

Claims (29)

위에 놓여진 마스크 패턴에 따라, 반도체 웨이퍼상에 포토레지스트층을 에칭하기 위해 플라즈마를 사용하는 방법으로서, a) 상기 마스크 패턴에 의해 노출되어 남는 포토레지스트의 면적을 선택적으로 에칭하도록 하는 상기 챔버내에서 적어도 하나의 가스를 사용하여 대기압 보다 작은 압력에서 처리챔버를 유지하는 단계와 그리고 b) 상기 챔버내에서 약 10℃ 내지 영하 70℃ 또는 그 이하의 감소된 온도에서 상기 웨이퍼를 유지하는 한편 챔버내에서 플라즈마를 유지하여 상기 패턴에 따라 비등방성이 향상되어 포토레지스트 층을 에칭하는 단계로 이루어진 방법.A method of using a plasma to etch a photoresist layer on a semiconductor wafer, in accordance with a mask pattern placed thereon, the method comprising: a) at least within the chamber to selectively etch an area of the photoresist remaining exposed by the mask pattern; Using a gas to maintain the processing chamber at a pressure less than atmospheric pressure, and b) maintaining the wafer at a reduced temperature in the chamber at a reduced temperature of about 10 ° C. to minus 70 ° C. or less while maintaining a plasma in the chamber. Etching to improve the anisotropy according to the pattern to etch the photoresist layer. 제1항에 있어서, 상기 포토레지스트의 상기 면적을 선택적으로 에칭할 수 있는 상기 가스가 산소를 포함하는 방법.The method of claim 1, wherein the gas capable of selectively etching the area of the photoresist comprises oxygen. 제1항에 있어서, 상기 챔버내에서 전극상에서 상기 웨이퍼를 위치시키고 그리고 상기 감소된 온도에서 상기 웨이퍼를 유지하기 위해 전극을 냉각시키는 단계를 더 포함하는 방법.The method of claim 1, further comprising cooling the electrode to position the wafer on an electrode in the chamber and to maintain the wafer at the reduced temperature. 제3항에 있어서, 상기 웨이퍼와 전극사이에 가스를 제공하여 그 사이에서 열전달이 일어나게 하는 단계를 더 포함하는 방법.4. The method of claim 3, further comprising providing a gas between the wafer and the electrode to cause heat transfer therebetween. 제3항에 있어서, 상기 전극에 웨이퍼를 클램핑시키고 반면에 상기 챔버내에서, 상기 전극 및 상기 웨이퍼 사이에서 가스 압력을 더 크게 유지하는 범위로 상기 가스를 제공하는 방법.4. The method of claim 3, wherein the gas is clamped to the electrode while providing the gas within the chamber to maintain a greater gas pressure between the electrode and the wafer. 제1항에 있어서, 상기 플라즈마가 할로겐의 작은 분획 부분을 포함하는 가스를 사용하여 달성되는 플라즈마 처리방법.The method of claim 1, wherein said plasma is achieved using a gas comprising a small fractional portion of halogen. 제1항에 있어서, 상기 플라즈마가 불소 내성 가스의 작은 부획부분을 포함하는 가스를 사용하여 이루어지는 플라즈마 처리방법.The plasma processing method of claim 1, wherein the plasma is formed using a gas including a small portion of a fluorine-resistant gas. 제1항에 있어서, 대기압보다 낮은 압력을 유지하는 단계가 압력이 100 밀리토르 또는 그이하가 되도록 실행하는 플라즈마 처리방법.The plasma processing method of claim 1, wherein maintaining a pressure lower than atmospheric pressure is performed such that the pressure is 100 millitorr or less. 제1항에 있어서, 웨이퍼가 맞물리게 되는 상기 챔버내에서 상기 웨이퍼와 캐소우드 사이에서 가스 접촉면을 이루어지게 하는 단계를 더 포함하고, 이때 상기 가스 접촉면의 상기 가스 압력이 상기 진공챔버보다 더 큰 플라즈마 처리방법.2. The method of claim 1, further comprising the step of creating a gas contact surface between the wafer and the cathode in the chamber where the wafer is engaged, wherein the gas pressure at the gas contact surface is greater than the vacuum chamber. Way. 제9항에 있어서, 상기 캐소우드를 냉각시키는 단계를 더 포함하여, 이에따라 상기 웨이퍼가 상기 가스 접촉면으로 인해 냉각되도록 하는 플라지마 처리방법.10. The method of claim 9, further comprising cooling the cathode, thereby allowing the wafer to cool due to the gas contact surface. 플라즈마 에칭 처리방법으로서, a)챔버내에서 반도체 웨이퍼를 지지하기 위해 전극을 제공하는 단계와, b)상기 전극상에 상기 반도체 웨이퍼를 위치시키는 단계와, c)대기압보다 낮은 압력에서 상기 챔버내에서 산소 내성 환경을 유지하는 단계와, d)포토레지스트 층을 에칭하기 위해 챔버내에서 플라즈마를 성립시키고 단계와 그리고 e)상기 웨이퍼를 전극을 냉각시키고 그리고 상기 웨이퍼와 전극사이에 가스를 제공하여 그안에 열을 전달함에 의해 실질적으로 감소된 온도에서 웨이퍼를 유지하는 한편, 플라즈마를 유지하여 상기 마스크 구경에 따라 비등방성이 향상되어 포토레지스트 층의 에칭을 상승시키는 단계들로 이루어진 위에있는 구멍이 뚫린 마스크에 따라 반도체 웨이퍼의 포토 레지스트 층을 플라즈마 에칭 처리하는 방법.A plasma etching method comprising: a) providing an electrode to support a semiconductor wafer in a chamber, b) placing the semiconductor wafer on the electrode, and c) in the chamber at a pressure lower than atmospheric pressure. Maintaining an oxygen resistant environment, d) establishing a plasma in the chamber to etch the photoresist layer, and e) cooling the electrode to the wafer and providing a gas between the wafer and the electrode therein. Holding the wafer at a substantially reduced temperature by transferring heat, while maintaining a plasma to improve anisotropy according to the mask aperture, thereby raising the etching of the photoresist layer. Accordingly a method for plasma etching the photoresist layer of the semiconductor wafer. 제11항에 있어서, 냉각 채널 통로가 갖춰진 전극을 제공하는 그리고 그러한 채널을 통해 액체 냉각제를 순환시키는 단계를 더 포함하는 방법.The method of claim 11, further comprising providing an electrode equipped with a cooling channel passageway and circulating the liquid coolant through such channel. 제11항에 있어서, 상기 웨이퍼와 전극 사이로 부터 가스의 누출을 방지하기에 충분한 힘이 갖춰진 상기 전극에 상기 웨이퍼를 유지시키는 단계를 더 포함하는 방법.12. The method of claim 11, further comprising maintaining the wafer on the electrode having sufficient force to prevent leakage of gas between the wafer and the electrode. 제11항에 있어서, 상기 챔버 환경의 챔버 압력이 100 밀리토르 또는 그 이하인 방법.The method of claim 11, wherein the chamber pressure in the chamber environment is 100 millitorr or less. 제11항에 있어서, 감소된 온도에서 웨이퍼를 유지하는 단계는 영상 10℃ 내지 영하 70℃ 또는 그 이하의 온도에서 웨이퍼를 유지하는 단계는 포함하는 방법.The method of claim 11, wherein maintaining the wafer at a reduced temperature comprises maintaining the wafer at a temperature of image 10 ° C. to minus 70 ° C. or less. 제11항에 있어서, 감소된 온도에서 웨이퍼를 유지하는 단계는 영하 30℃ 내지 영하 70℃ 또는 그 이하의 온도에서 웨이퍼를 유지하는 단계를 포함하는 방법.The method of claim 11, wherein maintaining the wafer at a reduced temperature comprises maintaining the wafer at a temperature of minus 30 ° C. to minus 70 ° C. or less. 제11항에 있어서, 작은부분의 할로겐을 산소내성 환경에 부가하는 단계를 더 포함하는 방법.12. The method of claim 11 further comprising adding a small portion of halogen to an oxygen resistant environment. 제17항에 있어서, 상기 할로겐이 불소를 포함한 플라즈마를 생성하는 방법.18. The method of claim 17, wherein said halogen generates a plasma comprising fluorine. 제17항에 있어서, 상기 마스크는 실리콘 내성 엘레먼트를 포함하고, 그리고 상기 불소 함유 플라즈마가 그러한 실리콘 내성 엘레먼트로 이루어진 임의의 미립자를 포함하는 방법.18. The method of claim 17, wherein the mask comprises a silicon resistant element, and wherein the fluorine containing plasma comprises any particulate comprised of such silicon resistant element. 반도체 기판의 주요 포토레지스트 층을 플라즈마 에칭 처리하는 방법으로서 a)상기 주요 포토레지스트 층상에 위헤 놓여지는 층을 제공하는데, 이때 위에 놓여지는 층은 산소 플라즈마에 저항성이 있는 면적을 갖고, 상기 면적은 바람직한 패턴으로 배치되는 단계와, b)대기압보다 낮은 압력에서 처리챔버내의 웨이퍼를 위한 산소 내성 환경을 제공하는 단계와, c)상기 챔버내에서 산소 내성 플라즈마를 형성하는 단계와, d)상기 웨이퍼를 상기 플라즈마에 노출시키는데, 이때 상기 위에 놓여진 층은 상기 플라즈마에 대해 저항성이 있는 위에 놓여진 층의 상기 면적에 의해 보호되지 않는 주요 포토레지스트층을 상기 플라즈마에 대해 저항성이 있는마스크로서 작용하는 단계와, 그리고 e)실질적으로 주변 온도이하의 감소된 온도에서 상기 웨이퍼를 유지하여 상기 바람직한 패턴에 따라 상기 주요 포토레지스트의 에칭의 비등방성을 향상시키는 단계로 이루어지는 방법.A method of plasma etching a main photoresist layer of a semiconductor substrate, the method comprising: a) providing a layer overlying the main photoresist layer, wherein the overlying layer has an area resistant to oxygen plasma, the area being preferred. Arranged in a pattern, b) providing an oxygen resistant environment for the wafer in the processing chamber at a pressure lower than atmospheric pressure, c) forming an oxygen resistant plasma in the chamber, and d) removing the wafer from the wafer. Exposing to the plasma, wherein the overlying layer acts as a resistive mask against the plasma with a main photoresist layer that is not protected by the area of the overlying layer that is resistant to the plasma, and e Substantially keep the wafer at a reduced temperature below ambient Depending on the desired pattern over the method comprising the step of improving the anisotropy of the etching of the subject photoresist. 제20항에 있어서, 산소 플라즈마에 의해 애칭되는 저항성이 있는 재료를 에칭하는 가스의 소량의 부분을 산소 내성환경에 부가하는 추가의 단계를 포함하는 방법.21. The method of claim 20, further comprising adding a small portion of the gas etching the resistive material etched by the oxygen plasma to an oxygen resistant environment. 제20항에 있어서, 상기 부가된 가스가 할로겐을 포함하는 방법.The method of claim 20, wherein the added gas comprises halogen. 제21항에 있어서, 상기 부가된 가스가 불소내성 가스를 포함하는 방법.The method of claim 21 wherein the added gas comprises a fluorine resistant gas. 제20항에 있어서, 상기 산소내성 환경이 100 밀리토르 또는 그 이하의 대기압 보다 낮으 압력에서 제공되는 방법.The method of claim 20, wherein the oxygen resistant environment is provided at a pressure below atmospheric pressure of 100 millitorr or less. 제20항에 있어서, 상기 웨이퍼가 약 10℃ 또는 그이하의 온도에서 유지되는 방법.The method of claim 20, wherein the wafer is maintained at a temperature of about 10 ° C. or less. 제20항에 있어서, 상기 웨이퍼가 약 10℃ 내지 영하 70℃의 온도에서 유지되는 방법.21. The method of claim 20, wherein the wafer is maintained at a temperature of about 10 ° C to minus 70 ° C. 제20항에 있어서, 상기 웨이퍼가 약 영하 30℃ 내지 영하 70℃ 또는 그 이하의 온도에서 유지되는 방법.The method of claim 20, wherein the wafer is maintained at a temperature of about minus 30 ° C. to minus 70 ° C. or less. 제20항에 있어서, 상기 위에 있는 층이 포토레지스의 실리콘 포함 면적 및 실리콘이 공급되지 않은 포토레지스트의 면적을 포함하는 패턴화된 포토레지스트의 층이고, 그리고 상기 산소 내성 플라즈마에 대한 상기 웨이퍼를 노출시키는 상기 단계는 실리콘이 공급되지 않은 위에 놓여진 면적을 제거하는 동안 상기 위에 놓여진 층의 상기 실리콘 함유 면적이 경질화되게 하고, 상기 위에 놓여진 층이 상기 산소 플라즈마에 의해 에칭되는데 저항성이 있으며 상기 주요 포토레지스트 층을 위한 마스크로서 작용하는 방법.21. The method of claim 20, wherein the overlying layer is a layer of patterned photoresist comprising a silicon containing area of the photoresist and an area of the photoresist that is not supplied with silicon, and exposing the wafer to the oxygen resistant plasma. The step of causing the silicon containing area of the layer laid thereon to be hardened while removing the area laid over the silicon unsupply, and the layer laid above is resistant to being etched by the oxygen plasma and the main photoresist. Method to act as a mask for the layer. 제20항에 있어서, 상기 위에 놓여진 층은 상기 위에 놓여진 층위의 포토레지스트의 최상단 층을 추가로 더 포함하는 산소 플라즈마에 대해 저항성이 있는 다른 재료 또는 실리콘 디옥사이드 이고, 그리고 상술한 단계를 실행하기 전에, 상기 패턴이 포토레지스트의 상기 최상단 층으로 그리고 상기 최상단 포토레지스트를 통해, 상기 위에 있는 층으로 에칭되는 방법.21. The method of claim 20, wherein the overlying layer is another material or silicon dioxide resistant to oxygen plasma further comprising a topmost layer of photoresist over the overlying layer, and before performing the steps described above, And the pattern is etched into the top layer of the photoresist and through the top photoresist. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950014775A 1994-06-17 1995-06-02 Method and apparatus for plasma etching of multilayer resist KR960002625A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26159394A 1994-06-17 1994-06-17
US08/261,593 1994-06-17

Publications (1)

Publication Number Publication Date
KR960002625A true KR960002625A (en) 1996-01-26

Family

ID=22993995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014775A KR960002625A (en) 1994-06-17 1995-06-02 Method and apparatus for plasma etching of multilayer resist

Country Status (2)

Country Link
JP (1) JPH0864586A (en)
KR (1) KR960002625A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL113112A (en) * 1994-03-28 2000-06-01 Nissan Chemical Ind Ltd Pyridine substituted thiazolidinediones and pharmaceutical compositions comprising them

Also Published As

Publication number Publication date
JPH0864586A (en) 1996-03-08

Similar Documents

Publication Publication Date Title
US4484979A (en) Two-step anisotropic etching process for patterning a layer without penetrating through an underlying thinner layer
US4666555A (en) Plasma etching of silicon using fluorinated gas mixtures
JPH0344913A (en) Substrate holding device and aligner using the same
US6413875B1 (en) Process and apparatus for improving the performance of a temperature-sensitive etch process
KR950034548A (en) Manufacturing method of semiconductor device including ashing and etching process
JPS6352118B2 (en)
KR900019208A (en) Method and apparatus for cooling semiconductor wafers
EP1960834B1 (en) Improved method for etching photolithographic substrates
KR100193874B1 (en) Dry etching method
KR960002625A (en) Method and apparatus for plasma etching of multilayer resist
KR960019566A (en) Etching equipment
EP2024987B1 (en) Temperature control method for photolithographic substrate
US7018929B2 (en) Method for reducing a low volatility byproduct from a wafer surface following an etching process
KR100281979B1 (en) Semiconductor Wafer Cleaning Method and Oxide Film Formation Method
JPS62115723A (en) Semiconductor manufacturing equipment
US6287731B1 (en) Methods for making microlithography masks utilizing temperature control
KR100762027B1 (en) method for etching electrode with 3 layer of Mo/Al/Mo
US6805752B2 (en) Method and apparatus for reducing acidic contamination on a process wafer following an etching process
JPH05267207A (en) Manufacture of semiconductor device
Kim et al. Tailoring of isolation structures with top-surface imaging process by silylation
JPS5830134A (en) Dry etching method
KR100802307B1 (en) Method of etching metal layer
KR0186086B1 (en) Semiconductor device manufacturing method
KR100226216B1 (en) Method for forming a contact hole of semiconductor device
JP3082318B2 (en) Dry etching equipment

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination