Claims (3)
전 전자 교환 시스템의 듀얼 쓰기 장치에 있어서, 상기 교환 시스템의 주 프로세서 듀얼의 버스와는 별도로 이중화 버스를 설치하고 그 이중화 버스를 통해 듀얼 쓰기를 행함에 의해 주 프로세서의 성능 저하를 방지하는 구조를 가짐을 특징으로 하는 장치.A dual write device of an all-electronic switching system has a structure in which a redundant bus is provided separately from a bus of a dual main processor of the switched system and a dual write is performed through the redundant bus to prevent a decrease in the performance of the main processor. Device characterized in that.
전 전자 교환 시스템의 프로세서 보드 이중화를 위한 장치에 있어서, 호 처리에 대한 제반 동작을 제어하는 프로세서와, 상기 프로세서로부터 제공되는 어드레스 신호를 디코딩하여 듀얼쓰기나 내부 메모리 억세스를 하기 위한 제어신호를 발생하는 어드레스 디코더와, 상기 듀얼 쓰기를 하기위한 제어신호에 응답하여 듀얼쓰기 시작제어 신호를 발생하며 상대측으로 부터 전송되는 듀얼 쓰기완료 신호에 응답하여 상기 시작제어 신호를 차단하는 이중화 제어부와, 상기 시작제어 신호에 응답하여 상기 프로세서로 부터의 어드레스 및 데이타를 송수신하는 이중화 버퍼와, 상기 듀얼쓰기 완료신호의 타임아웃을 검출하기 위한 검출부를 포함하는 것을 특징으로 하는 장치.An apparatus for processor board duplication of an electronic switching system, comprising: a processor for controlling all operations for call processing; and a control signal for dual writing or internal memory access by decoding an address signal provided from the processor; An address decoder, a redundancy control unit which generates a dual write start control signal in response to the control signal for dual writing, and cuts off the start control signal in response to a dual write completion signal transmitted from a counterpart; And a redundancy buffer for transmitting and receiving an address and data from the processor in response to the redundancy buffer, and a detector for detecting a timeout of the dual write completion signal.
전 전자 교환 시스템의 프로세서 보드 이중화를 위한 방법에 있어서, 동작측에서, 프로세서로부터 제공되는 데이타가 듀얼쓰기이면 어드레스 및 데이타를 래치한 후 듀얼쓰기 시작신호를 버퍼를 통해 출력하는 단계와, 자기측의 듀얼 쓰기가 완료시 상대측의 듀얼 쓰기 완료인가를 체크하는 단계와, 상대측의 쓰기가 미완료시 다른 작업을 수행하는 단계를 가지며, 상대측에서 상기 듀얼 쓰기 시작 신호에 응답하여 상기 버퍼로부터 어드레스 및 데이타를 억셉트하고 메모리 요구신호를 발생하는 단계와, 메모리 쓰기작업의 완료후 완료신호를 발생하여 전송하는 단계를 가짐을 특징으로 하는 방법.A method for dualizing a processor board of an electronic switching system, the method comprising: at an operation side, if data provided from a processor is dual write, latching an address and data and outputting a dual write start signal through a buffer; Checking whether the dual write is completed on the other end when the dual write is completed, and performing another operation when the write on the other side is incomplete, and storing the address and data from the buffer in response to the dual write start signal. Generating a memory request signal and generating and transmitting a completion signal after completion of the memory write operation.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.