KR950014950B1 - Switching control unit of isdn termination device - Google Patents

Switching control unit of isdn termination device Download PDF

Info

Publication number
KR950014950B1
KR950014950B1 KR1019920007995A KR920007995A KR950014950B1 KR 950014950 B1 KR950014950 B1 KR 950014950B1 KR 1019920007995 A KR1019920007995 A KR 1019920007995A KR 920007995 A KR920007995 A KR 920007995A KR 950014950 B1 KR950014950 B1 KR 950014950B1
Authority
KR
South Korea
Prior art keywords
channel
switching
unit
primary group
control
Prior art date
Application number
KR1019920007995A
Other languages
Korean (ko)
Other versions
KR930024346A (en
Inventor
임송국
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019920007995A priority Critical patent/KR950014950B1/en
Publication of KR930024346A publication Critical patent/KR930024346A/en
Application granted granted Critical
Publication of KR950014950B1 publication Critical patent/KR950014950B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/02Details
    • H04L12/12Arrangements for remote connection or disconnection of substations or of equipment thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Telephonic Communication Services (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

a control unit for controlling the switching function of D-channel data information; an interfacing unit for supplying an interface between a subscriber and the control unit; a reset unit for supplying a reset function; a D-channel switching unit for transferring pure D-channel information from an input/output unit to the control unit and the D-channel and switching information from the control unit to the input/output unit; a primary group D-channel switching unit for transferring the D-channel information from a primary group speed access switching unit to the control unit and the data of the control unit to the primary group speed access switching unit; a switching unit for inter-switching B-channel information of an S interfacing unit; and a clock synchronization generating unit for receiving a network synchronization reference clock from the primary group speed access switching unit via the primary group D-channel switching unit and generating a system clock synchronized to the network synchronization reference clock.

Description

종합 정보 통신망(ISDN) 망종단 장치의 스위칭 제어 장치Switching control device of ISDN network terminating device

제1도는 본 발명이 적용되는 망종단 장치의 전체 구성도.1 is an overall configuration diagram of a network termination device to which the present invention is applied.

제2도는 본 발명에 따른 스위칭 제어 장치의 구성도.2 is a configuration diagram of a switching control device according to the present invention.

제3도는 D-채널 콘트롤러간의 데이타 전송 흐름도.3 is a flowchart of data transmission between D-channel controllers.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 내지 3 : S인터페이스부 4 : 스위칭 제어부1 to 3: S interface unit 4: Switching control unit

5 : 입출력부 6 : 주제어부5: input / output unit 6: main controller

7 : 1차군 속도 액세스 정합부 8 : D-채널 정합부7: primary group speed access matching unit 8: D-channel matching unit

9 : 제어부 10 : 1차군 D-채널 정합부9 control unit 10 primary group D-channel matching unit

11 : 직렬 인터페이스부 12 : 클럭 동기 발생 회로11 serial interface 12 clock synchronization generating circuit

13 : 리셋 회로 14 : 스위칭부13 reset circuit 14 switching unit

본 발명은 종합 정보 통신망의 구현에 있어, 가입자측의 구성 요소인 ISDN(Integrated Service Digital Network) 단말과 단말 어댑터(TERMINAL ADAPTER)(비 ISDN 단말을 ISDN망에 접속시키기 위한 장치)를 수용하는 망종단장치(NT12)내에서 가입자-망간에 디지탈 가입자 선로를 통해 전달되는 기본 속도 인터페이스(2B+D)를 이용하여 내선으로 연결된 타 가입자에로의 스위칭 작용을 통하여 2B+D의 정보를 전달하고, 또한 1차군 속도 인터페이스(3B+D)를 이용하여 국설 교환기로의 스위칭을 통하여 국설 교환기로의 정보 전달의 역할을 수행하는 스위칭 제어 장치에 관한 것이다.The present invention, in the implementation of a comprehensive information communication network, a network termination that accommodates an ISDN (Integrated Service Digital Network) terminal and a terminal adapter (TERMINAL ADAPTER) (device for connecting a non-ISDN terminal to an ISDN network) as components of a subscriber side It transmits the information of 2B + D through the switching action to other subscribers connected by extension using the basic speed interface (2B + D) transmitted through the digital subscriber line between the subscriber-network in the device NT12, The switching control device performs the role of information transfer to the local exchange by switching to the local exchange using the primary group speed interface (3B + D).

종래의 기술로는, 아날로그 가입자와 디지탈 가입자를 위주로 한 사설 교환기 기능내의 스위칭에 관한 것들로서, 종합 정보 통신망 가입자간 또는 가입자-망간의 스위칭 및 제어부를 구분하여 구현하는 경향이 있었다.Conventional techniques, which relate to switching in a private exchange function mainly for analog subscribers and digital subscribers, have tended to implement switching and control between the subscribers of a general information network or subscriber-network.

따라서, 본 발명은 종합 정보 통신망의 기능만을 수행하는 망종단 장치의 전체적인 스위칭 기능을 신속하고 정확하게 수행할 수 있는 스위칭 제어 장치를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a switching control device capable of quickly and accurately performing an overall switching function of a network termination device that performs only a function of a comprehensive information communication network.

상기 목적을 달성하기 위하여 본 발명은, 종합 정보 통신망(ISDN) 망종단 장치의 스위칭 제어 장치에 있어서, 마이크로 프로세서로 구성되며, 내장된 소프트웨어를 이용하여 D-채널 데이타 정보의 스위칭 기능을 제어하는 제어수단 ; 가입자와 상기 제어 수단 사이의 인터페이스를 제공하는 인터페이싱 수단 ; 상기 제어 수단에 연결되어 리셋 기능을 제공하는 리셋 수단 ; 외부의 입출력 수단으로부터 입력되는 D-채널 정보에서 순수 D-채널 정보를 추출하여 상기 제어 수단으로 전송하고, 상기 제어 수단에서 전달하는 D-채널 및 스위칭 관련 정보를 상기 입출력 수단으로 전송하는 D-채널 정합 수단 ; 상기 제어 수단의 제어에 따라 외부의 1차군 속도 액세스 정합 수단으로부터 D-채널 정보를 입력받아 상기 제어 수단에 전송하고, 상기 제어 수단의 데이타를 상기 1차군 속도 액세스 정합 수단으로 전송하는 1차군 D-채널 정합 수단 ; 상기 제어 수단의 제어에 따라 외부의 S인터페이싱 수단과 상기 1차군 속도 정합 수단의 B채널 정보들을 상호 스위칭하는 스위칭수단 ; 및 상기 1차군 속도 액세스 정합 수단에서 공급되는 망동기 기준 클럭을 상기 1차군 D-채널 정합 수단을 통하여 공급받아 상기 망동기 기준 클럭에 동기시킨 시스템 클럭을 발생하여 시스템내의 동기를 제공하는 클럭 동기 발생 수단을 구비하는 것을 특징으로 한다.In order to achieve the above object, the present invention, in the switching control device of the ISDN network termination device, comprising a microprocessor, the control to control the switching function of the D-channel data information using the built-in software Way ; Interfacing means for providing an interface between a subscriber and said control means; Reset means connected to the control means to provide a reset function; D-channel extracting pure D-channel information from the D-channel information input from an external input / output means and transmitting it to the control means, and transmitting the D-channel and switching related information transmitted from the control means to the input / output means. Matching means; A primary group D- that receives D-channel information from an external primary group speed access matching means and transmits the D-channel information to the control means, and transmits the data of the control means to the primary group speed access matching means; Channel matching means; Switching means for mutually switching external B interfacing means and B channel information of the primary group speed matching means according to the control of the control means; And generating a system clock synchronized with the network synchronizer reference clock by receiving the network synchronizer reference clock supplied from the primary group speed access matching unit through the primary group D-channel matching unit to provide synchronization in the system. A means is provided.

이하, 첨부된 도면을 참조하여 본 발명에 따른 일실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment according to the present invention;

제1도는 본 발명이 적용되는 망종단 장치의 전체 구성 블럭도로서, 1 내지 3은 S인터페이스부, 4는 스위칭 제어부, 5는 입출력부, 6은 주제어부, 7은 1차군 속도 액세스 정합부를 각각 나타낸다.1 is an overall block diagram of a network termination apparatus to which the present invention is applied, wherein 1 to 3 are S interface units, 4 is a switching controller, 5 is an input / output unit, 6 is a main control unit, and 7 is a primary group speed access matching unit. Indicates.

상기 S인터페이스부(1 내지 3)은 종합 정보 통신망의 가입자측 인터페이부스로서 종합 정보 통신망 전화기나 단말 어댑터 등을 직접 접속할 수 있고, 하나의 S인터페이스부(1,2 또는 3)는 8가입자를 수용할 수 있다. 또한, 가입자측의 데이타(2B+D)를 처리하여 2B채널은 PCM(Pulse Code Modulation) 하이웨이의 32슬롯중 특정한 슬롯에 할당하고, D-채널은 SDLC(Synchronous Data Link Control) 콘트롤러의 수행을 거쳐 SDLC 버스의 형태로 상기 입출력부(5)에 전달한다.The S interface units 1 to 3 are subscriber-side interface booths of a general information communication network, and can directly connect a general information communication network telephone or a terminal adapter, and one S interface unit 1, 2 or 3 accommodates 8 subscribers. can do. In addition, by processing data on the subscriber side (2B + D), the 2B channel is allocated to a specific slot among 32 slots of the Pulse Code Modulation (PCM) highway, and the D-channel is performed by performing a Synchronous Data Link Control (SDLC) controller. It is transmitted to the input / output unit 5 in the form of an SDLC bus.

상기 입출력부(5)는 S인터페이스부(1내지 3)에서 보내오는 SDLC 버스 형태의 D-채널의 순수 D-채널 정보만을 추출하여 상기 주제어부(6)로 전송하는 기능을 하고, 상기 주제어부(6)는 상기 입출력부(5)에서 전달된 D-채널 정보를 분석하여 계층 2, 계층 3의 프로토콜을 수행한다.The input / output unit 5 functions to extract pure D-channel information of the D-channel of the SDLC bus type sent from the S interface unit 1 to 3 and transmit the extracted pure D-channel information to the main control unit 6. (6) analyzes the D-channel information transmitted from the input / output unit 5 to perform protocols of layers 2 and 3.

또한, 상기 주제어부(6)는 계층 3을 거친 정보가 스위칭을 요구할 경우, 관련 정보를 상기 스위칭 제어부(4)의 형태에 맞는 SDLC 버스 형태로 스위칭 제어부(4)에 전송하고, 상기 스위칭 제어부(4)는 전달받은 정보에 맞게 내선 스위칭, 외선 스위칭, 삼자 통화 스위칭 등의 기능을 수행한다.In addition, when the information passing through the layer 3 requires switching, the main controller 6 transmits the related information to the switching controller 4 in the form of an SDLC bus suitable for the switching controller 4, and the switching controller ( 4) performs functions such as extension switching, external switching, and three-way call switching according to the received information.

외선 스위칭시, 스위칭 제어부(4)는 1차군 속도 액세스 정합부(7)와의 D-채널 송수신 라인을 통해 관련된 제어 정보를 송수신하는 역할을 한다.In external line switching, the switching control unit 4 serves to transmit and receive related control information via the D-channel transmission / reception line with the primary group speed access matching unit 7.

상기 1차군 속도 액세스 정합부(7)는 국설 교환망측이나 여타의 종합 정보 통신망용 사설 교환기와의 전송 라인 구축을 위한 인터페이스 방식으로 CEPT(Conference of European Post and Telecommunications Adimistration) 방식과 T1 방식이 사용되고 있다. 그리고, 상기 1차군 속도 액세스 정합부(7)에서 제공되는 30개의 B-채널은 내부에 있는 스위치를 통해 전체 시스템의 스위칭 기능을 수행하는 스위칭 제어부(4)내의 스위치로 전송된다.The first group speed access matching unit 7 uses a CEPT (Conference of European Post and Telecommunications Adimistration) method and a T1 method as an interface method for establishing a transmission line with a private switching network for a local switching network or other comprehensive information communication network. . Then, thirty B-channels provided by the primary group speed access matching unit 7 are transmitted to a switch in the switching control unit 4 which performs the switching function of the entire system via a switch therein.

제2도는 본 발명에 따른 스위칭 제어 장치의 구성도로서, 8은 D-채널 정합부, 9은 제어부, 10은 1차군 D-채널 정합부, 11은 직렬 인터페이스부, 12는 클럭 동기 발생 회로, 13은 리셋 회로, 14는 스위칭부를 각각 나타낸다.2 is a configuration diagram of a switching control device according to the present invention, 8 is a D-channel matching unit, 9 is a control unit, 10 is a primary group D-channel matching unit, 11 is a serial interface unit, 12 is a clock synchronization generating circuit, 13 denotes a reset circuit, and 14 denotes a switching unit.

제어부(9)는 8비트 마이크로 프로세서로 구성되며, 주변 회로로서 리셋 회로(13)와 컴퓨터의 직렬 포트로 시스템의 상태를 모니터하기 위한 직렬 인터페이스부(11)가 존재한다.The control unit 9 consists of an 8-bit microprocessor, and as a peripheral circuit there is a reset circuit 13 and a serial interface unit 11 for monitoring the state of the system with the serial port of the computer.

상기 제어부(9)를 구성하며, 상기 리셋 회로(13)와 직렬 인터페이스부(11) 그리고 보드상의 하드웨어를 관리하고, 내장된 소프트웨어를 이용하여 D-채널 정보에 관련된 프로토콜을 수행하고 그에 따른 스위치 제어 기능을 담당하는 마이크로 프로세서(CPU)의 특성을 간략하게 설명하면 다음과 같다.Configures the control unit 9, manages the reset circuit 13, the serial interface unit 11, and hardware on the board, and executes a protocol related to the D-channel information by using built-in software, and controls the switch accordingly. Briefly, the characteristics of the microprocessor (CPU) in charge of the function are as follows.

포트 0,2는 각각 외부 롬(ROM), 램(RAM) 등에 연결되어 사용되는 어드레스, 데이타 입출력 포트이며, 포트 1은 GSC(Global Serial Channel)를 수행하기 위한 포트로서 D-채널 인터페이스를 담당하고, 포트 3은 LSC(Local Serial Channel)를 수행하여 직렬 인터페이스를 담당하는 입출력 포트이다. 포트 5는 중요 폴트(Fault) 신호와 연결되고, 포트 6은 백 판넬에 설치된 프로세스 번호를 인식하기 위한 포트이다. 그리고, 2개의 외부 인터럽트 핀은 스위칭 칩의 인터럽트와 D-채널 정합부(8)와의 인터페이스를 위한 SDLC 사용 가능 인터럽트로 이용한다.Ports 0 and 2 are addresses and data input / output ports connected to external ROM, RAM, etc., respectively, and port 1 is a port for performing GSC (Global Serial Channel). , Port 3 is an input / output port that performs LSC (Local Serial Channel) to handle serial interface. Port 5 is connected with a critical fault signal, and port 6 is for listening to the process number installed on the back panel. The two external interrupt pins serve as SDLC-enabled interrupts for the interrupt of the switching chip and the interface with the D-channel matcher 8.

그 외의 2개의 DMA(Direct Memory Access), 2개의 타이머를 내장하고 있어서 DMA는 송수신 D-채널 데이타의 빠른 전송을 위해 이용하고, 하나의 타이머는 9600bps의 직렬 인터페이스 타이머로 이용하고, 나머지 타이머는 시스템 타이머로 이용하고 있다.Two other direct memory access (DMA) and two timers are built in, so DMA is used for fast transmission and reception of D-channel data, one timer is used as a serial interface timer of 9600bps, and the other timer is We use as timer.

그 외의 메모리 구성과 소프트웨어적인 기능은 다음과 같다.Other memory configurations and software functions are as follows.

메모리의 구성은 롬과 램을 각각 1개씩 사용하였으며, 롬내에는 시스템 소프트웨어와 호 제어 소프트웨어가 탑재되어 시스템 초기화, 버퍼 관리, D-채널 송수신, 스위칭 작용 등의 기능을 수행한다. 또한, 램내에는 Rx, Tx 등의 버퍼를 두어 송수신 채널 데이타의 일시적인 저장과 전달에 이용하고 변수 및 프로그램 데이타의 저장에 이용한다.The memory consists of one ROM and one RAM, and the system software and call control software are installed in the ROM to perform system initialization, buffer management, D-channel transmission and reception, and switching. In addition, a buffer such as Rx and Tx is provided in the RAM for temporary storage and transmission of transmission / reception channel data, and for storage of variables and program data.

리셋 회로(13)는 8핀 타이머 집적 회로(IC)로 구현하여 리셋 기능을 수행하며, 직렬 인터페이스부(11)는 RS232C 인터페이스 칩을 이용하여 구현하였다.The reset circuit 13 is implemented by an 8-pin timer integrated circuit (IC) to perform a reset function, and the serial interface unit 11 is implemented by using an RS232C interface chip.

스위칭부(14)는 PCM 하이웨이를 통한 S인터페이스부(1 내지 3)과 1차군 속도 액세스 정합부(7)의 B-채널 정보들을 메모리와 타임 스위치를 이용하여 스위칭하여 결과를 PCM 하이웨이로 출력하는 부분으로 내선 통화, 외선 통화, 회의 통화 등의 기능을 수행한다.The switching unit 14 switches the B-channel information of the S interface unit 1 to 3 and the primary group speed access matching unit 7 through the PCM highway using a memory and a time switch to output the result to the PCM highway. It performs functions such as extension calls, external calls, and conference calls.

D-채널 정합부(8)는 입출력부(5)에서 SDLC 형태로 전달되는 D-채널 정보에서 순수 D-채널 정보를 추출하여 상기 제어부(9)로 GSC를 통해 전달하고, 제어부(9)에서 전달하는 D-채널 및 스위칭 관련 정보를 라인의 상태를 파악한 후 입출력부(5)로 전송하는 역할을 담당한다.The D-channel matching unit 8 extracts pure D-channel information from the D-channel information transmitted in the SDLC form from the input / output unit 5 and delivers the pure D-channel information to the control unit 9 through the GSC, and in the control unit 9 It is responsible for transmitting the D-channel and switching related information to the input and output unit 5 after determining the state of the line.

1차군 D-채널 정합부(10)는 1차군 속도 액세스 정합부(7)내의 D-채널 콘트롤러가 추출한 D-채널 정보를 특정한 프레임 구조로 전달해오면 언터럽트를 통해 제어부(9)에 전달한다. 이에 따라 제어부(9)는 이를 처리한 다음 1차군 속도 액세스 정합부(7)로 전송할 데이타가 있으면 상기 1차군 D-채널 정합부(10)에게 전달하고, 1차군 D-채널 정합부(10)는 상기 데이타를 받아 1차군 속도 액세스 정합부(7)로 전달한다.The primary group D-channel matching unit 10 delivers the D-channel information extracted by the D-channel controller in the primary group speed access matching unit 7 to a specific frame structure, and delivers it to the control unit 9 through interruption. Accordingly, the control unit 9 processes the data and transmits the data to the primary group D-channel matching unit 10 if there is data to be transmitted to the primary group speed access matching unit 7, and the primary group D-channel matching unit 10. Receives the data and passes it to the primary group speed access matching unit 7.

직렬 인터페이스부(11)는 RS232C 기능을 이용하여 외부 개인용 컴퓨터(PC)와 제어부(9) 사이의 인터페이스를 제공하여 개인용 컴퓨터(PC) 모니터상에서 시스템의 제어 및 테스트를 가능하게 한다.The serial interface unit 11 provides an interface between the external personal computer (PC) and the control unit 9 using the RS232C function to enable the control and testing of the system on the personal computer (PC) monitor.

클럭 동기 발생 회로(12)는 1차군 속도 액세스 정합부(7)에서 공급되는 망동기 기준 클럭인 8K㎐를 1차 군 D-채널 정합부(10)를 통하여 공급받아서 그에 동기시킨 시스템 클럭을 발생시켜 시스템내의 각 구성 요소에 공급하여 동기를 맞추어 주고, 만약 망동기 기준 클럭이 제공 불가능한 상태가 발생하면 자체적으로 시스템 동기 클럭을 발생하여 가입자단을 위한 클럭을 공급한다.The clock synchronizing generation circuit 12 generates a system clock in which 8K kHz, a network synchronizer reference clock supplied from the primary group speed access matching unit 7, is supplied through the primary group D-channel matching unit 10 and synchronized thereto. By supplying each component in the system to synchronize, and if the state that the network reference clock is not available, it generates the system synchronization clock itself and supplies the clock for the subscriber end.

상기와 같은 구성의 본 발명의 세부적인 동작을 살펴보면 다음과 같다.Looking at the detailed operation of the present invention of the configuration as described above are as follows.

전원이 공급되면 일차적으로 자체 보드의 초기화 과정을 수행하고 롬(ROM), 램(RAM) 등의 에러 여부를 확인하여 에러 발생시에는 발광다이오드(LED)에 에러 상태를 표시하며, 초기화 과정에 문제가 없을 때에는 계층 3으로부터의 메시지가 도착하거나 1차군 D-채널 정합부(10)로부터 제어부(9)의 인터럽트를 통한 D-채널 정보를 전달받을 때까지 대기 상태로 있게 된다.When the power is supplied, the process of initializing the board itself is first performed, and if there is an error in the ROM or RAM, the error status is displayed on the LED when an error occurs. If there is no message, it waits until a message from layer 3 arrives or receives D-channel information through an interrupt of the control unit 9 from the primary group D-channel matching unit 10.

대기 상태 도중에 가입자 측에서, S인터페이스부(1 내지 3)를 통한 D-채널의 계층 3의 셋업(Set up) 정보가 올라오면 D-채널 정합부(8)에서는 상기 정보를 제어부(9)에게 전달하게 되고 제어부(9)는 램(RAM)내의 데이타 버퍼에 저장을 하게 된다.During the standby state, on the subscriber side, when the setup information of the layer 3 of the D-channel via the S interface units 1 to 3 comes up, the D-channel matching unit 8 sends the information to the control unit 9. The controller 9 stores the data in a data buffer in RAM.

그러면, 제어부(9) 내부의 호제어 소프트웨어 모듈이 폴링 순서에 의해 데이타 버퍼를 읽고 분석한 후, D-채널 정합부(8)의 상태를 조사하여 데이타의 전송이 가능한지는 문의하게 된다. 문의를 받은 D-채널 정합부(8)는 전송 라인이 휴지 상태일때 인터럽트를 이용하여 제어부(9)에게 가능 여부를 통지함으로써 제어부(9)가 계층 3으로 특정 프로토콜 정보를 전송하게 된다.Then, the call control software module inside the control unit 9 reads and analyzes the data buffer in the polling order, and then examines the state of the D-channel matching unit 8 to inquire whether data transmission is possible. The inquired D-channel matching section 8 notifies the control section 9 of the availability of the interrupt when the transmission line is in an idle state, so that the control section 9 transmits specific protocol information to the layer 3.

그런 후, 가입자간 혹은 가입자 망간의 접속이 스위칭부(14)의 제어에 의해 이루어지면 S인터페이스부(1 내지 3)내의 D-채널 콘트롤러와 PCM 하이웨이 인터페이스 기능부는 가입자측의 B1,B2 채널을 특정한 PCM 하이웨이 상의 32슬롯중 특정 슬롯에 싣는다. PCM 하이웨이에 실린 B1,B2 채널은 스위칭부(14)에 접속되고, 이들은 D-채널의 프로토콜 수행에 의해 스위칭되어진 특정한 슬롯으로 스위칭되어 전송되게 된다.Then, if the connection between the subscribers or the subscriber network is made by the control of the switching unit 14, the D-channel controller and the PCM highway interface function unit in the S interface units 1 to 3 specify the B1 and B2 channels on the subscriber side. It is loaded in one of the 32 slots on the PCM Highway. The B1 and B2 channels mounted on the PCM highway are connected to the switching unit 14, and these are switched and transmitted to specific slots that are switched by performing the D-channel protocol.

다음으로, 1차군 D-채널 정합부(10)에 의한 데이타 전송 및 스위칭 절차를 살펴보자.Next, the data transmission and switching procedure by the primary group D-channel matching unit 10 will be described.

우선, 1차군 D-채널 정합부(10)로부터 스위칭 제어부(4)로 CEPT 방식의 30B+D의 1차군 속도 액세스 데이타가 전송되려면, 1차군 속도 액세스 정합부(7)내의 D-채널 콘트롤러로부터의 D-채널 정보를 4Mb/s이상의 속도로 1차군 D-채널 정합부(10)로 송신하고 1차군 D-채널 정합부(10)내의 D-채널 콘트롤러는 이를 인터럽트로 제어부(9)에게 전달하여 D-채널 프로토콜을 수행한다.First, in order to transmit the CEPT-based 30B + D primary group speed access data from the primary group D-channel matcher 10 to the switching controller 4, from the D-channel controller in the primary group speed access matcher 7. D-channel information is transmitted to the primary group D-channel matching unit 10 at a speed of 4 Mb / s or more, and the D-channel controller in the primary group D-channel matching unit 10 delivers this to the controller 9 as an interrupt. To perform the D-channel protocol.

그리고, 1차군 속도 액세스 정합부(7)에서 PCM 하이웨이상으로 30B를 실으면 제어부(9)에서는 할당된 슬롯의 데이타를 미리 수신한 D-채널에 의해 스위칭부(14)로 하여금 스위칭의 기능을 수행하도록 한다.Then, when the primary group speed access matching unit 7 loads 30B on the PCM highway, the control unit 9 causes the switching unit 14 to perform the switching function by the D-channel which previously received the data of the allocated slot. Do it.

제3도는 상기 D-채널 콘트롤러간의 데이타 송수신 처리 절차의 흐름도로서, (a)는 송신에 관한 처리 흐름도, (b)는 수신에 관한 처리 흐름도이다.3 is a flowchart of a data transmission / reception process procedure between the D-channel controllers, (a) is a processing flowchart relating to transmission, and (b) is a processing flowchart relating to reception.

먼저, (a)도를 참조하여 송신에 따른 처리 절차를 살펴보면, 1차군 속도 액세스 정합부(7)로 D-채널의 정보를 전송시에는 전송 버퍼가 비어 있는지를 확인하고(20), 비었으면 D-채널 콘트롤러는 인터럽트를 제어부(9)에 알리는데 이를 위한 인터럽트가 발생했는지 조사하고(21), 제어부(9)는 전송 FIFO(First In First Out) 버퍼에 32바이트씩을 써 넣는다(22).First, referring to (a), the processing procedure according to the transmission is performed. When transmitting the information of the D-channel to the primary group speed access matching unit 7, it is checked whether the transmission buffer is empty (20). The D-channel controller notifies the controller 9 of the interrupt and checks whether an interrupt for this has occurred (21), and the controller 9 writes 32 bytes into the transmission FIFO (First In First Out) buffer (22).

D-채널 콘트롤러는 버퍼가 차는 즉시 전송을 수행하고, 메시지의 끝인지를 확인하여(23), 메시지가 끝이 아니면 다음 32바이트를 전송하도록 전송 요구하고 리턴하며(24), 메시지의 끝이면 제어부(9)에 인터럽트로 전달하여 전송 절차의 끝을 알리고 종료한다(25).The D-channel controller performs the transfer as soon as the buffer fills, verifies that it is the end of the message (23), requests and returns to send the next 32 bytes if the message is not end (24), and controls if it is the end of the message. Interrupts to (9) to inform the end of the transfer procedure and ends (25).

(b)도를 참조하여 수신에 관한 처리 절차를 살펴보면, 수신 버퍼가 차있는지를 조사하여(26) 차있으면 32바이트를 읽어들이고(27) 메시지의 끝인가를 확인하여(28) 끝이면 수신완료 인터럽트를 발생하고 종료하며(29), 끝이 아니면 처음으로 리턴한다.Referring to (b), the processing procedure related to the reception is examined by checking whether the reception buffer is full (26), if it is full, reading 32 bytes (27) checking whether the end of the message (28) is completed or not. Generates an interrupt and exits (29), otherwise returns to the beginning.

한편, 상기한 D-채널 데이타의 송수신 수행중, 직렬 인터페이스부(11)는 시스템의 전체적인 동작 특성이나 상태 정보들을 제어부(9)의 직렬 포트를 통하여 외부 개인용 컴퓨터(PC)의 RS232C 인터페이스에 맞게 전압 레벨을 변경하여 통신이 가능하록 하는 기능을 담당한다.On the other hand, during the transmission and reception of the above-mentioned D-channel data, the serial interface unit 11 transmits the overall operating characteristics and state information of the system to the RS232C interface of the external personal computer (PC) through the serial port of the control unit 9. It is responsible for changing the level to enable communication.

또한, 클럭 동기 발생회로(12)는 1차군 속도 액세스 정합부(7)로부터의 8K㎐의 FRS(Frame Request Signal) 클럭을 공급받아 이에 동기시킨 시스템 클럭을 발생하여 시스템 동기에 이용하고, 망의 클럭이 절단되었을 경우 가입자간의 스위칭과 동기를 맞추기 위해 자체 발생의 클럭을 시스템에 공급하는 역할을 한다.In addition, the clock synchronizing generation circuit 12 receives an 8KkHz FRS (Frame Request Signal) clock from the primary group speed access matching unit 7 and generates a system clock which is synchronized with the clock. If the clock is truncated, it plays a role in supplying the system with a self-generated clock to synchronize and switch between subscribers.

따라서, 상기와 같이 구성되어 동작하는 본 발명은, D-채널 정보를 처리하는 방법으로 이원화하여 SDLC를 지원하는 D-채널 콘트롤러간을 4Mb/s 이상의 고속 통신으로 처리함으로써 주제어부의 소프트웨어 폴링 등의 부담을 줄이고 스위칭의 빠른 처리 속도를 보장하는 효과가 있다. 특히, D-채널 콘트롤러간의 고속 전송 라인만을 이용한다면 D-채널 정보 전달에 획기적인 향상을 꾀할 수 있는 효과가 있다.Therefore, the present invention configured and operated as described above is dualized by a method of processing D-channel information, and the burden of software polling and the like of the main control unit by processing between D-channel controllers supporting SDLC with high-speed communication of 4 Mb / s or more. It has the effect of reducing the speed and ensuring the fast processing speed of switching. In particular, if only the high-speed transmission line between the D-channel controller is used, it is possible to drastically improve the D-channel information transmission.

Claims (2)

종합 정보 통신망(ISDN) 망종단 장치의 스위칭 제어 장치에 있어서, 마이크로 프로세서로 구성되며, 내장된 소프트웨어를 이용하여 D-채널 데이타 정보의 스위칭 기능을 제어하는 제어수단(9) ; 가입자와 상기 제어 수단(9) 사이의 인터페이스를 제공하는 인터페이싱 수단(11) ; 상기 제어 수단(9)에 연결되어 리셋 기능을 제공하는 리셋 수단(13) ; 외부의 입출력 수단(5)으로부터 입력되는 D-채널 정보에서 순수 D-채널 정보를 추출하여 상기 제어 수단(9)으로 전송하고, 상기 제어 수단(9)에서 전달하는 D-채널 및 스위칭 관련 정보를 상기 입출력 수단(5)으로 전송하는 D-채널 정합 수단(8) ; 상기 제어 수단(9)의 제어에 따라 외부의 1차군 속도 액세스 정합 수단(7)으로부터 D-채널 정보를 입력받아 상기 제어 수단(9)에 전송하고, 상기 제어 수단(9)의 데이타를 상기 1차군 속도 액세스 정합 수단(7)으로 전송하는 1차군 D-채널 정합 수단(10) ; 상기 제어 수단(9)의 제어에 따라 외부의 S인터페이싱 수단(1 내지 3)과 상기 1차군 속도 정합 수단(7)의 B채널 정보들을 상호 스위칭하는 스위칭수단(14) ; 및 상기 1차군 속도 액세스 정합 수단(7)에서 공급되는 망동기 기준 클럭을 상기 1차군 D-채널 정합 수단(10)을 통하여 공급받아 상기 망동기 기준 클럭에 동기시킨 시스템 클럭을 발생하여 시스템내의 동기를 제공하는 클럭 동기 발생 수단(12)을 구비하는 것을 특징으로 하는 스위칭 제어 장치.A switching control device of an integrated network (ISDN) network terminating device, comprising: control means (9) configured of a microprocessor and controlling switching function of D-channel data information by using embedded software; Interfacing means (11) for providing an interface between a subscriber and said control means (9); Reset means (13) connected to said control means (9) to provide a reset function; Pure D-channel information is extracted from the D-channel information input from the external input / output means 5 and transmitted to the control means 9, and the D-channel and switching related information transmitted from the control means 9 are transmitted. D-channel matching means (8) for transmitting to said input / output means (5); Under the control of the control means 9, the D-channel information is received from an external primary group speed access matching means 7 and transmitted to the control means 9, and the data of the control means 9 is transmitted to the 1. Primary group D-channel matching means 10 for transmitting to the group speed access matching means 7; Switching means (14) for mutually switching B-channel information of the external S interfacing means (1 to 3) and the primary group speed matching means (7) according to the control of the control means (9); And generating a system clock synchronized with the network synchronizer reference clock by receiving the network synchronizer reference clock supplied from the primary group speed access matching unit 7 through the primary group D-channel matching unit 10. Switching control device characterized in that it comprises a clock synchronization generating means (12) for providing. 제1항에 있어서, 상기 클럭 동기 발생 수단(12)은, 상기 망동기 기준 클럭을 제공받지 못하면 시스템 동기 클럭을 자체적으로 발생하여 시스템내의 동기를 제공하도록 구성된 것임을 특징으로 하는 스위칭 제어 장치.2. The switching control apparatus according to claim 1, wherein the clock synchronizing means (12) is configured to generate a system synchronizing clock by itself to provide synchronization in the system when the clock synchronizing means (12) is not provided.
KR1019920007995A 1992-05-12 1992-05-12 Switching control unit of isdn termination device KR950014950B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920007995A KR950014950B1 (en) 1992-05-12 1992-05-12 Switching control unit of isdn termination device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920007995A KR950014950B1 (en) 1992-05-12 1992-05-12 Switching control unit of isdn termination device

Publications (2)

Publication Number Publication Date
KR930024346A KR930024346A (en) 1993-12-22
KR950014950B1 true KR950014950B1 (en) 1995-12-18

Family

ID=19332978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920007995A KR950014950B1 (en) 1992-05-12 1992-05-12 Switching control unit of isdn termination device

Country Status (1)

Country Link
KR (1) KR950014950B1 (en)

Also Published As

Publication number Publication date
KR930024346A (en) 1993-12-22

Similar Documents

Publication Publication Date Title
US5349579A (en) Telecommunication switch with programmable communications services
US4491944A (en) Distributed control time division exchange
KR100228944B1 (en) Expandable local inter-system bus architecture in a multiplexed environment
US5856999A (en) Apparatus and method for data transmission on bonded data channels of a communications network utilizing a single serial communications controller
US4984234A (en) Time-division switching system
CA2058286C (en) Maintenance communication control system in an isdn service
KR950014950B1 (en) Switching control unit of isdn termination device
WO1989011190A1 (en) Isdn traffic generator adaptor
CA2095514C (en) Digital switching system interconnecting buses with incompatible protocols
CA2105353C (en) Method for initializing a set of isdn adapter cards being plugged in a workstation operating as an isdn primary gateway, and apparatus
US5475678A (en) Signalling processing system for circuit mode systems of a telecommunications installation
KR940007915B1 (en) Isdn board
KR970000069B1 (en) Internal network interface for mobile communication system
KR100236938B1 (en) Path testing method of atm switching system
KR100249516B1 (en) Method for processing call of isdn subscriber using primary rate interface signaling scheme in the advanced commuinication processing system
KR940007916B1 (en) Isdn device
KR950005635B1 (en) Control switching system and operation method of isdn
KR100237874B1 (en) Access apparatus of optical subscriber transmission system
KR100251782B1 (en) Subscriber interfacing circuits and its testing method in isdn
KR100287337B1 (en) Upper control process system in personal communication service exchange
KR960002676B1 (en) Switching control of network termination in the isdn
KR100258255B1 (en) Method for disposing common control protocol of v5.2 interface
KR940007985B1 (en) Isdn subscriber matching device
KR0137633B1 (en) Terminal adapter multi-device
KR970008908B1 (en) Control apparatus for network layer function implementation of isdn subscriber processing apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021120

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee