KR950012512B1 - Vme bus expansion board - Google Patents

Vme bus expansion board Download PDF

Info

Publication number
KR950012512B1
KR950012512B1 KR1019930027894A KR930027894A KR950012512B1 KR 950012512 B1 KR950012512 B1 KR 950012512B1 KR 1019930027894 A KR1019930027894 A KR 1019930027894A KR 930027894 A KR930027894 A KR 930027894A KR 950012512 B1 KR950012512 B1 KR 950012512B1
Authority
KR
South Korea
Prior art keywords
data
bus
vme bus
port
transmission
Prior art date
Application number
KR1019930027894A
Other languages
Korean (ko)
Other versions
KR950020202A (en
Inventor
김은광
Original Assignee
주식회사삼보정보통신
오근수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사삼보정보통신, 오근수 filed Critical 주식회사삼보정보통신
Priority to KR1019930027894A priority Critical patent/KR950012512B1/en
Publication of KR950020202A publication Critical patent/KR950020202A/en
Application granted granted Critical
Publication of KR950012512B1 publication Critical patent/KR950012512B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus

Abstract

A plurality of slave boards are connected to a master board through an interface board. The interface board comprises a first bus driver for eliminating noise component contained in output data, a decoder for compressing output data of specific ports of VME bus, a voltage level detector for controlling the first bus driver according to states of receiver side port voltage, a connector for interfacing I/O data, a second bus driver for reproducing data transmitted form the connector, and a selector for selecting ports to receive data.

Description

VME 버스 확장을 위한 중계보드Relay board for VME bus expansion

제1도는 본 발명에 따른 VME 버스 확장을 위한 중계보드의 구성 블록도.1 is a block diagram of a relay board for VME bus expansion in accordance with the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 수신 제1보드 10 : 제1VME 버스 포트1: Receive 1st board 10: 1st VME bus port

20 : 제1버스 드라이브 21 : 제1어드레스 버퍼20: First bus drive 21: First address buffer

22 : 제1데이타 버퍼 23 : 제1제어버퍼22: first data buffer 23: first control buffer

30 : 전압감지부 40 : 제1콘넥터30: voltage sensing unit 40: first connector

50 : 제2콘넥터 60 : 제3콘넥터50: second connector 60: third connector

61 : 제4콘넥터 70 : 제2버스 드라이브61: 4th connector 70: 2nd bus drive

71 : 제2어드레스 버퍼 72 : 제2데이타 버퍼71: second address buffer 72: second data buffer

73 : 제2제어버퍼 80 : 선택회로부73: second control buffer 80: selection circuit

90 : 제2VME 버스 포트 100 : 디코더90: second VME bus port 100: decoder

본 발명은 마스터와 슬레이브를 구비하는 데이터 전송 시스템에 관한 것으로, 특히 VME 버스의 확장을 위하여 래크의 백플레인(Backplane)에 장착되는 슬레이브를 상호접속하여 데이터의 전송을 효율적으로 중계하여 주는 VME 버스 확장을 위한 중계보드에 관한 것이다.The present invention relates to a data transmission system having a master and a slave, and in particular, a VME bus extension that efficiently relays data transmission by interconnecting slaves mounted on a backplane of a rack for expansion of the VME bus. It is about a relay board.

일반적으로 VME 버스의 백 플레인에는 다수개의 마스터 슬럿과 슬레이브 슬럿이 삽입장착되며, 데이터의 전송을 연결하여 주는 송신 보오드와 수신 보오드가 구비된다.In general, the backplane of the VME bus is equipped with a plurality of master slots and slave slots, and is provided with a transmit board and a receive board connecting the transmission of data.

이는 단일의 래크(Rack) 백 플레인에 삽입장치되는 슬롯수가 최대 10개 내지 21개까지의 슬롯으로 한정되므로 대용량의 데이터 전송에 한계가 발생된다. 따라서 대용량의 시스템을 구비하고져 하면 다수의 래크를 구비하여야 하므로 고가의 마스터 보드의 구비로 인하여 제작원가가 상승되는 문제점이 있었다.This limits the number of slots inserted into a single rack backplane to a maximum of 10 to 21 slots, which limits the transmission of large amounts of data. Therefore, if a large-capacity system is to be provided, a number of racks must be provided, thereby increasing the manufacturing cost due to the provision of an expensive master board.

본 발명은 전술한 문제점을 감안하여 안출한 것으로, 일정 래크에 삽입 장착된 마스터 보오드의 제어능력을 최대로 활용하여 대용량의 데이터 전송을 수행할 수 있도록 하는 중계보드를 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and an object thereof is to provide a relay board capable of performing a large-capacity data transmission by maximizing the control capability of a master board inserted into a certain rack.

이와 같은 목적을 달성하기 위한 본 발명은 래크의 백플레인에 삽입장착된 마스터 보드와 슬레이브 보드를 구비한 VME 버스에 있어서, 상기 VME 버스의 일정포트로부터 송신을 위해 출력되는 데이터의 노이즈 성분을 제거하고, 신호의 손실분을 보상하여 주는 제1버스 드라이브 수단과, 상기 VME 버스의 일정포트로부터 송신을 위해 출력되는 신호를 소정의 상태로 압축하는 디코더 수단과, 수신측의 일정포트 전압 상태를 감지하여 데이터 전송에 유실되는 데이터를 방지하기 위해 상기 제1버스 드라이브 수단을 제어하는 전압감지수단과, 상기 전송되는 데이터의 송수신을 연결하여 주는 접속수단과, 상기 접속수단으로부터 인가되는 수신 데이터를 보상하여 재생하는 제2버스 드라이브 수단과, 상기 수신되는 데이터의 수신포트를 선택하는 선택수단을 구비하는 것을 특징으로 하는 VME 버스 확장을 위한 중계보드를 제공한다.The present invention for achieving the above object in the VME bus having a master board and a slave board inserted into the backplane of the rack, to remove the noise component of the data output for transmission from a certain port of the VME bus, A first bus drive means for compensating for loss of a signal, a decoder means for compressing a signal output for transmission from a predetermined port of the VME bus to a predetermined state, and transmitting a data by detecting a state of a constant port voltage of a receiving side A voltage sensing means for controlling the first bus drive means, connecting means for connecting transmission and reception of the transmitted data, and compensating for and reproducing received data applied from the connecting means to prevent data lost to the first bus drive means. 2 bus drive means and selection means for selecting a receiving port of the received data. Providing a relay board for VME bus extension, characterized in that is compared.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

제1도는 본 발명에 따른 VME 버스 확장을 위한 중계보드의 구성 블록도이다.1 is a block diagram illustrating a relay board for extending a VME bus according to the present invention.

도면에서 알수 있는 바와 같이 본 발명인 중계보드는 래크의 백 플레인 소정위치에 삽입장착되며 제1버스 드라이브(20)와, 전압감지부(30), 제1콘넥터(40), 제2콘넥터(50), 제3콘넥터(60), 제2버스 드라이브(70), 선택회로부(80) 및 , 디코더(100)로 구성된다. 제1버스 드라이브(20)는 제1어드레스버퍼(21), 제1데이터버퍼(22), 제1제어버퍼(23)를 구비하며 제1VME 버스포트(10)로부터 인가되는 전송신호의 손실분을 보상하고 혼합된 노이즈(Noise) 성분을 제거하여 완전한 전송신호를 형성시킨다. 전압감지부(30)는 수신 VME 버스보드의 중계 상태 즉, 전원의 이상여부를 감지하여 전원의 상태가 미약함을 감지할시 전송되는 데이터의 유실과 노이즈의 혼합을 방지하기 위하여 제1버스 드라이브(20)의 제어동작을 차단하여 데이터의 전송을 차단시킨다. 제1콘넥터(40)와 제2콘넥터(50)는 병렬로 연결되어 있으며, 제1버스 드라이브(20)로부터 인가되는 전송데이타와 연결한다. 제1콘넥터는 수신 제1보드(1)의 제3콘넥터(60)로 50핀 케이블로 연결되고 제2콘넥터(50)에서 수신 제2보드의 제4콘넥터(60)로 50핀 케이블로 연결된다. 디코더(100)는 제1VME 버스포트(10)로부터 96핀으로 출력되는 데이터 신호를 50핀의 데이터 신호로 압축하여 제1콘넥터(40)로 전송시킨다. 제2버스 드라이브(70)는 제2콘넥터(50)를 통하여 인가되는 데이터 신호를 재생하여 미약신호를 보상하고 노이즈 성분을 제거한 후 제2VME 버스포트(90)로 전송시킨다. 수신보드에 각각 있는 선택회로부(80)는 제1VME 버스포트(10)로부터 출력되는 전송데이터를 보드별로 선택하여 수신하기 위하여 존재하며, 수신보드를 선택하는 신호를 출력한다.As can be seen in the figure, the relay board of the present invention is inserted and mounted at a predetermined position on the backplane of the rack, and includes a first bus drive 20, a voltage sensing unit 30, a first connector 40, and a second connector 50. , The third connector 60, the second bus drive 70, the selection circuit unit 80, and the decoder 100. The first bus drive 20 includes a first address buffer 21, a first data buffer 22, and a first control buffer 23 and compensates for the loss of the transmission signal applied from the first VME bus port 10. And remove the mixed noise component to form a complete transmission signal. The voltage detecting unit 30 detects the relay state of the receiving VME bus board, that is, whether the power is abnormal and detects a weak state of the power to prevent the loss of data and mixing of the transmitted data. The control operation at 20 is interrupted to interrupt data transmission. The first connector 40 and the second connector 50 are connected in parallel, and are connected to the transmission data applied from the first bus drive 20. The first connector is connected to the third connector 60 of the receiving first board 1 by a 50-pin cable, and the second connector 50 is connected to the fourth connector 60 of the receiving second board by a 50-pin cable. . The decoder 100 compresses the data signal output from the first VME bus port 10 to 96 pins into a 50 pin data signal and transmits the data signal to the first connector 40. The second bus drive 70 compensates the weak signal by reproducing the data signal applied through the second connector 50, removes noise components, and transmits the signal to the second VME bus port 90. The selection circuit unit 80 in each of the receiving boards exists to select and receive transmission data output from the first VME bus port 10 for each board, and outputs a signal for selecting the receiving board.

이와 같은 기능을 갖도록 구성된 본 발명의 동작을 설명하면 다음과 같다.Referring to the operation of the present invention configured to have such a function as follows.

래크의 백 플레인에 마스터 보드와 슬레이브 보드 및 중계보드가 장착된 상태에서 마스터 보드의 제어신호에 따라 일정 VME 버스포트(10)로부터 소정의 VME 버스포트(90)로 전송하고자 하는 데이터가 출력되면 디코더(100)는 제1VME 버스포트(10)로부터 96핀으로 출력되는 데이터를 50핀으로 압축하며 제1버스드라이브(20)에 구비된 제1어드레스 버퍼(21)와 제1데이터 버퍼(22) 및 제1제어버퍼(23)는 제1VME 버스포트(10)로부터 인가되는 전송데이터에 대한 어드레스 신호와, 데이터 신호 및 제어신호의 손실분을 보상하여 전송되는 도중 혼합된 노이즈 성분을 제거하여 완전한 신호로 형성한 후 제1컨넥터(7)로 전송한다. 이때 전압감지부(30)는 수신되는 VME 버스포트 측의 전압상태를 연속적으로 감지하여 데이터의 전송여부를 판단한다. 수신측의 VME 버스포트의 전압상태가 양호하면 송신보드로부터 인가되는 신호에 따라 선택회로부(80)가 수신하고자 하는 VME 버스포트를 선택하여 제2버스 드라이브(70)의 어드레스 버퍼(72)측에 인가한다.When the data to be transmitted from the predetermined VME bus port 10 to the predetermined VME bus port 90 is output according to the control signal of the master board with the master board, slave board and relay board mounted on the backplane of the rack, the decoder 100 compresses data output from the first VME bus port 10 to 96 pins into 50 pins, and includes a first address buffer 21 and a first data buffer 22 provided in the first bus drive 20. The first control buffer 23 compensates the address signal for the transmission data applied from the first VME bus port 10 and the loss of the data signal and the control signal to remove mixed noise components during transmission to form a complete signal. After the transmission to the first connector (7). At this time, the voltage detector 30 continuously detects the voltage state of the VME bus port to receive and determines whether data is transmitted. If the voltage state of the VME bus port on the receiving side is good, the selection circuit unit 80 selects the VME bus port to be received according to the signal applied from the transmission board, and the address buffer 72 side of the second bus drive 70 is selected. Is authorized.

이때 선택된 전송포트가 제2VME 버스포트(90)라 하면 제2버스 드라이브(70)는 선택된 제2VME 버스포트(90)를 셋팅한 후 제2컨넥터(50)로부터 인가되는 데이터 신호의 손실분을 보상하고 노이즈 성분을 제거한 후 원래의 데이터 신호로 재생하여 선택된 제2VME 버스포트(90)로 전송한다.In this case, if the selected transmission port is the second VME bus port 90, the second bus drive 70 sets the selected second VME bus port 90, and then compensates for the loss of the data signal applied from the second connector 50. After removing the noise component, the noise component is reproduced as an original data signal and transmitted to the selected second VME bus port 90.

이상에서 설명한 바와 같이 본 발명은 단일의 마스터 보드에 다수의 슬레이브 보드를 중계보드를 통해 결합하여 대용량의 데이터 전송 시스템으로 확장하며, 고가의 마스터 보드의 사용을 최소화하여 생산원가를 절감한다.As described above, the present invention combines a plurality of slave boards to a single master board through a relay board to expand a large data transmission system, and minimizes the use of expensive master boards, thereby reducing production costs.

Claims (2)

래크의 백플레인에 삽입장착된 마스터 보드와 슬레이브 보드를 구비한 VME 버스에 있어서, 상기 VME 버스의 일정포트로부터 송신을 위해 출력되는 데이터의 노이즈 성분을 제거하고, 신호의 손실분을 보상하여 주는 제1버스 드라이브 수단과, 상기 VME 버스의 일정포트로부터 송신을 위해 출력되는 신호를 소정의 상태로 압축하는 디코더 수단과, 수신측의 일정포트 전압상태를 감지하여 데이터 전송에 유실되는 데이터를 방지하기 위해 상기 제1버스 드라이브 수단을 제어하는 전압감지수단과, 상기 전송되는 데이터의 송수신을 연결하여 주는 접속수단과, 상기 접속수단으로부터 인가되는 수신 데이터를 보상하여 재생하는 제2버스 드라이브 수단과, 상기 수신되는 데이터의 수신포트를 선택하는 선택수단을 구비하는 것을 특징으로 하는 VME 버스 확장을 위한 중계보드.A VME bus having a master board and a slave board inserted into a backplane of a rack, the VME bus comprising: a first bus that removes noise components of data output for transmission from a fixed port of the VME bus and compensates for signal loss A drive means, a decoder means for compressing a signal output for transmission from a predetermined port of the VME bus into a predetermined state, and a first port for detecting a constant port voltage state of a receiving side to prevent data lost in data transmission. A voltage sensing means for controlling one bus drive means, connecting means for connecting transmission and reception of the transmitted data, second bus drive means for compensating and reproducing received data applied from the connection means, and the received data. A VME bus extension comprising selecting means for selecting a receiving port of the Relay board for. 제1항에 있어서, 상기 제1버스 드라이브 수단과 상기 제2버스 드라이브 수단은 소정의 어드레스 버퍼수단과 데이터 버퍼수단 및 제어버퍼수단을 구비하는 것을 특징으로 하는 VME 버스 확장을 위한 중계보드.2. The relay board of claim 1, wherein the first bus drive means and the second bus drive means comprise predetermined address buffer means, data buffer means and control buffer means.
KR1019930027894A 1993-12-15 1993-12-15 Vme bus expansion board KR950012512B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930027894A KR950012512B1 (en) 1993-12-15 1993-12-15 Vme bus expansion board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930027894A KR950012512B1 (en) 1993-12-15 1993-12-15 Vme bus expansion board

Publications (2)

Publication Number Publication Date
KR950020202A KR950020202A (en) 1995-07-24
KR950012512B1 true KR950012512B1 (en) 1995-10-18

Family

ID=19371129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930027894A KR950012512B1 (en) 1993-12-15 1993-12-15 Vme bus expansion board

Country Status (1)

Country Link
KR (1) KR950012512B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366048B1 (en) * 1996-03-19 2003-03-06 삼성탈레스 주식회사 Data transmitting apparatus of vme board
KR100321905B1 (en) * 1999-12-23 2002-01-29 신현준 FIP master board for mounting on a VME bus

Also Published As

Publication number Publication date
KR950020202A (en) 1995-07-24

Similar Documents

Publication Publication Date Title
US4322794A (en) Bus connection system
EP1213658A3 (en) Optical communication interface module for universal serial bus
CN115794702A (en) Interface switching device, server system and interface switching method
EP0671833A3 (en) A microcomputer control optical fiber transmission system
KR950012512B1 (en) Vme bus expansion board
EP0618702B1 (en) Multiplex transmission apparatus
US6192437B1 (en) Transmission apparatus with control circuit/relay within each card providing connection to related card output depending on related slot ID/ redundancy/non-redundancy, working/protection signals
JPH04247742A (en) Bus line termination system
EP0324001A1 (en) Multiple mode switching means
US7200510B2 (en) Measurement control apparatus including interface circuits
WO2021234819A1 (en) Expansion base unit, control device, control system, and control method
KR100202993B1 (en) Conjunction apparatus between two connectors
JP3388254B2 (en) Nest
JP3093052B2 (en) Cable misconnection compensation circuit
EP0797134B1 (en) I/o unit and panel board of numerical controller
KR100202977B1 (en) Conjunction apparatus between two connectors
KR100607292B1 (en) Serial communication auto selection device_
RU2260835C2 (en) Extensible automatic system
JP2841436B2 (en) Communication function self-diagnosis device
KR0124185B1 (en) Global bus in electronic exchange
JPH0387959A (en) Bus slot structure
JPH08191319A (en) Data communication system
JPH11205321A (en) Communication path switching device
KR100539908B1 (en) High-Speed Interprocessor Communication Devices at the Exchange_
JPH10105287A (en) Connection system for extension board

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19981019

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee