KR950009773B1 - 메쉬형 병렬 컴퓨터의 단위기판 배열방법 - Google Patents

메쉬형 병렬 컴퓨터의 단위기판 배열방법 Download PDF

Info

Publication number
KR950009773B1
KR950009773B1 KR1019920024314A KR920024314A KR950009773B1 KR 950009773 B1 KR950009773 B1 KR 950009773B1 KR 1019920024314 A KR1019920024314 A KR 1019920024314A KR 920024314 A KR920024314 A KR 920024314A KR 950009773 B1 KR950009773 B1 KR 950009773B1
Authority
KR
South Korea
Prior art keywords
unit
arranging
row
substrates
boards
Prior art date
Application number
KR1019920024314A
Other languages
English (en)
Other versions
KR940017979A (ko
Inventor
길이만
이영직
김명원
Original Assignee
재단법인한국전자통신연구소
양승택
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인한국전자통신연구소, 양승택 filed Critical 재단법인한국전자통신연구소
Priority to KR1019920024314A priority Critical patent/KR950009773B1/ko
Publication of KR940017979A publication Critical patent/KR940017979A/ko
Application granted granted Critical
Publication of KR950009773B1 publication Critical patent/KR950009773B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • H05K7/12Resilient or clamping means for holding component to structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multi Processors (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

내용 없음.

Description

메쉬형 병렬 컴퓨터의 단위기판 배열방법
제1a도는 메쉬형 병렬 컴퓨터에 장착된 복수의 단위 기판을 2차원적인 M×N의 메쉬구조로 배열한 상태를 보여주고 있고,
제1b도는 상기 2차원적인 메쉬구조로 배열된 복수의 단위기판을 3차원적인 적층구조로 배열한 상태를 보여주고 있으며,
제2도는 각 단위기판의 정위치를 표시하는 도면으로서,
a도는 정상상태의 단위기판을, 그리고
b도는 뒤집어진 상태의 단위기판을 보여주고 있고,
제3a~c도는 3×6의 메쉬구조로 배열된 단위기판을 일예로서, 본 발명의 실시예에 따라 횡집단적 적층의 배열방법과 종집단적 적층의 배열방법을 보여주고 있으며,
제4a도~c도는 3×3의 메쉬구조로 배열된 단위기판을 일예로서, 본 발명의 실시예에 따라 횡집단적 적층의 배열방법을 보여주고 있는 도면.
본 발명은 메쉬형 컴퓨터 시스템의 단위기판 배열방법에 관한 것으로서, 구체적으로 병렬 프로세서를 사용하는 컴퓨터 시스템에서 단위 프로세서에 대응하는 단위기판을 효율적으로 패키징(packaging)하기 위해, 적층하여 배열하는 방법에 관한 것이다.
본 발명에서 언급되는 병렬 프로세서라는 것은 통상의 PC(personal computer)에서 처리하기에는 어려운 대용량의 데이타를 고속으로 연산처리하기 위한 것으로서, 일반적으로 호스트 컴퓨터(host computer)에 장착되어 상기 호스트 컴퓨터에서 제공되는 특정의 프로그램을 수행한다.
상기 병렬 프로세서를 구성하는 각 처리요소(processing element : 이하 PE라 칭함)는 하나의 디지탈 신경망 프로세서(digital neural processor)와 메모리(데이타 메모리와 어드레스 메모리를 포함함)를 구비하여, 단위 프로세서로서 기능한다.
따라서, 호스트 컴퓨터에 장착되는 병렬 프로세서는 수많은 단위 프로세서를 구비하게 되고, 통상 제1a도에 도시된 바와같이 단위 프로세서를 2차원적인 망사형(mesh type)으로 배열된 구조를 갖는다.
그러나, 하나의 대형기판 상에 각 단위 프로세서가 망사형 구조로 배열되는 것이 아니라 하나 또는 복수의 단위 프로세서가 구비된 각 회로배선 기판인 단위기판들이 망사형으로 배열되고 아울러 각 단위기판의 단위 프로세서들은 접속선(connecting line)으로 접속되는 것이다.
이러한 구조는 제1a도에 도시되어 있다.
제1a도에서, 참조부호 11~1N, 21~2N,…M1~MW은 병렬 프로세서를 이루는 단위기판이다.
이와같이, 복수의 단위기판들을 망사형으로 배열하는 방법은 병렬 프로세서의 처리용량을 향상시키고자 할 때 더욱더 많은 수의 단위 프로세서가 요구되고 아울러 단위 기판의 수가 증대함에 따라 제1b도에 도시된 바와 같은 3차원적인 적층구조가 배열된 것보다 매우 넓은 면적을 차지하기 때문에 제한된 공간에 이들을 배열함에 있어 많은 어려움이 있다.
또한, 각 회로기판에 설치된 단위 프로세서는 전후좌우의 4방향으로 데이타가 입출력되기 때문에 통상의 컴퓨터에서 적용되는 버스구조에 의해서는 각 단위 프로세서의 접속이 불가능하다.
본 발명은 앞서 설명된 제반 문제점을 해결하기 위한 메쉬형 컴퓨터 시스템의 단위기판 배열방법을 제공하는데 제1목적이 있다. 본 발명의 제1목적은 각 단위기판의 접속선의 총길이를 감소하는 컴퓨터 시스템의 단위기판 배열방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일특징에 의하면, 복수의 단위 프로세서로 구성되는 병렬 프로세서를 장착하는 호스트 컴퓨터의 단위기판을 배열하는 방법에 있어서, 적어도 하나의 상기 단위 프로세서를 단위기판으로 하여 메쉬 구조상의 첫번째 또는 마지막 행에 있는 단위기판을 선택하고 아울러 각 단위기판의 방향을 결정하는 단계와, 상기 선택된 행에 있는 단위기판들을 결정된 방향으로 일치시키고 아울러 행의 순서대로 또는 행의 역순으로 적층구조의 상부에서 하부로 또는 하부에서 상부로 선택된 행에 있는 단위기판들을 배열하는 단계와, 상기 선택된 행에 있는 단위 기판들을 정상상태와 뒤집어진 상태로 교차하면서 배열하되, 이전의 행에 있는 단위기판들의 교차와는 반대방향으로 교차하면서 배열하는 단계와, 모든 행의 단위기판을 배열하였는지를 판별하는 단계와, 상기 판별단계에서 모든 행의 단위기판을 배열하였을 경우 각 단위기판의 전기적 접속은 같은 행에 있는 단위기판은 인접하는 단위기판 사이의 기본거리의 케이블로 동서방향(E-W)이 접속되게 연결하고 아울러 같은 열에 있는 단위기판은 인접하는 단위기판 사이의 기본거리에 행에 있는 단위기판의 총수를 곱한 거리의 케이블로 북남방향(N-S)이 접속되게 연결하는 단계와, 상기 판별단계에서 모든 행의 단위기판을 배열하지 않은 경우 다음행에 있는 단위기판을 선택하고 아울러 이전의 행에 있는 단위기판의 방향과는 90°만큼 시계방향 또는 반시계방향으로 회전한 다음 상기 행의 순서 또는 역순으로 배열하는 단계로 진행하는 단계를 포함하는 것을 특징으로 하는 메쉬형 병렬 컴퓨터의 단위기판 배열방법.
본 발명의 다른 특징에 의하면, 복수의 단위 프로세서로 구성되는 병렬 프로세서를 장착하는 호스트 컴퓨터의 단위기판을 배열하는 방법에 있어서, 적어도 하나의 상기 단위 프로세서를 단위 기판으로 하여 메쉬구조상의 첫번째 또는 마지막 열에 있는 단위기판을 선택하고 아울러 각 단위기판의 방향을 결정하는 단계와, 상기 선택된 열에 있는 단위기판들을 결정된 방향으로 일치시키고 아울러 열의 순서대로 또는 열의 역순으로 적층구조의 상부에서 하부로 또는 하부에서 상부로 선택된 행에 있는 단위기판들을 배열하는 단계와, 상기 선택된 열에 있는 단위기판들을 정상상태와 뒤집어진 상태로 교차하면서 배열하되, 이전의 열에 있는 단위 기판들의 교차와는 반대방향으로 교차하면서 배열하는 단계와, 모든 열의 단위기판을 배열하였는지를 판별하는 단계와, 상기 판별단계에서 모든 열의 단위기판을 배열하였을 경우 각 단위기판의 전기적 접속은 같은 열에 있는 단위기판은 인접하는 단위기판 사이의 기본거리의 케이블로 북남방향(N-S)이 접속되게 연결하고 아울러 같은 행에 있는 단위기판은 인접하는 단위기판 사이의 기본거리에 열에 있는 단위기판의 총수를 곱한 거리의 케이블로 동서방향(E-W)이 접속되게 연결하는 단계와, 상기 판별단계에서 모든 열의 단위기판을 배열하지 않은 경우 다음열에 있는 단위기판을 선택하고 아울러 이전의 열에 있는 단위기판의 방향과는 90°만큼 시계방향또는 반시계방향으로 회전한 다음 상기 열의 순서 또는 역순으로 배열하는 단계로 진행하는 단계를 포함하는 것을 특징으로 하는 메쉬형 병렬 컴퓨터의 단위기판 배열방법.
이하 첨부도면에 의거 본 발명의 실시예를 상세히 설명한다.
제2도는 본 발명의 단위기판의 배열방법을 설명하기 위해 하나의 단위기판이 정위치 상태에 놓여져 있는 것을 보여주고 있는 것으로서, a도는 정상상태의 단위기판을 예시하고 있고, b도는 뒤집어진 상태의 단위기판을 보여주고 있다.
제2a도와 b도에서, 방향표시로서 북(N), 동(E), 남(S), 서(W)의 방향을 표시하고 있고, 실선 화살표는 단위기판의 정위치 상태가 북(N)의 방향임을 보여주고 있다.
또한, 제2a도는 기판면의 방향이 윗면(또는 정상위치)을 보여주고 있지만, 그 배면(뒤집어진 위치)은 본 발명을 설명함에 있어 중요요소로 기능하기 때문에 제2b도에서 도시되고 있다.
제3a도는 본 발명의 실시예에 따라 M행×N(M=3, N=6)의 망사형 단위기판 배열에서 M≤N인 경우의 배열관계를 보여주는 도면이고, 제3b도는 상기 망사형 단위기판들을 적층 배열할때 횡집단적 적층의 배열방법을 보여주는 도면이며, 제3c도는 상기 망사형 단위기판들을 적층 배열할때 종집단적 적층의 배열방법을 보여주는 도면이다.
다음은, 제3a도에 도시된 바와같이 M행×N열의 망사형 단위기판의 배열형태에서 M≤N인 경우 복수의 단위기판을 적층시키는 방법을 설명한다.
평면으로 배열된 M행×N(M=3,N=6)의 망사형 구조에서 각 행단위로 순차적인 기판번호가 부여되어 있다.
예를 들면, 첫째행에는 11,12,…,16의 기판번호가 순차로 부여되고, 둘째행에는 21,22,…26의 기판번호가 순차로 부여되며, 마지막 행에는 31,32…36의 기판번호가 순차로 부여된다.
이와같이, 평면적으로 배열된 단위기판들을 본 발명의 방법에 따라 효율적으로 적층시킨 적층구조를 구현하였을 경우, 각 행 또는 각 열에 대응하는 복수의 단위기판과, 기판번호와, 기판면의 방향 및 회전상태에 따라 단위기판의 층배열과 전기적 접속이 결정된다.
먼저 제3b도를 참고하여 횡집단적 적층의 배열방법을 설명한다.
i) 먼저, 메쉬구조(제3a도를 참조) 상에서 첫번째행의 단위기판(11~16) 또는 행의 단위기판(31~36)을 선택한 다음, 선택된 각 단위기판의 방향을 소정방향으로 결정한다.
ii) 이어, 상기 선택된 행에 있는 단위기판(11~16 또는 31~36)을 결정된 방향을 모두 일치시킨다. 또한 행의 순서대로 예를들면, 11→12→13→14→15→16 또는 31→32→…36의 순서대로 적층된 구조에서 상부에서 하부로 또는 하부에서 상부로 배열한다. 한편, 상기 행의 순서와는 역순으로 상부에서 하부로 또는 하부에서 상부로 배열하여도 좋다.
iii) ii)의 단계에서 선택된 행의 단위기판을 적층 배열한 상태에서 각 단위기판을 정상상태(제2a도)와 뒤집어진 상태(제2b도)가 교차되게 배열한다. 이때, 이전의 행에 있는 단위기판과는 반대방향으로 교차되게 배열한다. 예를들면, 이전의 행에 있는 첫번째의 단위기판(예,11)의 정상상태이면, 해당하는 행에 있는 첫번째의 단위기판(121)이 뒤집어진 상태가 되는 것이다.
iv) 이어, 상기 i)~iii)의 단계를 거쳐 모든 행의 단위 기판이 배열하였는지를 판별한다.
v) 상기 판별단계 iv)에서, 모든 행의 단위기판을 배열하였을 경우 각 단위기판의 전기적 접속은 같은 행에 있는 단위기판이 인접하는 단위기판 사이의 기본거리에 상응하는 케이블로 동서방향(E-W)으로 접속되게 연결한다. 또한, 같은 열에 있는 단위기판은 인접하는 단위 기판사이의 기본거리에 행에 있는 단위기판의 총수를 곱한 거리에 상응하는 케이블로 북남방향(N-S)으로 접속되게 연결한다.
vi) 상기 판별단계 iv)에서 모든 행의 단위기판을 배열하지 않은 경우 다음 행에 있는 단위기판을 선택한다. 선택된 다음행에 있는 단위기판을 시계방향 또는 반시계방향으로 회전하되, 이전의 행에 있는 단위 기판의 방향과는 90°각도로 회전한 다음 상기 행의 순서 또는 역순으로 배열하는 단계 ii)로 진행한다.
다음은 제3c도를 참조하여 종집단적 적층의 배열방법을 설명한다.
i) 먼저, 메쉬구조(제3a도를 참조)상에서 첫번째의 단위 기판(11~31) 또는 마지막열의 단위기판(16~36)을 선택한 다음, 선택된 각 단위기판의 방향을 소정방향으로 결정한다.
ii) 이어, 상기 선택된 열에 있는 단위기판(11~31 또는 16~36)을 결정된 방향으로 모두 일치시킨다. 또한 열의 순서대로 예를들면, 11→21→31 또는 16→26→36의 순서대로 적층된 구조에서 상부에서 하부로 또는 하부에서 상부로 배열한다. 한편, 상기 열의 순서와는 역순으로 상부에서 하부로 또는 하부에서 상부로 배열하여도 좋다.
iii) ii)의 단계에서 선택된 열의 단위기판을 적층배열한 상태에서 각 단위기판을 정상상태(제2a도)와 뒤집어진 상태(제2b도)가 교차되게 배열한다. 이때, 이전의 열에 있는 단위기판과는 반대방향으로 교차되게 배열한다. 예를들면, 이전의 열에 있는 첫번째의 단위기판(예,11)이 정상상태이면 해당하는 열에 있는 첫번째의 단위기판(21)이 뒤집어진 상태가 되는 것이다.
iv) 이어, 상기 i~iii)의 단계를 거쳐 모든 열의 단위기판이 배열하였는지를 판별한다.
v) 상기 판별단계 iv)에서, 모든 열의 단위기판을 배열하였을 경우 각 단위기판의 전기적접속을 같은 열에 있는 단위 기판의 인접하는 단위기판사이의 기본거리에 상응하는 케이블로 북남방향(N-S)으로 접속되게 연결한다. 또한, 같은 행에 있는 단위기판은 인접하는 단위기판사이의 기본거리의 열에 있는 단위기판의 총수를 곱한 거리에 상응하는 케이블로 동서방향(E-W)으로 접속되게 연결한다.
vi) 상기 판별단계 iv)에서 모든 열의 단위기판을 배열하지 않은 경우 다음 열에 있는 단위기판을 선택한다. 선택된 다음 열에 있는 단위기판을 시계방향 또는 반시계 방향으로 회전하되, 이전의 열에 있는 단위기판의 방향과는 90°각도로 회전한 다음 상기 열의 순서 또는 역순으로 배열하는 단계 ii)로 진행한다.
제4a도는 3×3 메쉬구조로 배열된 단위기판을 예시하고, 제4b와 c도는 본 발명의 실시예에 따라 3×3 메쉬구조로 배열된 단위기판을 횡집단적으로 적층시킨 배열방법을 보여주는 도면이다.
제4도에 도시된 바와같은 횡집단적 적층배열방법은 상기 단계 i)~vi)을 동일하게 거쳐 달성될 수 있는 것이다.
따라서, 본 발명에 의한 배열방법은 다음과 같은 장점을 갖는다.
첫째, 케이블이 겹겹이 쌓이지 않게 연결됨으로써, 케이블의 연결 및 해체가 용이하다.
둘째, 케이블의 길이가 2가지로 (거리 1 및 N 또는 거리1 및 M)일정하게 된다.
셋째, 적층식 배열방법이 메쉬의 행, 열을 중심으로 단순하게 정해진다.
또한, 본 발명에 의한 배열방법은 케이블의 총길이를 최소화 할 수 있음을 알 수 있는데, 이에대한 케이블의 총길이, 케이블의 종류 및 갯수에 대한 분석은 다음과 같다.
예를들어, 3×6 메쉬구조(제3a도 참조)를 횡집단적 적층식 배열의 경우(제3b도 참조)와 종집단적 적층식 배열(제3c도 참조)을 비교분석하면 다음과 같다.
(1) 횡집단적 적층식 배열
·케이블의 총길이 : 3(36+6-1)-36=87
·케이블(길이 1): 3(6-1)=15개
·케이블(길이 6): 6(3-1)=12개
(2) 종집단적 적층식 배열
·케이블의 총길이 : 6(9+3-1)-9=57
·케이블(길이 1) : 6(3-1)=12개
·케이블(길이 3) : 3(6-1)=15 개
여기서, 이와같은 경우(즉 M〈N의 경우)에는 앞의 적층식 배열 및 연결방법에서 제안한 것과 같이 종집단적 적층식 배열방법이 유리함을 알 수 있다. 구체적인 연결방법의 예로서, 3×3메쉬구조(제4a도 참조)에 대한 횡집단적 적층식 배열 및 연결방법은 제4b도에 설명되어 있다.

Claims (2)

  1. 복수의 단위 프로세서로 구성되는 병렬 프로세서를 장착하는 호스트 컴퓨터의 단위기판을 배열하는 방법에 있어서, 적어도 하나의 상기 단위 프로세서를 단위 기판으로 하여 메쉬 구조상의 첫번째 또는 마지막행에 있는 단위기판을 선택하고 아울러 각 단위기판의 방향을 결정하는 단계와, 상기 선택된 행에 있는 단위기판들을 결정된 방향으로 일치시키고 아울러 행의 순서대로 또는 행의 역순으로 적층구조의 상부에서 하부로 또는 하부에서 상부로 선택된 행에 있는 단위기판들을 배열하는 단계와, 상기 선택된 행에 있는 단위기판들을 정상상태와 뒤집어진 상태로 교차하면서 배열하되, 이전의 행에 있는 단위기판들의 교차와는 반대방향으로 교차하면서 배열하는 단계와, 모든 행의 단위기판을 배열하였는지를 판별하는 단계와, 상기 판별단계에서 모든 행의 단위기판을 배열하였을 경우 각 단위기판의 전기적 접속은 같은 행에 있는 단위기판은 인접하는 단위기판 사이의 기본거리의 케이블로 동서방향(E-W)이 접속되게 연결하고 아울러 같은 열에 있는 단위기판은 인접하는 단위기판 사이의 기본거리에 행에 있는 단위기판의 총수를 곱한 거리의 케이블로 북남방향(N-S)이 접속되게 연결하는 단계와, 상기 판별단계에서 모든 행의 단위기판을 배열하지 않은 경우 다음행에 있는 단위기판을 선택하고 아울러 이전의 행에 있는 단위기판의 방향과는 90°만큼 시계방향 또는 반시계방향으로 회전한 다음 상기 행의 순서 또는 역순으로 배열하는 단계로 진행하는 단계를 포함하는 것을 특징으로 하는 메쉬형 컴퓨터의 단위기판 배열방법.
  2. 복수의 단위 프로세서로 구성되는 병렬 프로세서를 장착하는 호스트 컴퓨터의 단위기판을 배열하는 방법에 있어서, 적어도 하나의 상기 단위 프로세서를 단위 기판으로 하여 메쉬 구조상의 첫번째 또는 마지막 열에 있는 단위기판을 선택하고 아울러 각 단위기판의 방향을 결정하는 단계와, 상기 선택된 열에 있는 단위기판들을 결정된 방향으로 일치시키고 아울러 열의 순서대로 또는 열의 역순으로 적층구조의 상부에서 하부로 또는 하부에서 상부로 선택된 행에 있는 단위기판들을 배열한 단계와, 상기 선택된 열에 있는 단위기판들을 정상상태와 뒤집어진 상태로 교차하면서 배열하되, 이전의 열에 있는 단위기판들이 교차와는 반대방향으로 교차하면서 배열하는 단계와, 모든 열의 단위기판을 배열하였는지를 판별하는 단계와, 상기 판별단계에서 모든 열의 단위기판을 배열하였을 경우 각 단위기판의 전기적 접속은 같은 열에 있는 단위기판은 인접하는 단위기판 사이의 기본거리의 케이블로 북남방향(N-S)이 접속되게 연결하고 아울러 같은 행에 있는 단위기판은 인접하는 단위기판 사이의 기본거리에 열에 있는 단위기판의 총수를 곱한 거리의 케이블로 동서방향(E-W)이 접속되게 연결하는 단계와, 상기 판별단계에서 모든 열의 단위기판을 배열하지 않은 경우 다음행에 있는 단위기판을 선택하고 아울러 이전의 열에 있는 단위기판의 방향과는 90°만큼 시계방향 또는 반시계방향으로 회전한 다음 상기 열의 순서 또는 역순으로 배열하는 단계로 진행하는 단계를 포함하는 것을 특징으로 하는 메쉬형 병렬 컴퓨터의 단위기판 배열방법.
KR1019920024314A 1992-12-15 1992-12-15 메쉬형 병렬 컴퓨터의 단위기판 배열방법 KR950009773B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920024314A KR950009773B1 (ko) 1992-12-15 1992-12-15 메쉬형 병렬 컴퓨터의 단위기판 배열방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920024314A KR950009773B1 (ko) 1992-12-15 1992-12-15 메쉬형 병렬 컴퓨터의 단위기판 배열방법

Publications (2)

Publication Number Publication Date
KR940017979A KR940017979A (ko) 1994-07-27
KR950009773B1 true KR950009773B1 (ko) 1995-08-28

Family

ID=19345615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024314A KR950009773B1 (ko) 1992-12-15 1992-12-15 메쉬형 병렬 컴퓨터의 단위기판 배열방법

Country Status (1)

Country Link
KR (1) KR950009773B1 (ko)

Also Published As

Publication number Publication date
KR940017979A (ko) 1994-07-27

Similar Documents

Publication Publication Date Title
US4805091A (en) Method and apparatus for interconnecting processors in a hyper-dimensional array
EP0390907B1 (en) Parallel data processor
US4964078A (en) Combined multiple memories
US3815095A (en) General-purpose array processor
US4215401A (en) Cellular digital array processor
US5485627A (en) Partitionable massively parallel processing system
US5070446A (en) Method of simulating a hexagonal array of computer processors and/or memories
EP0122048A2 (en) Data processing cells and parallel data processors incorporating such cells
US4561072A (en) Memory system handling a plurality of bits as a unit to be processed
US20070124565A1 (en) Reconfigurable processing array having hierarchical communication network
EP0676764A2 (en) A semiconductor integrated circuit
EP0514043A2 (en) Computing system
EP0728337B1 (en) Parallel data processor
EP0358704B1 (en) Method and apparatus for simulating m-dimension connection networks in an n-dimension network where m is less than n
EP0338757B1 (en) A cell stack for variable digit width serial architecture
KR950009773B1 (ko) 메쉬형 병렬 컴퓨터의 단위기판 배열방법
JPH0675930A (ja) 並列プロセッサシステム
KR950004300B1 (ko) 2차원 병렬구조 컴퓨터 시스템의 단위기판 배열방법
EP0130340A2 (en) Memory mapping and readout system
Yeh et al. A class of parallel architectures for fast Fourier transform
EP0270198A1 (en) Parallel processor
GB2251964A (en) Processor arrays
Bokka et al. Podality-based time-optimal computations on enhanced meshes
WO2007056737A2 (en) Reconfigurable processing array having hierarchical communication network
US5913070A (en) Inter-connector for use with a partitionable massively parallel processing system

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980616

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee