KR950008454B1 - Internal source voltage generating circuit - Google Patents
Internal source voltage generating circuit Download PDFInfo
- Publication number
- KR950008454B1 KR950008454B1 KR1019920009412A KR920009412A KR950008454B1 KR 950008454 B1 KR950008454 B1 KR 950008454B1 KR 1019920009412 A KR1019920009412 A KR 1019920009412A KR 920009412 A KR920009412 A KR 920009412A KR 950008454 B1 KR950008454 B1 KR 950008454B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- comparator
- power supply
- supply voltage
- burn
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
Abstract
Description
제1도는 종래기술에 의한 내부전원전압 발생회로의 블럭 다이아그램.1 is a block diagram of an internal power supply voltage generation circuit according to the prior art.
제2도는 제1도의 실시예.2 is an embodiment of FIG.
제3도는 본 발명에 의한 내부전원전압 발생회로의 블럭 다이아그램.3 is a block diagram of an internal power supply voltage generation circuit according to the present invention.
제4도는 제3도의 실시예.4 is an embodiment of FIG.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 칩 외부에서 공급되는 외부전원전압을 소정레벨로 강하하여 출력하는 내부전원전압 발생회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device, and more particularly, to an internal power supply voltage generation circuit for dropping and outputting an external power supply voltage supplied from an outside of a chip to a predetermined level.
최근의 비약적인 반도체 소자 제작기술의 발전으로 인하여 메모리 소자의 집적도는 비약적인 발전을 계속하고 있다. 특히 칩내의 더욱 작아진 선폭으로 제작된 소자의 고신뢰성을 보장하고 소자의 동작전압의 변화에 따른 특성을 안정화시키기 위하여 내부전원전압 발생회로를 메모리 소자내부에 내장시켜 메모리 소자 외부에 고전압의 외부전압이 공급되어도 소자내부에는 외부공급전압과 무관하게 일정하게 강하된 전압만이 인가되도록 하는 내부전압강하 기술이 일반적으로 사용되고 있음은 이미 이 분야에 공기되어 있는 사실이다. 한편 반도체 메모리 장치의 고집적화는 상대적으로 트랜지스터와 같은 칩 내부 구성소자의 불량발생의 증가를 초래하게 되어 수율(yield)의 저하를 유발시키는데, 이를 억제하기 위하여 이 분야에서는 번인(burn-in) 테스트(이는 칩의 완성이 끝나면 불량 칩을 쉽게 발견하기 위하여 칩에 규정된 외부전원전압 이상의 고전압을 장시간 고온상태에서 인가하는 테스트 방법으로, 이렇게 되면 칩 내의 각 구성소자에 인가되는 스트레스가 가중되어 초기에 불량을 쉽게 걸러낼 수 있다.)를 통상적으로 실시한다. 그래서 상기와 같은 번인테스트를 실시하기 위하여 내부전원전압 발생회로를 내장하지 않는 칩은 별도의 수단을 구비하지 않으나, 내부전원전압 발생회로를 내장한 칩은 번인 테스트를 위한 소정의 수단을 내부전원전압 발생회로에 구비한다.Due to the recent rapid development of semiconductor device fabrication technology, the degree of integration of memory devices continues to be dramatically improved. In particular, in order to ensure the high reliability of the device manufactured with a smaller line width in the chip and to stabilize the characteristics according to the change of the operating voltage of the device, an internal power supply voltage generation circuit is embedded in the memory device so that the external voltage of the high voltage outside the memory device. It is already known in the art that an internal voltage drop technique is generally used such that even when this supply is applied, only a voltage drop that is uniformly applied to the inside of the device is applied regardless of an external supply voltage. On the other hand, high integration of semiconductor memory devices leads to an increase in failure of chip internal components such as transistors, leading to a decrease in yield, and in this field, burn-in tests ( This is a test method that applies a high voltage above the external power supply voltage specified in the chip at a high temperature for a long time in order to easily find a bad chip after completion of the chip. Can be easily filtered). Therefore, in order to perform the burn-in test as described above, a chip which does not have an internal power supply voltage generation circuit is not provided with a separate means, but a chip having an internal power supply voltage generation circuit has a predetermined means for burn-in test. It is provided in a generation circuit.
이와 관련하여 번인 테스트 수단이 구비되는 내부전원전압 발생회로의 블럭 다이아그램을 제1도에 도시하였다. 상기 제1도의 블럭 구성에서 BGR(band gap reference)(100)은 소정의 기준전압 발생회로로서, 이는 동작전압에 관계없이 항상 일정 전압 출력단 Vref에 공급한다. 상기 BGR(100)에 대하여는 본 출원인이 "기준전압 발생회로"라는 제목으로 국내에 기 출원한 출원번호 "91-10193"에 상세하게 개시되어 있고, 또한 수레쉬 M. 메논(Suresh M. Menon)에게 특허 허여된 미국특허 4,795,918호에도 상세하게 개시되어 있다. 번인 비교기부(200)와 노멀 비교기부(300)는 각각 외부전원전압이 번인전압이거나 내부 강하전압이상으로 인가될 때 그 출력신호인 VBI와 VR을 각각 논리 하이(high)" 레벨로 출력한다. 그리고 상기의 출력신호에 의해 드라이버(400)가 동작되고, 이로부터 외부전원전압이 소정레벨 강하된 내부전원전압(int.VCC)이 출력하여 칩 내부의 각 회로들을 공급한다.In this regard, a block diagram of an internal power supply voltage generation circuit including burn-in test means is shown in FIG. In the block configuration of FIG. 1, the band gap reference (BGR) 100 is a predetermined reference voltage generating circuit, which always supplies the constant voltage output terminal Vref regardless of the operating voltage. Regarding the BGR 100, the present applicant is disclosed in detail in Korean Patent Application No. 91-10193, entitled “Reference Voltage Generation Circuit,” and also Suresh M. Menon. It is also disclosed in detail in US Pat. No. 4,795,918, to which patent is issued. The burn-in comparator unit 200 and the normal comparator unit 300 output the output signals VBI and VR, respectively, at a logic high " level when the external power supply voltage is applied above the burn-in voltage or the internal drop voltage. The driver 400 is operated by the output signal, and an internal power supply voltage int.VCC having a predetermined level drop from the external power supply voltage is output to supply circuits inside the chip.
상기 제1도의 블럭 구성에 따른 드라이버의 구체회로를 제2도에 도시하였다. 상기 제2도의 회로구성은 본 출원인이 "내부전원 발생회로"라는 제목으로 1991년 6월 13일에 기 출원한 것으로서, 이는 출원번호 '91-14272호에 상세하게 개시되어 있다. 상기 제2도회로의 구성상 특징은 다음과 같다. 도시된 바와 같이 상기 제2도에는 상기 제1도에서 번인 전압감지부의 기능을 가지는 번인 비교기부(200)의 출력신호 VBI와노멀 비교기부(200)의 출력신호 VR이 각각 입력된다. 예를 들어서, 번인 전압이 7V이고 외부전원전압(ext.VCC)이 4V라고 가정하면, 외부 인가전입이 4V와 7V 사이에서 인가될 때에는 상기 번인 비교기부(200)의 출력신호 VBI는 논리 "로우(low)" 레벨이고 상기 노멀 비교기부(300)의 출력신호 VR은 "하이"레벨 상태이다. 그러면 비교기(1,2…5)의 출력 G1은 "로우"레벨로 되고 전송게이트(7,8)는 "턴온(turn-on)", 풀다운 트랜지스터(9)는 "턴오프(turn-off)"된다. 그래서 상기 G1은 G2로 연결되고 드라이버(10)는 "턴온"되어 내부전원전압(int.VCC)을 출력한다. 상기 내부전원전압(int.VCC)은 계속 상승하다가 VR전압레벨보다 높아지게 되면, 이는 다시 상기 비교기(1,2,…,5)에 의해 감지되고, 상기 비교기(1,2,…,5)의 출력신호인 G1은 다시 상기 드라이버(10)를 "턴오프"시키는 전압으로 상승한다. 그러다가 상기 내부전원전압(int.VCC)이 떨어지다가 VR전압레벨보다 낮아지게 되면, 이는 다시 상기 비교기(1,2,…,5)에 의해 감지되고, 상기 비교기(1,2,…,5)의 출력신호인 G1은 다시 상기 드라이버(10)을 "턴온"시키는 전압으로 되는것과 같은 동작을 되풀이하게 된다. 그래서 내부전원전압(int.VCC)을 소정의 원하는 전압레벨로 조절하게 된다. 한편, 번인 테스트와 같은 필요에 의해 외부인가전압이 번인전압이 상인 7V이상으로 인가될 때에는, 상기 번인 비교기부(200)의 출력신호 VBI와 상기 노멀 비교기부(300)의 출력신호 VR이 모두 논리 "하이"레벨로 된다.2 illustrates a detailed circuit of the driver according to the block configuration of FIG. The circuit configuration of FIG. 2 is filed by the present applicant on June 13, 1991 under the title of “Internal Power Generation Circuit”, which is disclosed in detail in Application No. 91-14272. Configuration features of the second circuit are as follows. As shown in FIG. 2, the output signal VBI of the burn-in comparator unit 200 having the function of the burn-in voltage detector in FIG. 1 and the output signal VR of the normal comparator unit 200 are input. For example, assuming that the burn-in voltage is 7V and the external power supply voltage ext.VCC is 4V, the output signal VBI of the burn-in comparator unit 200 is a logic " low " when an externally applied transfer is applied between 4V and 7V. (low) "level and the output signal VR of the normal comparator unit 300 is in the" high "level state. The outputs G1 of the comparators 1, 2, ... 5 are then " low " levels, the transfer gates 7, 8 are " turn-on " and the pull-down transistor 9 " turn-off " "do. Thus, G1 is connected to G2 and the driver 10 is " turned on " to output the internal power supply voltage int.VCC. When the internal power supply voltage int.VCC continues to rise and rises above the VR voltage level, the internal power supply voltage int.VCC is detected by the comparators 1, 2, 5, and 5 again. The output signal G1 again rises to a voltage that "turns off" the driver 10. Then, when the internal power supply voltage int.VCC falls and falls below the VR voltage level, it is again detected by the comparators 1, 2, ..., 5, and the comparators 1, 2, ..., 5. G1, which is an output signal of, repeats the same operation as the voltage for turning the driver 10 back on. Thus, the internal power supply voltage int.VCC is adjusted to a predetermined desired voltage level. On the other hand, when the externally applied voltage is applied to 7 V or more with the burn-in voltage higher than the burn-in test required, the output signal VBI of the burn-in comparator 200 and the output signal VR of the normal comparator 300 are both logic. It becomes the "high" level.
그러면, 상기 비교기(1,2,…,5)의 출력 G1은 "로우"레벨로 되고, 전송게이트(7,8)는 "턴오프", 풀다운트랜지스터(9)는 "턴온"된다. 이대 상기 G1은 G2로 연결되지 못하고 상기 G2는 상기 "턴온"된 풀다운 트랜지스터(9)을 통해서 접지전압(VSS) 레벨로 되어 상기 드라이버(10)를 "풀 턴온(full turn-on)"시키게된다. 즉, 상기 드라이버(10)는 상기 비교기(1,2,…,5)의 출력신호인 G1의 영향을 받지 않고 게이트단이 항상 접지전압(VSS)레벨로 유지하므로서, 외부인가전압이 그대로 칩 내부의 각 회로들에 인가된다. 그래서 전술한 것과 같은 고전압이 칩 내부로 공급될수 있게 되어, 칩 내부회로가 받는 스트레스를 가중시켜 칩의 초기불량을 용이하게 검추하게 된다. 한편 상기와 같은 내부전원전압 발생회로를 구성하는 경우에는 내부전원전압(int.VCC)을 출력하는 드라이버인 피모오스 트랜지스터(10)의 트랜지스터 사이즈는(칩내부의 각회로들에 내부전원전압(int.VCC)을 충분히 공급해줄 수 있을 만큼) 상당히 크므로, 소오스와 게이트(source-gate) 단간의 기생 캐패시턴스인 C1역시 상당히 크게 된다. 그래서 상기 피모오스 트랜지스터가 순간적인 "턴온"동작을 하거나 외부전원전압(ext.Vcc)이 순간적으로 범프(bump)하면, 상기 기생 캐패시턴스인 C1에 의해 G2전압은 "하이"레벨로 되어 상기 피모오스 트랜지스터(10)를 "턴오프"시키게 되는 현상이 발생된다.Then, the output G1 of the comparators 1, 2, ..., 5 is at the "low" level, the transfer gates 7, 8 are "turned off", and the pull-down transistor 9 is "turned on". In this case, the G1 is not connected to the G2 and the G2 becomes the ground voltage VSS level through the "turned on" pull-down transistor 9 to "full turn-on" the driver 10. . That is, the driver 10 is not affected by the output signal G1 of the comparators 1, 2, ..., 5, and the gate terminal is always maintained at the ground voltage (VSS) level, so that the externally applied voltage remains inside the chip. Is applied to each of the circuits. Therefore, the high voltage as described above can be supplied to the chip, thereby increasing the stress of the chip internal circuit and easily detecting the initial defect of the chip. On the other hand, in the case of configuring the internal power supply voltage generation circuit as described above, the transistor size of the PMOS transistor 10, which is a driver for outputting the internal power supply voltage int.VCC, is equal to the internal power supply voltage int of each circuit in the chip. Since it is large enough to supply enough .VCC), C1, the parasitic capacitance between the source and the gate (source-gate) stage, is also quite large. Thus, when the PMOS transistor is momentarily "turned on" or the external power supply voltage (ext.Vcc) is momentarily bumped, the parasitic capacitance C1 causes the G2 voltage to become "high" level, thereby causing the A phenomenon occurs that causes the transistor 10 to be " turned off ".
한편, 상기 피모오스 트랜지스터(10)의 사이즈는 메모리 소자 내부의 모든 회로에 전원을 공급하는 것등의 이유에 의해 상당히 큰것에 비하여, 풀다운 트랜지스터인 엔모오스 트랜지스터(9)는 예를 들어 순간적인 노이즈등에 의해 VBI가 "하이" 상태가 될때 G2전압이 쉽게 "로우"상태가 되어 메모리 소자가 번인모드 상태로 되지 않도록 하기 위해 트랜지스터의 사이즈를 가능한 한 작게 하여야 함은 주지의 사실이다.On the other hand, while the size of the PMOS transistor 10 is considerably large due to the power supply to all the circuits inside the memory element, the enMOS transistor 9, which is a pull-down transistor, is for example instantaneous noise. It is well known that the transistor size should be as small as possible in order to prevent the memory device from becoming a burn-in mode because the G2 voltage is easily " low " when the VBI is " high "
따라서 상기와 같이 G2 전압이 순간적으로 상기 피모오스 트랜지스터(10)를 "턴오프"시킬 정도로 상승할시에, 이를 다시 "로우"레벨로 만들기에는 많은 시간이 필요로 된다. 그래서 내부전원전압(int,VCC)은 소정의 원하는 전압이하로 떨어지게 되어 칩의 동작특성의 저하를 발생시키고 번인동작특성 역시 저항시켜 칩의 초기 불량을 제거하기 어렵게 된다. 이러한 현상은 고신뢰성과 고속동작이 요구되는 초고집적 반도체 메모리 장치일 수록 점점 커다란 문제로 대두된다.Therefore, when the G2 voltage rises to the point where the PMOS transistor 10 is "turned off" momentarily, it takes a long time to bring it back to the "low" level. As a result, the internal power supply voltage int and VCC fall below a predetermined desired voltage, resulting in deterioration of chip operating characteristics and resistance to burn-in operation characteristics, thereby making it difficult to eliminate initial defects of chips. This phenomenon becomes more and more a problem for ultra-high density semiconductor memory devices requiring high reliability and high speed operation.
따라서, 본 발명의 목적은 안정한 내부전원전압을 공급하는 내부전원전압 발생회로를 제공함에 있다.Accordingly, an object of the present invention is to provide an internal power supply voltage generation circuit for supplying a stable internal power supply voltage.
본 발명의 다른 목적은 칩의 동작 특성의 저하를 방지하는 내부전원전압 발생회로를 제공함에 있다.Another object of the present invention is to provide an internal power supply voltage generation circuit that prevents degradation of operating characteristics of a chip.
본 발명의 또 다른 목적은 내부전원전압이 강하되어도 이에 대한 보상동작이 고속으로 이루어지는 내부전원전압 발생회로를 제공함에 있다.Still another object of the present invention is to provide an internal power supply voltage generation circuit in which a compensation operation is performed at a high speed even when the internal power supply voltage drops.
본 발명의 또 다른 목적은 내부전원전압 발생회로의 출력용 드라이버가 외부요인에 의하여 내부전원전압을 공급하지 못해도, 상기 내부전원전압을 계속 공급하는 다른 수단을 구비하는 내부전원전압 발생회로를 제공함에 있다.It is still another object of the present invention to provide an internal power supply voltage generation circuit including another means for continuously supplying the internal power supply voltage even when the driver for output of the internal power supply voltage generation circuit cannot supply the internal power supply voltage by an external factor. .
상기 본 발명의 목적을 달성하기 위하여 본 발명에 따른 내부전원전압 발생회로는, 외부전원전압단자와 접지전압단자사이에 접속되며 소정의 제1정전압(VR) 및 내부전원전압(int.VCC)을 입력하고 상기 제1정전압과 상기 내부전원전압의 전압레벨을 비교하는 비교기와, 상기 비교기의 감지노드에 제어전극이 접속되고 외부전원전압단자와 상기 비교기의 출력라인사이에 채널이 접속되며 상기 비교기의 감지노드 전압변화에 응답하여 출력전압레벨이 제어되는 제1드라이버와, 상기 비교기의 감지노드의 출력라인상에 형성되고 번인모드신호(VBI)에 응답하여 상기 비교기의 감지노드와 상기 비교기의 출력라인을 선택적으로 접속되게 하는 전송게이트와, 상기 비교기의 감지노드에 제어단자가 접속되고 외부전원전압과 상기 비교기의 출력라인상에 채널이 접속되며 상기 비교기의 감지노드 전압변화에 응답하여 출력전압레벨이 제어되는 제2드라이버를 구비함을 특징으로 한다.In order to achieve the object of the present invention, the internal power supply voltage generation circuit according to the present invention is connected between the external power supply voltage terminal and the ground voltage terminal and the predetermined first constant voltage (VR) and the internal power supply voltage (int.VCC) A comparator for inputting and comparing the voltage level of the first constant voltage and the internal power supply voltage, a control electrode connected to a sensing node of the comparator, and a channel connected between an external power supply voltage terminal and an output line of the comparator. A first driver whose output voltage level is controlled in response to a sensed node voltage change, formed on an output line of the sensed node of the comparator, and a sensed node of the comparator and an output line of the comparator in response to a burn-in mode signal VBI And a control terminal connected to a transmission gate for selectively connecting the control gate to a sensing node of the comparator, and an external power supply voltage and a channel on the output line of the comparator. And a second driver connected to the output voltage level in response to a change in the sense node voltage of the comparator.
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 본 발명에 의한 내부전원전압 발생회로의 블럭 다이아그램을 제3도에 도시하였다. 상기 제3도의 구성은 본 발명의 기술적 사상을 나타내는 것으로 이를 바람직하게 실시한 구체 회로를 제4도에 도시하였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. A block diagram of the internal power supply voltage generation circuit according to the present invention is shown in FIG. The configuration of FIG. 3 shows the technical idea of the present invention, and FIG.
상기 제3도에 도시된 바와 간이 본 발명에 의한 내부전원전압 발생회로의 블럭 구성은 동작전압에 관계없이 항상 일정한 전압을 공급하는 기준전압 발생회로(100)와, 상기 기준전압 발생회로(100)의 출력신호를 입력하는 번-인 비교기부(200)와, 상기 기준전압 발생회로(100)의 출력신호를 입력하는 노멀 비교기부(300)와, 상기 번-인 비교기부(200)의 출력신호를 입력하는 번-인모드 드라이버(410)와, 상기 노멀 비교기부(300)의 출력신호를 입력하는 노멀 드라이버(420)로 이루어진다. 즉, 본 발명의 블럭 구성상의 특징은 내부전원전압 발생회로의 출력용 드라이버단을 번인모드 드라이버(410)와 노멀 드라이버(420)로 분리하여 구성하는 것이다. 그리고 상기에서 내부전원전압(int.VCC)의 신호레벨은 상기 번-인모드 드라이버와 노멀드라이버의 와이어드 와아(wired-OR)로직의 출력레벨의 신호로 된다.As shown in FIG. 3, the block structure of the internal power supply voltage generation circuit according to the present invention includes a reference voltage generation circuit 100 for supplying a constant voltage at all times regardless of an operating voltage, and the reference voltage generation circuit 100. The burn-in comparator unit 200 for inputting the output signal of the signal, the normal comparator unit 300 for inputting the output signal of the reference voltage generator circuit 100, and the output signal of the burn-in comparator unit 200. The burn-in mode driver 410 for inputting a normal driver 420 for inputting the output signal of the normal comparator unit 300. That is, the block configuration feature of the present invention is to separate the output terminal stage of the internal power supply voltage generation circuit into a burn-in mode driver 410 and a normal driver 420. The signal level of the internal power supply voltage int.VCC is a signal of the output level of the wired-OR logic of the burn-in mode driver and the normal driver.
이에 대한 상세한 내용을 상기 제4도의 구체회로도를 통해 설명하면 다음과 같다. 본 발명에 의한 상기 제4도의 구성상의 특징은 상기 제2도와 같은 내부전원전압 발생회로에 점선블럭(420A)으로 도시된 제2의 내부전원전압 출력용 드라이버(20)을 구비한 것이다. 여기서 본 발명에 의한 상기 제2의 내부전원전압출력용 드라이버(20)의 크기는 상기 제2도에서 제1의 내부전원전압 출력용 드라이버(10)의 크기에 상응하게 구현할 수록 그 효과는 더욱 커짐을 유의하기 바란다, 도시된 바와 같이, G1이 전송게이트(7,8)를 거쳐 제1드라이버(10)에 연결되고, 또한 동시에 제2드라이버(20)에 게이트로 접속된다. 그래서 내부전원전압(int.VCC)은 상기의 제1드라이버(10)뿐만 아니라 제2드라이버(20)를 통해서도 공급된다. 따라서 외부전원전압(ext.VCC)이 순간적으로 범프(bump)하였을 경우, 큰 사이즈를 가지는 제1 및 제2드라이버(10),(20)의 소오스-게이트단간의 기생 캐패시턴스 C11, C12에 의한 커플링(coupling) 현상으로 G1, G2전압이 "하이"레벨의 상태로 발생되고 특히 상기 G2전압의 빨리 디스차아지(discharge)하는 풀다운 트랜지스터(9)의 사이즈가 작아서 상기 G2 전압이 빨리 디스차아지되지 못하여도, 내부전원전압(int.VCC)이 VR전압 이하로 떨어지면 비교기(1,2,…,5)가 동작되어 상기 G1전압을 디스차아지하게 된다. 그래서 본 발명에 의한 제2드라이버(20)가 "턴온"되어, 내부전원전압(int.VCC)을 VR전압 이상으로(즉, 소정의 원하는 전압레벨로) 상승시킬 수 있게 된다.Details of this will be described with reference to the specific circuit diagram of FIG. 4 as follows. The configuration feature of FIG. 4 according to the present invention is provided with the second internal power supply voltage output driver 20 shown by the dotted block 420A in the internal power supply voltage generation circuit as shown in FIG. Note that the larger the size of the second internal power supply voltage output driver 20 according to the present invention corresponds to the size of the first internal power supply voltage output driver 10 in FIG. 2, the greater the effect. As shown, G1 is connected to the first driver 10 via the transfer gates 7 and 8, and is also gated to the second driver 20 at the same time. Therefore, the internal power supply voltage int.VCC is supplied not only through the first driver 10 but also through the second driver 20. Therefore, when the external power supply voltage (ext. VCC) is momentarily bumped, a couple due to parasitic capacitances C11 and C12 between the source and gate ends of the first and second drivers 10 and 20 having a large size. The coupling phenomenon causes the G1 and G2 voltages to be in a "high" level. In particular, the size of the pull-down transistor 9 which quickly discharges the G2 voltage is small, so that the G2 voltage is quickly discharged. If not, when the internal power supply voltage int.VCC falls below the VR voltage, the comparators 1, 2, ..., 5 are operated to discharge the G1 voltage. Thus, the second driver 20 according to the present invention is " turned on " so that the internal power supply voltage int.VCC can be raised above the VR voltage (i.e., to a predetermined desired voltage level).
따라서, 본 발명은 내부전원전압 발생회로의 드라이버단을 번-인모드 드라이버단과 노멀 드라이버단으로 분리시켜 동작시킴으로서, 전원전압 범프등 순간적인 외부전원전압(ext.VCC)의 변동상태가 발생되어도 드라이버단의 출력인 내부전원전압(int.VCC)이 순간적으로 소정의 기준전압(VR) 이하로 지나치게 낮아지는 현상을 방지하여 안정된 메모리 소자의 동작특성을 보장할 수 있다. 한편 번-인모드시에는 번-인모드 비교기(200)의 출력인 VBI가 "하이"레벨로 유지되므로서, 전송게이트(7,8)가 "턴-오프"되어 G1과 G2가 서로 완전히 격리되고 제1드라이버(10)는 "턴온"되어 번-인전압이 직접 칩내부로 인가되어 번-인 테스트를 수행할 수 있게 되는 것은 상기 제2도의 종래의 회로와 같다.Accordingly, the present invention operates by separating the driver stage of the internal power supply voltage generation circuit into a burn-in mode driver stage and a normal driver stage, so that even if a momentary state of an external power supply voltage (ext. VCC) such as a power supply voltage bump occurs, It is possible to prevent the phenomenon that the internal power supply voltage int.VCC, which is the output of the stage, becomes excessively lower than the predetermined reference voltage VR at a moment, thereby ensuring stable operation characteristics of the memory device. In the burn-in mode, on the other hand, VBI, which is the output of the burn-in mode comparator 200, remains at the "high" level, so that the transfer gates 7, 8 are "turned off" so that G1 and G2 are completely isolated from each other. The first driver 10 is " turned on " so that the burn-in voltage can be applied directly into the chip to perform the burn-in test as in the conventional circuit of FIG.
상기한 바와 같은 본 발명에 의한 제2드라이버회로는 상기 제2도와 같은 종래의 회로외에 다른 내부전원전압 발생회로에도 용이하게 적용할 수 있으며, 또한 같은 효과를 얻을 수 있음을 이 분야에 통상의 지식을 가진자에게는 명백한 사항이다.The second driver circuit according to the present invention as described above can be easily applied to other internal power supply voltage generating circuits in addition to the conventional circuit as shown in FIG. 2, and the same effect can be obtained. It is obvious to those who have.
상술한 바와 같이, 본 발명은 내부전원전압 발생회로의 출력단에 전압강하를 고속으로 보상할 수 있는 수단을 구비하므로서, 안정한 내부전원전압을 공급하고 칩의 동작 특성을 향상시키는 효과가 있다.As described above, the present invention is provided with a means for compensating for the voltage drop at the output terminal of the internal power supply voltage generation circuit at high speed, thereby providing a stable internal power supply voltage and improving the operating characteristics of the chip.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920009412A KR950008454B1 (en) | 1992-05-30 | 1992-05-30 | Internal source voltage generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920009412A KR950008454B1 (en) | 1992-05-30 | 1992-05-30 | Internal source voltage generating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930024017A KR930024017A (en) | 1993-12-21 |
| KR950008454B1 true KR950008454B1 (en) | 1995-07-31 |
Family
ID=19333970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920009412A KR950008454B1 (en) | 1992-05-30 | 1992-05-30 | Internal source voltage generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950008454B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140107246A (en) * | 2011-12-20 | 2014-09-04 | 스미또모 세이까 가부시키가이샤 | Method for purifying propane, and purification system |
-
1992
- 1992-05-30 KR KR1019920009412A patent/KR950008454B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140107246A (en) * | 2011-12-20 | 2014-09-04 | 스미또모 세이까 가부시키가이샤 | Method for purifying propane, and purification system |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930024017A (en) | 1993-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100248846B1 (en) | An integrated circuit with improved on-chip power supply control | |
| US6434078B1 (en) | Semiconductor device allowing external setting of internal power supply voltage generated by a voltage down converter at the time of testing | |
| US5396113A (en) | Electrically programmable internal power voltage generating circuit | |
| KR940008286B1 (en) | Internal voltage-source generating circuit | |
| US7205682B2 (en) | Internal power supply circuit | |
| US6486731B2 (en) | Semiconductor integrated circuit device capable of externally monitoring internal voltage | |
| US6297624B1 (en) | Semiconductor device having an internal voltage generating circuit | |
| EP0157905B1 (en) | Semiconductor device | |
| KR950008453B1 (en) | Internal source voltage generating circuit | |
| US5815429A (en) | Antifuse programming method and apparatus | |
| US5532618A (en) | Stress mode circuit for an integrated circuit with on-chip voltage down converter | |
| US5285418A (en) | Semiconductor device having a temperature detection circuit | |
| JP2881729B2 (en) | Burn-in detection circuit for semiconductor memory | |
| US6788132B2 (en) | Voltage and time control circuits | |
| US6806691B2 (en) | Regulator circuit for independent adjustment of pumps in multiple modes of operation | |
| US6515934B2 (en) | Semiconductor device including internal potential generating circuit allowing tuning in short period of time and reduction of chip area | |
| US20020064078A1 (en) | Semiconductor memory device and voltage level control method thereof | |
| KR950008454B1 (en) | Internal source voltage generating circuit | |
| US6522591B2 (en) | Semiconductor memory circuit | |
| US5602792A (en) | Semiconductor device having supply voltage converting circuits | |
| JP2002184178A (en) | Semiconductor device | |
| KR950010563B1 (en) | Internal source voltage generating circuit with temperature dependent character | |
| US7102421B1 (en) | Dynamically adjustable on-chip supply voltage generation | |
| JPH1097795A (en) | Method and circuit for generating readout reference signal for non-volatile memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060630 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |