KR950008280Y1 - Non junction multi timer circuit - Google Patents

Non junction multi timer circuit Download PDF

Info

Publication number
KR950008280Y1
KR950008280Y1 KR2019930027669U KR930027669U KR950008280Y1 KR 950008280 Y1 KR950008280 Y1 KR 950008280Y1 KR 2019930027669 U KR2019930027669 U KR 2019930027669U KR 930027669 U KR930027669 U KR 930027669U KR 950008280 Y1 KR950008280 Y1 KR 950008280Y1
Authority
KR
South Korea
Prior art keywords
signal
output
input
unit
control
Prior art date
Application number
KR2019930027669U
Other languages
Korean (ko)
Other versions
KR950021792U (en
Inventor
송주봉
이동희
김오대
Original Assignee
포항종합제철 주식회사
조말수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항종합제철 주식회사, 조말수 filed Critical 포항종합제철 주식회사
Priority to KR2019930027669U priority Critical patent/KR950008280Y1/en
Publication of KR950021792U publication Critical patent/KR950021792U/en
Application granted granted Critical
Publication of KR950008280Y1 publication Critical patent/KR950008280Y1/en

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421Multiprocessor system

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.No content.

Description

무접점 다단 타이머회로Solid State Multistage Timer Circuit

제1도는 본 고안에 의한 무접점 다단 타이머의 구성도.1 is a block diagram of a contactless multi-stage timer according to the present invention.

제2도는 제1도의 입출력 타이밍도.2 is an input / output timing diagram of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 입력신호검출부 2 : 입력신호선택부1: input signal detector 2: input signal selector

3 : 제어부 4 : 신호선택부3: control unit 4: signal selection unit

5 : 시간설정부 6 : 출력신호검출부5: Time setting part 6: Output signal detection part

7 : 출력신호부 8 : 전원부7: output signal part 8: power supply part

21 : 포토커플러 22 : 수정발진기21: photocoupler 22: crystal oscillator

23, 26 : 버퍼 24 : 디지탈스위치23, 26: buffer 24: digital switch

29 : 정전압회로 30 : 전원트랜스29: constant voltage circuit 30: power transformer

C1∼C4 : 전해콘덴서 D1∼D3 : 브릿지다이오드C1 to C4: Electrolytic capacitors D1 to D3: Bridge diodes

D2 : 다이오드 LD1, LD2, LD3 : 발광다이오드D2: Diode LD1, LD2, LD3: Light Emitting Diode

본 고안은 반도체소자를 사용하여 다수개의 타임회로를 구비하여 설정된 타임에 따라 정확하고 안정된 타임 출력신호를 발생시켜 원하는 부하를 무접점으로 제어할 수 있는 무접점 다단 타이머회로에 관한 것이다.The present invention relates to a contactless multi-stage timer circuit capable of controlling a desired load by contactless by generating a precise and stable time output signal according to a set time by using a plurality of time circuits using a semiconductor device.

일반적으로 전기제어설비에서 광범위하게 사용되고 있는 시간차제어로는 개별 타이머를 필요수량 만큼 조합한 회로에 의해 유접점으로 부하를 개폐하거나, 논리회로 또는 컴퓨터프로그램에 의해 시간차신호를 발생시켜서 타릴레이의 접점을 개폐하였다.In general, the time difference control widely used in electric control equipment is to open and close the load to the contact point by a circuit combining individual timers as many times as needed, or to generate the time difference signal by logic circuit or computer program. It was opened and closed.

특히 크레인 등에 널리 사용되고 있는 권선형유도전동기 또는 여러단계의 속도를 제어하는 직류전동기는 각각 2차저항이나 1차저항을 순차적으로 가감함으로써 전동기의 속도를 제어하였다. 즉, 릴레이등과 같은 여러개의 유접점을 선택조합하여 출력신호에 의해 순차적으로 저항을 가감함으로써 순차회로가 동작되도록 하였다.In particular, winding type induction motors widely used in cranes and the like or DC motors controlling the speed of various stages control the speed of the motor by sequentially adding or decreasing the secondary resistance and the primary resistance, respectively. That is, by selecting and combining several contact points such as relays, the sequential circuit is operated by sequentially adding or decreasing resistance by the output signal.

그러나, 작업환경이 열악한 크레인에 설치된 타이머의 릴레이등이 먼지, 습기 등에 의해 쉽게 오염될 뿐만 아니라 타미어의 신뢰성을 가늠하는 공급전원이 불안정하여 타이머가 빈번하게 오동작을 일으키는 문제점이 있었다.However, the relay of a timer installed in a crane having a poor working environment is not only easily contaminated by dust, moisture, etc., but also has a problem in that the timer frequently malfunctions due to an unstable power supply for measuring the reliability of the tamer.

상기 공급전원의 변동요인으로는 급전선(Trolley wire)과 집전장치(Pantograph)에 의한 영향이 가장 크다. 특히, 급전선은 재질과 길이에 따라 전압강하가 극심하며, 급전선의 절연부위를 집전장치가 이동시에 순간적으로 단전형상이 발생되는등 종래의 유접점에 의한 순차제어회로는 원천적인 폐단을 가지고 있음은 물론 다수개의 릴레이 및 전자접촉기의 구동에 많은 소비전력이 필요한 문제점이 있었다.The change factor of the supply power is most affected by a trolley wire and a pantograph. In particular, the feed line has a severe voltage drop depending on the material and the length, and the disconnection shape occurs instantaneously when the current collector moves the insulation of the feed line. Of course, there was a problem that a lot of power consumption is required to drive a plurality of relays and magnetic contactor.

본 고안은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 교류 또는 직류 전동기의 속도는 물론 직접 부하를 순차제어할 수 있는 무접점 다단 타이머회로를 제공함에 그 목적이 있다.The present invention has been made in order to solve the above problems, it is an object of the present invention to provide a contactless multi-stage timer circuit that can directly control the load as well as the speed of an AC or DC motor.

상기한 목적을 달성하기 위한 본 고안의 구성은 제1도와 같이 구성되며, 입력된 교류전압을 정류하는 입력신호검출부(1)는 입력신호선택부(2)와 출력신호부(7)로 각각 신호전압을 출력하며, 입력신호선택부(2)는 상기 입력신호검출부(1)로부터 신호전압을 입력받아 후술할 제어부(3)와 신호선택부(4)로부터 입력된 제어신호에 따라 회로의 주체가 되는 제어부(3)의 입력단자로 신호를 출력하며, 제어부(3)는 입력신호선택부(2)의 출력신호와 후술할 출력신호검출부(6)의 출력단 및 시간설정부(5)의 출력단의 출력신호를 입력받아 신호선택부(4)의 입력단과 출력신호검출부(6)의 입력단 및 출력신호부(7)의 입력단자로 신호를 출력하며, 신호선택부(4)는 제어부(3)로부터 입력받은 신호를 논리조합하여 입력신호선택부(2)와 시간설정부(5) 및 출력신호검출부(6)의 출력제어단자(Y)로 각각 출력하며, 시간설정부(5)는 디지탈스위치(DS1, DS2)에 의해 설정된 디지트(disit)값이 출력제어단자(Y)와 인에이블단자(X)의 제어신호에 의해 제어부(3)의 입력단으로 출력하며, 출력신호검출부(6)는 제어부(3)의 출력단으로부터 입력단으로 출력하며, 전원부(8)는 전원트랜스(30)에 의해 입력전압을 낮추고 브릿지다이오드(D3)로 정류하여 각부의 주전원전압으로 인가하며, 출력신호부(7)는 입력신호 검출부(1)와 제어부(3)로부터 입력받은 OR게이트가 논리조합후 버퍼 및 타OR게이트로 출력하고 상기 버퍼로 출력한 신호는 무접점 출력제어부(9)로 출력하여 부하를 제어하도록 구성한 것이다.The construction of the present invention for achieving the above object is configured as shown in Figure 1, the input signal detection unit 1 for rectifying the input AC voltage is a signal to the input signal selection unit 2 and the output signal unit 7, respectively A voltage is output, and the input signal selector 2 receives a signal voltage from the input signal detector 1 and subjects the circuit according to a control signal input from the controller 3 and the signal selector 4 to be described later. A signal is output to an input terminal of the control unit 3, and the control unit 3 is connected to an output signal of the input signal selector 2, an output terminal of the output signal detector 6, and an output terminal of the time setting unit 5, which will be described later. Receives the output signal and outputs the signal to the input terminal of the signal selecting section 4, the input terminal of the output signal detecting section 6 and the input terminal of the output signal section 7, and the signal selecting section 4 from the control unit 3 Logic combination of the input signal of the input signal selector 2, the time setting section 5 and the output signal detection section 6 Output to the output control terminal (Y), and the time setting unit (5) has a digital signal set by the digital switches (DS1, DS2) and the control signal of the output control terminal (Y) and the enable terminal (X). Output to the input terminal of the control unit 3, the output signal detection unit 6 outputs from the output terminal of the control unit 3 to the input terminal, the power supply unit 8 lowers the input voltage by the power supply transformer 30 and bridge diode ( D3) is applied to the main power supply voltage of each unit, and the output signal unit 7 outputs the OR gates inputted from the input signal detection unit 1 and the control unit 3 to the buffer and the other OR gates after logical combination and the buffers. The signal output as is output to the contactless output control unit 9 to control the load.

이와 같인 구성된 본 고안의 작용 및 효과를 설명하면 다음과 같다.Referring to the operation and effects of the present invention configured as described above are as follows.

먼저, 입력신호(S1)는 저항(R1, R2)을 거쳐 브릿지다이오드(D1)에 의하여 직류전압으로 변환된후 전기적으로 격리시키는 포토커플러(21)에 입력되며, 이때 상기 포토커플러(21)는 발광다이오드(LD1)를 점등함과 동시에 입력신호 선택부(2)의 입력단(A0)으로 출력신호(Sa)를 출력하며 이와 같은 동작에 의해서 출력신호(Sb, Sc, Sd, Se)는 상기 입력신호 선택부(2)의 입력단(A1, A2, A3, A4)의 각각 입력됨과 동시에 상기 출력신호(Sa, Sb, Sc, Sd, Se)는 출력신호부(7)의 OR게이트(41, 42, ···, 45)의 입력단자로 각각 입력된다. 또, 입력신호선택부(2)의 입력단(A0, A1, A2, A3, A4)으로 입력된 신호는 제어부(3)의 출력신호(h)와 신호선택부(4)의 출력신호(a)의 조합에 따라 출력단(B0, B1, ···, B7)을 통해 제어부(3)의 입력단(F0, F1, ···, F7)으로 출력한다.First, the input signal S1 is input to the photocoupler 21 which is converted into a DC voltage by the bridge diode D1 via resistors R1 and R2 and then electrically isolated, wherein the photocoupler 21 is The light emitting diode LD1 is turned on and the output signal Sa is output to the input terminal A0 of the input signal selector 2, and the output signals Sb, Sc, Sd, and Se are outputted as described above. The output signals Sa, Sb, Sc, Sd, and Se are simultaneously input to the input terminals A1, A2, A3, and A4 of the signal selector 2, respectively. Are input to the input terminals of. In addition, the signals input to the input terminals A0, A1, A2, A3, and A4 of the input signal selector 2 are output signals h of the controller 3 and output signals a of the signal selector 4. The output terminal B0, B1, ..., B7 is output to the input terminals F0, F1, ..., F7 of the control part 3 according to the combination of.

상기 제어부(3)는 각부를 제어하기 위한 프로그램이 기억되어 있으며 이의 동작은 다음과 같다. 먼저, 입력신호 선택부(2)의 출력신호를 받아들이기 위해서 제어부(3)의 출력단(H0, H1, ···, H3)에서 신호선택부(4)의 입력단(A, B, C, D)으로 각각 신호를 출력하면 상기 신호선택부(4)의 출력단(L0)에서 입력신호선택부(2)의 출력제어단자(Y)로 신호(a)를 출력하여 상기 입력신호 선택부(2)의 출력단(B0, B1, ···, B7)을 통하여 제어부(3)의 입력단(F0, F1, ···, F7)으로 신호가 입력되도록 한다.The control unit 3 stores a program for controlling each unit and its operation is as follows. First, in order to receive the output signal of the input signal selector 2, the input terminals A, B, C, D of the signal selector 4 at the output terminals H0, H1, ..., H3 of the control unit 3. Outputs a signal from the output terminal L0 of the signal selector 4 to the output control terminal Y of the input signal selector 2 and outputs the signal a. A signal is inputted to the input terminals F0, F1, ..., F7 of the control section 3 via the output terminals B0, B1, ..., B7 of.

상기 입력단(F0, F1, ···, F7)에 신호가 입력되면 시간설정부(5)를 구성하는 칩(CP1, CP2, ···, CP5)을 선택하기 위하여 출력단(H0, H1, ···, H3)에서 입력단(A, B, C, D)으로 출력하여 신호선택부(4)는 출력단(L0, L1, ···, L7)을 통해 시간설정부(5)의 각 칩의 출력단자(Y)로 제어신호(c, d, e, f, g)를 선택출력하게 된다. 이후 시간설정부(5)의 각각의 디지탈스위치(DS1, DS2)에 의해 설정된 디지트(disit)값이 각 칩의 출력단(E0, E1, ···, E7)을 통해 제어부(3)의 입력단(F0, F1, ···, F7)으로 신호가 각각 출력된다.When signals are input to the input terminals F0, F1, ..., F7, the output terminals H0, H1, ... in order to select the chips CP1, CP2, ..., CP5 constituting the time setting section 5. Output from the input terminals A, B, C, and D to the signal selector 4 through the output terminals L0, L1, ..., L7. The output signal (Y) selects and outputs the control signals (c, d, e, f, g). Thereafter, the digital value set by each of the digital switches DS1 and DS2 of the time setting unit 5 is input to the input terminal of the controller 3 through the output terminals E0, E1, ..., E7 of each chip. The signals are output to F0, F1, ..., F7), respectively.

상기 디지트(disit)값이 입력되면 제어부(3)는 기억된 프로그램에 의하여 설정시간이 경과한 후에 상기 제어부(3)의 출력단(G0, G1, ···, G4)을 통하여 출력신호부(7)의 OR게이트(41, 42, ···, 45)의 입력단자로 정해진 순서에 따라 신호가 입력된다. 한편, 제어부(3)에서 출력신호검출부(6)의 출력제어단자(Y)로 출력된 신호는 상기 출력제어검출부(6)에 의하여 제어부(3)의 입력단(F0, F1, ···, F7)으로 피드백(feed back)되고 상기 제어부(3)는 외부의 입력신호(S1, S2, ···, S5)와 피드백된 신호를 비교한 후 외부의 입력신호(S1, S2, ···, S5)의 변화에 따른 제어부(3)의 출력신호(G0, G1, ···, G4)를 제어하는 것이다.When the digit value is input, the control unit 3 outputs the output signal unit 7 through the output terminals G0, G1, ..., G4 of the control unit 3 after a set time has elapsed by the stored program. The signals are input in the order determined by the input terminals of the OR gates 41, 42,. On the other hand, the signal output from the control unit 3 to the output control terminal Y of the output signal detection unit 6 is input by the output control detection unit 6 to the input terminals F0, F1, ..., F7 of the control unit 3. And the control unit 3 compares the feedback signal with the external input signals S1, S2, ..., S5, and then inputs the external input signals S1, S2, ... The output signal G0, G1, ..., G4 of the control part 3 according to the change of S5 is controlled.

상기 제어부(3)의 저항(R6)과 콘덴서(C2) 및 다이오드(D2)는 전원인가시 자동적으로 리셋하기 위한 것이다.The resistor R6, the capacitor C2 and the diode D2 of the control unit 3 are for automatically resetting when the power is applied.

한편, 신호선택부(4)는 입력단자(A, B, C, D)로 입력된 신호를 논리조합하여 각 칩의 출력제어단자(Y)로 제어신호(c, d, e, f, g)를 선택출력하면 시간설정부(5)의 디지탈스위치에 의해 설정되어 있는 디지트값(DS1 : 분, DS2 : 호)은 각 칩의 출력단(E0, E1, ···, E7)을 통하여 제어부(3)의 입력단으로 출력되고 상기 제어부(3)는 설정시간후에 신호를 출력하게 된다.On the other hand, the signal selector 4 logically combines the signals input to the input terminals A, B, C, and D, and outputs the control signals c, d, e, f, and g to the output control terminals Y of each chip. ), The digit value (DS1: minute, DS2: arc) set by the digital switch of the time setting unit 5 is controlled by the control unit (E0, E1, ..., E7). It is output to the input terminal of 3) and the control unit 3 outputs a signal after a set time.

또한, 출력신호부(7)는 OR게이트(41, 42, ···, 45)의 입력단자로 각각 입력되는 입력신호검출부(1)의 출력신호(Sa, Sb, Sc, Sd, Se)와 제어부(3)의 출력신호를 논리조합한 후 타 OR게이트의 입력단자 및 버퍼(26)로 출력하며, 상기 버퍼(26)로 출력된 신호에 의하여 외부부하를 순차제어하는 것이다.In addition, the output signal unit 7 and the output signal (Sa, Sb, Sc, Sd, Se) of the input signal detection unit 1 input to the input terminals of the OR gates 41, 42, ..., 45, respectively; After logically combining the output signal of the control unit 3 and outputs to the input terminal and the buffer 26 of the other OR gate, the external load is sequentially controlled by the signal output to the buffer 26.

한편, 전원부(8)는 전원트랜스(30)에 의해 상용 교류전압을 약 9V로 낮추고 브릿지다이오드(D3)에 의하여 직류전압으로 정류되며, 정류된 직류전압은 정전압회로(29)와 전해콘덴서(C4)등을 거치면서 안정화된 후 전기 한 각부의 주전압 전원(ⓟ)으로 인가됨과 동시에 발광다이오드(LD2)를 점등시켜 전원부(8)의 전원 작동상태를 사용자가 육안으로 확인할 수 있도록 하며, 또 제1도에 도시한 발광다이오드(LS1, LD2)도 입력신호 검출부(1)와 출력신호부(7)의 작동상태를 표시하기 위한 것이다.On the other hand, the power supply unit 8 lowers the commercial AC voltage to about 9V by the power supply transformer 30 and rectifies the DC voltage by the bridge diode D3. The rectified DC voltage is the constant voltage circuit 29 and the electrolytic capacitor C4. After stabilization through the lamp and the like, it is applied to the main voltage power (ⓟ) of each part of the electricity and lights up the light emitting diode LD2 so that the user can check the power operation state of the power supply unit 8 visually. The light emitting diodes LS1 and LD2 shown in FIG. 1 are also used to display the operating states of the input signal detection unit 1 and the output signal unit 7.

제2도는 전기한 타이머회로동작에 의한 입출력 타이밍도로서, 외부 입력신호(S1, S2, ···, S5)에 대하여 부하를 구동시키기위한 출력신호(V1, V2, ···, V5)가 순차적으로 제어됨을 알 수 있다.2 is an input / output timing diagram according to the timer operation described above. The output signals V1, V2, ..., V5 for driving a load with respect to the external input signals S1, S2, ..., S5 are It can be seen that it is controlled sequentially.

이상과 같이 본 고안은 반도체소자등으로 타이머를 구성하여 집적화함으로써 저전력이 소모됨은 물론 유지보수가 용이하며, 무접점방식에 의하여 부하를 구동하므로 진동, 먼지 등의 열악한 환경과 심한 전압변동에 의한 오동작을 방지할 수 있는 효과가 있다.As described above, the present invention is composed of a semiconductor device and integrates a timer, which consumes low power and is easy to maintain, and operates a load by a non-contact method, thereby causing malfunctions caused by poor environments such as vibration and dust and severe voltage fluctuations. There is an effect that can prevent.

Claims (1)

입력된 교류전압을 정류하여 입력신호선택부(2)와 출력신호부(7)로 각각 신호전압을 출력하는 입력신호검출부(1)로부터 신호전압을 입력받는 제어부(3)와, 상기 제어부(3)로부터 입력받은 신호를 논리조합하여 입력 신호선택부(2)와 시간설정부(5) 및 출력신호검출부(6)의 출력제어단자(Y)로 각각 출력하는 신호선택부(4)와, 디지탈스위치(DS1, DS2)에 의해 설정된 디지트(disit)값을 출력제어단자(Y) 및 인에이블단자(X)의 제어신호에 의해 제어부(3)의 입력단으로 출력하는 시간설정부(5)와, 제어부(3)의 출력단으로부터 입력받아 신호선택부(4)의 제어신호에 따라 상기 제어부(3)의 입력단으로 출력하는 출력신호 검출부(6)로 구성됨을 특징으로 하는 무접점 다단 타이머회로.A control unit 3 for receiving a signal voltage from an input signal detector 1 for rectifying the input AC voltage and outputting a signal voltage to the input signal selector 2 and the output signal unit 7, respectively, and the controller 3 And a digital signal combination unit for digitally combining the signals inputted from the input signal to the output control terminal (Y) of the input signal selection unit (2), the time setting unit (5), and the output signal detection unit (6), and digital. A time setting section 5 for outputting the digit value set by the switches DS1 and DS2 to the input terminal of the control section 3 by the control signals of the output control terminal Y and the enable terminal X, A contactless multi-stage timer circuit comprising an output signal detector (6) which is inputted from an output terminal of the control unit (3) and outputs to an input terminal of the control unit (3) in accordance with a control signal of the signal selection unit (4).
KR2019930027669U 1993-12-14 1993-12-14 Non junction multi timer circuit KR950008280Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930027669U KR950008280Y1 (en) 1993-12-14 1993-12-14 Non junction multi timer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930027669U KR950008280Y1 (en) 1993-12-14 1993-12-14 Non junction multi timer circuit

Publications (2)

Publication Number Publication Date
KR950021792U KR950021792U (en) 1995-07-28
KR950008280Y1 true KR950008280Y1 (en) 1995-10-06

Family

ID=19370931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930027669U KR950008280Y1 (en) 1993-12-14 1993-12-14 Non junction multi timer circuit

Country Status (1)

Country Link
KR (1) KR950008280Y1 (en)

Also Published As

Publication number Publication date
KR950021792U (en) 1995-07-28

Similar Documents

Publication Publication Date Title
US4051394A (en) Zero crossing ac relay control circuit
US5671115A (en) Circuit arrangement for driving a contactor
US7288904B2 (en) Centralized control device for controlling the application of voltage to a load provided with a power factor correction capacitor
KR880009468A (en) Current type converter device
US4757341A (en) AC contactless switch
KR950008280Y1 (en) Non junction multi timer circuit
JPH09107681A (en) Dc uniterruptible power supply apparatus
SU1156030A1 (en) A.c.voltage stabilizer
KR900006947B1 (en) Devices driding alternating current in order
KR100464132B1 (en) Voltage Dip dictecting system of an alternating current supplied to PLC
US5708357A (en) Power circuit for electronic controller
SU1467671A2 (en) Device for controlling outdoor lighting network
JPS6377383A (en) Starting circuit
SU647666A1 (en) Dc stabilized voltage power supply source
KR940007019Y1 (en) Auto-frequence conversion system of dimmer
RU2051404C1 (en) Direct-current voltage pulse stabilizer
KR880002090Y1 (en) Triarc control circuit for rudicible transformer
SU909772A1 (en) Triac ac-to-ac voltage converter
SU1164680A1 (en) A.c.voltage stabilizer
SU1172057A1 (en) Output telegraph device
RU2046543C1 (en) Electronic commutator of alternating current supply line
SU1032566A2 (en) Stabilized d.c.voltage source
KR970005827B1 (en) Non relay circuit of soft-start
KR20210154343A (en) 2-wire electronic switch
KR920003906Y1 (en) Output module of cnc machine

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030929

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee