KR950007835B1 - Quasi active bias circuit for balanced mixed - Google Patents

Quasi active bias circuit for balanced mixed Download PDF

Info

Publication number
KR950007835B1
KR950007835B1 KR1019900021804A KR900021804A KR950007835B1 KR 950007835 B1 KR950007835 B1 KR 950007835B1 KR 1019900021804 A KR1019900021804 A KR 1019900021804A KR 900021804 A KR900021804 A KR 900021804A KR 950007835 B1 KR950007835 B1 KR 950007835B1
Authority
KR
South Korea
Prior art keywords
frequency signal
signal
intermediate frequency
high frequency
bias circuit
Prior art date
Application number
KR1019900021804A
Other languages
Korean (ko)
Other versions
KR920013880A (en
Inventor
전용일
손진우
Original Assignee
재단법인한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인한국전자통신연구소, 경상현 filed Critical 재단법인한국전자통신연구소
Priority to KR1019900021804A priority Critical patent/KR950007835B1/en
Priority to JP3344852A priority patent/JPH0645835A/en
Publication of KR920013880A publication Critical patent/KR920013880A/en
Application granted granted Critical
Publication of KR950007835B1 publication Critical patent/KR950007835B1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/02Transference of modulation from one carrier to another, e.g. frequency-changing by means of diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

The balanced mixer comprises two input ports for inputting a high frequency signal and a local oscillation frequency signal respectively, a phase adjusting means for distributing an electric power of the respective signal and adjusting its phase to receive the high frequency signal and the local oscillation frequency signal. The quasi active bias circuit comprises a middle frequency signal generator including two diodes which are connected to two output ports and generate the respective DC power supply with other polarity, for generating the middle frequency signal respectively provided from the phase adjusting means, a signal collector for collecting the generated middle frequency signal, and a common resistor arranged between the middle frequency signal generator and the signal collector to form a single closed circuit path of the DC power supply.

Description

평형혼합기(balanced mixer)의 유사능동 바이어스회로(quasi active bias circuit)Quasi active bias circuit of a balanced mixer

제1도는 종래의 직사각형 도파관식 평형 혼합기 (rectangular waveguide balanced mixer)의 개략도.1 is a schematic diagram of a conventional rectangular waveguide balanced mixer.

제2도는 종래의 초고주파 집적회로 하이브리드식 평형 혼합기(MIC hybrid balanced mixer)의 구성도.2 is a block diagram of a conventional ultra-high frequency integrated circuit hybrid MIC hybrid balanced mixer.

제3도는 제2도의 비선형 혼합부분(nonlinear mixing part) 등가회로도.3 is an equivalent circuit diagram of the nonlinear mixing part of FIG.

제4도는 본 발명에 의한 평형 혼합기의 바이어스 회로도.4 is a bias circuit diagram of a balanced mixer according to the present invention.

제5도는 본 발명에 따른 바이어스의 회로를 적용한 초고주파 집적회로 하이브리드식 평형 혼합기의 구성도.5 is a block diagram of an ultra-high frequency integrated circuit hybrid balanced mixer to which a bias circuit according to the present invention is applied.

제6도는 본 발명에 따른 바이어스 회로를 적용한 직사각형 도파관식 평형 혼합기의 구성도.6 is a block diagram of a rectangular waveguide type balanced mixer to which a bias circuit according to the present invention is applied.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

L21,L22 : 인덕터(inductor) D11,D12 : 혼합용 다이오드L21, L22: Inductor D11, D12: Mixing Diode

C21,C22,C23,C24 : 캐패시터 R21 : 저항C21, C22, C23, C24: Capacitor R21: Resistor

본 발명은 무선통신 시스템에서 신호주파수 변환기로 이용되는 평형 혼합기에 관한 것으로. 특히 평형 혼합기의 직류 동작점을 자동으로 설정하도록 한 평형 혼맙기의 유사능동 바이어스회로에 관한 것이다.The present invention relates to a balanced mixer used as a signal frequency converter in a wireless communication system. In particular, the present invention relates to a quasi-active bias circuit of a balanced horn mapper that automatically sets a direct current operating point of a balanced mixer.

무선통신 시스템의 신호주파수 변환기로 널리 사용되는 평형 혼합기는 혼합용 비선형 소자인 혼합용 다이오드의 직류 동작점을 가변조절 하면서 신호의 수신 특성을 최적화시키는 것임은 이미 잘 알려진 사실이다.It is well known that a balanced mixer, which is widely used as a signal frequency converter in a wireless communication system, optimizes the reception characteristics of a signal by varying the DC operating point of a mixing diode, which is a mixing nonlinear device.

이러한 수신특성의 최적화 작업은, 조절시험의 특성상, 시스템의 전체부품을 조립한 후에 행하여지므로 문제점이 발생할 때 해결하기가 곤란하였다.Since the operation of optimizing the reception characteristics is performed after assembling the entire parts of the system due to the characteristics of the adjustment test, it is difficult to solve when a problem occurs.

제1도는 능동 바이어스 회로를 이용한 직사각형 도파관식 평형 혼합기를 보여주고 있다.Figure 1 shows a rectangular waveguide balanced mixer using an active bias circuit.

이러한 종래의 혼합기에 대한 기술은 "HANDBOOK of microwave techniques and equipment." by Harry E. Thomas. Prentice-Hall Inc., 1979. pp. 217에 개시되어 있다.Techniques for such conventional mixers are described in "HANDBOOK of microwave techniques and equipment." by Harry E. Thomas. Prentice-Hall Inc., 1979. pp. 217.

상기 혼합기는 고주파신호(Radio Frequency signal)와 국부발진신호(Local Oscillator Frequency)를 입력하여 전력분배 및 위상조절을 하는 직사각형 도파관 하이브리드(1)와, 상기 하이브리드(1)내의 두 공간부(1a), (1b)에 입력된 두 신호의 중간 주파수 신호(IF signal)를 발생하는 다이오드(D1), (D2)와, 이 다이오드와 결합되는 부위로 누설되는 고주파 신호를 차단하기 위한 고주파 초우크(L1), (L2), (L3), (L4)와, 중간주파수 신호의 누설을 차단하기 워한 중간주파수용 초우크(C1), (C2)와, 상기다이오드(D1), (D2)에 직류 바이어스를 공급하기 위한 저항(R1∼R4), (R1'-R4')과 이 저항들(R1∼R4), (R1'∼R+')과 연결되어 있는 바이어스용 트랜지스터(T1), (T2)로 구성된 능동 바이어스용 정전류 회로(constant current circuit)로 구성 되어 있다.The mixer includes a rectangular waveguide hybrid (1) for power distribution and phase control by inputting a radio frequency signal and a local oscillator frequency, two space portions 1a in the hybrid 1, Diodes D1 and D2 for generating an intermediate frequency signal (IF signal) of the two signals inputted to (1b), and a high frequency choke L1 for blocking high frequency signals leaking to the site coupled to the diode. DC bias is applied to (L2), (L3), (L4), intermediate frequency chokes (C1) and (C2), and the diodes (D1) and (D2), which are intended to prevent leakage of intermediate frequency signals. To the resistors R1 to R4 and R1'-R4 'for supplying and to the bias transistors T1 and T2 connected to the resistors R1 to R4 and R1' to R + '. It consists of a configured constant current circuit for active bias.

그러나, 상기한 구조를 갖는 혼합기는 중간 주파수용 초우크(C1), (C2)가 필히 구비되어야 하므로 이로인한 구조의 복잡함과 제조단가를 상승시키는 요인이 되었다.However, the mixer having the above-described structure must be provided with the choke (C1), (C2) for the intermediate frequency has been a factor to increase the complexity and manufacturing cost of this structure.

제2도는 수동 바이어스 회로를 이용한 초고주파 집적회로 하이브리드식 평형 혼합기를 보여주고 있다.2 shows an ultra-high frequency integrated circuit hybrid balanced mixer using a passive bias circuit.

이러한 종래의 MIC 하이브리드식 평형 혼합기에 대한 기술은 C.P. Kurtis J.J.Taub, "Wide-Band X-Band Microstrip Image Rejection Balanced Mixer, "IEEE Trans. Microwave Theory Tech., Vol. MTT-18, Dec 1970. pp, 1181-1182에 개시되어 있다.Techniques for such a conventional MIC hybrid balance mixer are described in C.P. Kurtis J.J. Taub, "Wide-Band X-Band Microstrip Image Rejection Balanced Mixer," IEEE Trans. Microwave Theory Tech., Vol. MTT-18, Dec 1970. pp, 1181-1182.

제2도의 혼합기는 고주파 신호(RF signal)와 국부발진 신호(LO frequency signal)를 받아들여 전력분배 및 위상조절을 하는 초고주파 집적회로 하이브리드(MIC hybrid)(5)와, 입력된 신호들의 중간주파수 신호를 발생시키는 다이오드(D3,D4)와, 상기 다이오드(D3,D4)의 직류동작 접지점(DC ground)을 유지하기 위한 초고주파 저역통과 여파기(2,2a)와, 다이오드(D3,D4)의 초고주파 접지점(RF ground) 설정용 사분파장(quarter wavelength) 전송선로(4,4a)와, 수동 바이어스 설정용 초고주파 저역통과 여파기 (3,3a)와, 중간주파수 신호 차단용 저역통과 여파기 구성용 커패시터(C13,C14) 및 인덕터(L11,L12), 다이오드 직류 동작점 설정용 부하 가변저항(R11,R12) 및, 중간 주파수 신호 수집용 바이패스커패시터 (C11,C12)로 구성되어 있다.The mixer of FIG. 2 receives a high frequency signal (RF signal) and a local oscillation signal (LO frequency signal), and the MIC hybrid 5 for power distribution and phase control, and an intermediate frequency signal of the input signals. Diodes D3 and D4 for generating a signal, an ultrahigh frequency lowpass filter 2 and 2a for maintaining a DC grounding point (DC ground) of the diodes D3 and D4, and an ultrahigh frequency ground point of the diodes D3 and D4. Quarter wavelength transmission lines (4,4a) for setting RF ground, ultra-high frequency lowpass filters for manual bias setting (3,3a), and capacitors for lowpass filtering for intermediate frequency signal blocking (C13, C14) and inductors L11 and L12, load variable resistors R11 and R12 for setting the diode DC operating point, and bypass capacitors C11 and C12 for collecting intermediate frequency signals.

제3도는 제2도의 비선형 혼합부분(즉, 초고주파 집적회로 하이브리드(5)를 제외한 부분)의 등가 회로도로, 제2도의 초고주파 저역통과 여파기(2)에 해당하는 인덕터 (L13), 다이오드(D3), 중간 주파수 차단용 초우크(L11), 부하 가변저항(R11)으로 바이어스용 직류전류의 경로가 형성됨을 보여준다.FIG. 3 is an equivalent circuit diagram of the nonlinear mixed portion of FIG. 2 (i.e., except for the microwave integrated circuit hybrid 5). The inductor L13 and diode D3 corresponding to the ultrahigh frequency low pass filter 2 of FIG. The intermediate frequency blocking choke (L11) and the load variable resistor (R11) shows that the path of the bias DC current is formed.

그러나 제2도의 혼합기는 다이오드(D3,D4)에 각각 인가되는 국부발진 신호의 정류전압에 의하여 발생되는 바이어스 전류가 서로 다른 경로로 흐르는 관계로 다이오드(D3,D4)의 직류동작점(DC bias)을 동일하게 유지하기가 곤란한다.However, the mixer of FIG. 2 has a DC bias of the diodes D3 and D4 because the bias current generated by the rectified voltage of the local oscillation signal applied to the diodes D3 and D4 flows through different paths. It is difficult to keep the same.

또한 중간주파수 차단용 초우크(L11,L12)의 물리적 크기(physical size)가 큰 관계로 반도체로 집적화 하는데 문제점이 있다. 이에따라 본 발명은 최적화된 혼합용 다이오드의 직류 동작점을 얻도록 평형 혼합기의 유사능동 바이어스 회로를 제공하는 것을 그 목적으로 한다.In addition, since the physical size of the intermediate frequency chokes L11 and L12 is large, there is a problem in integrating the semiconductor. Accordingly, an object of the present invention is to provide a quasi-active bias circuit of a balanced mixer to obtain a DC operating point of an optimized mixing diode.

본 발명의 다른 목적은 바이어스 회로를 구비하지 않고 평형 혼합기를 구현하므로서 회로의 집적화를 높일 수 있도록 한 평형 혼합기의 유사능동 바이어스 회로를 제공하는데 있다.It is another object of the present invention to provide a similarly active bias circuit of a balanced mixer which can increase the integration of a circuit by implementing a balanced mixer without providing a bias circuit.

본 발명의 특징에 의하면, 평형 흔합기의 능동 바이어스 회로는 서로 일정한 위상차를 갖는 고주파(RF)와 국부발전 주파수(LO) 신호를 각각 입력하는 두개의 입력단과, 상기 두 입력신호를 받아서 자 신호의 전력을 분배하고 아울러 위상을 조절하는 수단과를 갖는 평형혼합기에 있어서, 극성이 다른 직류전원을 발생하는 두 다이오드를 구비하여 상기 위상조절 수단에서 제공된 신호에 함유된 증가 주파수 신호를 발생하는 수단과, 상기 중간주파수 신호를 수집하고 아울러 수집된 신호를 출력하는 수집수단과, 상기 직류전원의 단일 폐회로 경로를 형성하기 위하여 상기 중간주파수 신호 발생수단과 상기 수집수단 사이에 배치되는 부하용 저항수단을 포함하여, 상기 직류전원의 단일 폐회로 경로는 차례로 고주파의 입력단, 위상조절수단, 하나의 직류 전원 발생용 다이오드, 상기 저항수단, 다른 하나의 다이오드, 상기 위상조절수단 및 상기 국부발전 주파수 신호의 입력단으로 형성되는 것을 특징으로 한다.According to a feature of the present invention, an active bias circuit of a balance mixer includes two input terminals for inputting a high frequency (RF) signal and a locally generated frequency (LO) signal each having a constant phase difference from each other, and receiving the two input signals, 17. A balance mixer having means for distributing power and adjusting phase, said balance mixer comprising: means for generating an increased frequency signal contained in a signal provided by said phase adjusting means, comprising two diodes for generating a DC power source having a different polarity; And collecting means for collecting the intermediate frequency signal and outputting the collected signal, and resistance means for load disposed between the intermediate frequency signal generating means and the collecting means to form a single closed circuit path of the DC power. The single closed loop path of the DC power source is in turn a high frequency input terminal, a phase adjusting means, and one DC Diode source occurs, the resistance means and the other of the diodes, wherein the phase adjusting means, and is characterized in that formed in the input end of the local power frequency signal.

상기의 바이어스 회로에 상기 중간주파수 신호 발생수단의 직류동작 접지점을 유지하기 위한 수단을 부가할 수 있다. 상기 바이어스 회로에 상기 중간주파수 발생수단으로부터 발생된 일부의 중간주파수 신호를 바이패스 시키는 수단을 부가할 수 있다.Means for maintaining the DC operation ground point of the intermediate frequency signal generating means may be added to the bias circuit. Means for bypassing some of the intermediate frequency signals generated from the intermediate frequency generating means may be added to the bias circuit.

상기의 바이어스 회로에서의 상기 위상조절 수단은 초고주파 집적회로 하이브리드로 구성될 수 있다.The phase adjusting means in the bias circuit may be composed of an ultra-high frequency integrated circuit hybrid.

본 발명을 첨부도면에 의거 상세히 기술하여 보면 다음과 같다. 제4도는 제5도 및 제6도에 도시된 본 발명에 의한 평형 혼합기의 비선형 혼합부분의 등가회로를 나타낸 것이다.Referring to the present invention in detail based on the accompanying drawings as follows. 4 shows an equivalent circuit of the nonlinear mixing portion of the balanced mixer according to the invention shown in FIGS. 5 and 6.

즉, 제4도는 제5도의 고주파 집적회로 하이브리드(10) 또는, 제6도의 직사각형 도파관 하이브리드(15)를 제외한 부분의 등가회로를 나타낸 것이다.That is, FIG. 4 shows an equivalent circuit of a portion excluding the high frequency integrated circuit hybrid 10 of FIG. 5 or the rectangular waveguide hybrid 15 of FIG.

제4도에서, 일측 입력포트(pory 1)에는 초고주파 저역통과 여파기의 인덕터(L21)와 혼합용 다이오드(D11)를 경유하여 중간 주파신호 바이패스 캐패시터 (C21)가 연결되어 있다.In FIG. 4, an intermediate frequency signal bypass capacitor C21 is connected to one input port pory 1 via an inductor L21 of an ultrahigh frequency low pass filter and a mixing diode D11.

타측 또는 하이브리드(10)의 출력단포트(port2)에는 초고주파 저역통과 여파기의 인덕터(L22)와 혼합용 다이오드(D12)를 경유하여 중간주파 바이패스 캐패시터(C24)가 연결되어 있다. 상기 두 혼합용 다이오드(D11), (D12)의 후단 사이에는 저항(R21)이 연결되어 있고, 상기 다이오드(D11,D12)에서 출력된 중간주파수를 수신하는 두 캐패시터 (C22,C23)가 직렬 연결되어 있으며, 이 캐패시터(C22,C23) 들의 접속점에는 중간주파 출력단(IF output)이 연결되어 있다.The intermediate terminal bypass capacitor C24 is connected to the output port port2 of the other side or the hybrid 10 via the inductor L22 of the ultra high frequency low pass filter and the mixing diode D12. A resistor R21 is connected between the rear ends of the two mixing diodes D11 and D12, and two capacitors C22 and C23 that receive the intermediate frequency output from the diodes D11 and D12 are connected in series. An intermediate frequency output terminal (IF output) is connected to the connection point of the capacitors C22 and C23.

그러므로 고주파 집적회로 하이브리드(도시되지 않음) 또는 직사가형 도파관 하이브리드(도시되지 않음)로부터 일측 및 타측(또는, 하이브리드(15)의 출력단포트) (Port 1), (Port 2)를 통해 일정한 위상의 차이를 갖고 입력되는 고주파(RF)와 국부 발진주파수(L0) 신호는 각각 두 혼합용 다이오드(D11), (D12)에 의하여 정류된다.Therefore, a constant phase difference from one side and the other (or an output terminal port of the hybrid 15) (Port 1), (Port 2) from a high frequency integrated circuit hybrid (not shown) or a linear waveguide hybrid (not shown) The high frequency (RF) and the local oscillation frequency (L0) signals inputted with are rectified by two mixing diodes D11 and D12, respectively.

이때, 상기 다이오드(D11), (D12)에 의해 상호간의 극성이 다른(반대인) 직류전압이 생성되고, 생성된 직류전원은 인덕터(L21), 혼합용 다이오드(D11), 저항(R21), 혼합용 다이오드(D12) 및 인덕터(L22)로 이루어지는 유일한 폐회로의 경로만을 통하여 흐르게 된다.At this time, the diodes D11 and D12 are generated with opposite (opposite) DC voltages, and the generated DC power supplies include the inductor L21, the mixing diode D11, the resistor R21, Only through the path of the only closed circuit consisting of the mixing diode (D12) and the inductor (L22).

그리고 상기의 경로를 흐르는 전류의 양은 저항(R21)의 저항값과 두 혼합용 다이오드(D11), (D12)의 비 접지단(4,5)으로 인가되는 국부발진 주파수 신호에 의해 생성된 전압값에 의해 결정된다.The amount of current flowing through the path is a voltage value generated by the resistance value of the resistor R21 and the local oscillation frequency signal applied to the non-grounding terminals 4 and 5 of the two mixing diodes D11 and D12. Determined by

즉, 혼합기의 동작특성을 결정하는 두 혼합용 다이오드의 바이어스 전류는 어느 경우에도 동일한 값이 되므로 국부발진 주파수 신호의 세기와 저항(R21)의 저항값을 조절함에 따라 상기 경로상으로 흐르는 전류의 양이 결정된다.That is, since the bias currents of the two mixing diodes for determining the operating characteristics of the mixer are the same in any case, the amount of current flowing on the path by adjusting the strength of the local oscillation frequency signal and the resistance value of the resistor R21. This is determined.

따라서, 본 발명은 혼합기 다이오드 직류동작점 조절을 위한 외부전원이나 중간주파수 대역 인덕터 등을 사용하지 않고 최적화된 다이오드의 직류동작점을 얻을 수 있으며, 부수적으로 제작, 설계의 오류에 다른 평형 혼합기의 성능 저하를 자동적으로 보정하는 기능을 가지고 있다. 또한 혼합기의 집적회로 구현시 현실적으로 실현하기 어려운 문제인 중간주파 초우크 인덕터나 바이패스 커패시터를 사용하지 않으므로 집적회로화에 유리하여 혼합기의 대규모 수요분야인 이동통신이나 직접 위상방송 시스템의 수신회로에서 많이 응용될 수 있다.Accordingly, the present invention can obtain the optimized DC operating point of the diode without using an external power source or an intermediate frequency band inductor for adjusting the mixer diode DC operating point, and additionally, the performance of the balanced mixer that is different from the manufacturing and design errors. It has a function to automatically compensate for degradation. Also, since it does not use the medium frequency choke inductor or bypass capacitor, which is a problem that is difficult to realize in the integrated circuit of the mixer, it is advantageous to the integrated circuit, so it is applied to the receiving circuit of the mobile communication or direct phase broadcasting system, which is a large demand field of the mixer. Can be.

제5도는 본 발명의 유사능동 바이어스 회로를 적용한 초고주파 집적회로 하이브리드식 평행 혼합기를 나타낸 것이다. 제5도의 혼합기는 제4도에서는 도시되지 않았지만 고주파 신호(RF input)와 국부발진 신호(L0 input)를 받아들여 전력분배 및 위상조절을 하는 수단인 초고주파 집적회로 하이브디드(MIC hybrid)(10)와, 입력된 신호들의 중간주파수 신호를 발생시키는 수단인 다이오드(D11,D12)와, 제4도에서 인덕터(L21) 및 (L22)로 나타낸 부분에 자가 해당되고 다이오드(D11,D12)의 직류동작 접지점(DC sound)을 유지하기 위한 수단인 초고주파 저역통과 여파기(11,12)와, 제4도에서 커패시터(C21,C24) 및 접지로 이루어지는 부분에 해당되고 다이오드의 초고주파 접지점(RF ground)을 설정하는 수단인 사분파장(quarter wavelength) 전송선로(13,14)와, 본 발명을 이용한 다이오드의 직류동작점을 설정하는 수단인 부하가변 저항(R21) 및 중간 주파수 신호를 수집하고 이들 중 일부를 바이패스시키는 수단인 커패시터(C22,C23)로 구성되어 있다. 이와같은 본 발면에 따른 평형 혼합기는 물론 두 혼합용 다이오드(D11), (D12)의 후단에 연결되는 바이어스 회로(제2도 또는 제3도에서 L11, R11, C13, L12, R12, C14)가 제거되어 있기 때문에 구조가 간단하여 집적회로를 구현할 수 있고, 물론 저항(R21) 및 두 혼합용 다이오드(D11), (D12)에 의해 직류 동작점이 자체적으로 조절되기 때문에 특성이 대폭향상된다.5 shows an ultra-high frequency integrated circuit hybrid parallel mixer to which the quasi-active bias circuit of the present invention is applied. Although not shown in FIG. 4, the mixer of FIG. 5 receives a high frequency signal (RF input) and a local oscillation signal (L0 input), and is a means for power distribution and phase control. And diodes D11 and D12, which are means for generating an intermediate frequency signal of the input signals, and self-corresponding to portions indicated by inductors L21 and L22 in FIG. 4, and direct current operation of the diodes D11 and D12. Ultra high frequency low pass filter (11,12), means for maintaining the ground point (DC sound), and the capacitor consisting of the capacitor (C21, C24) and ground in Fig. 4 and sets the RF ground point (RF ground) of the diode A quarter wavelength transmission line (13, 14), a load variable resistor (R21) and a medium frequency signal, which are means for setting the DC operating point of the diode using the present invention, Means of passing It consists of a capacitor (C22, C23). The balanced mixer according to the present aspect as well as the bias circuits (L11, R11, C13, L12, R12, C12 in FIG. 2 or 3) connected to the rear ends of the two mixing diodes D11 and D12 are provided. Since the structure is simple, the integrated circuit can be realized because of the removal, and of course, the DC operating point is self-adjusted by the resistor R21 and the two mixing diodes D11 and D12.

제6도는 본 발명의 유사능동 바이어스 회로를 적용한 직사각형 도파관식 평형 혼합기를 나타낸 것이다.6 shows a rectangular waveguide type balanced mixer to which the quasi-active bias circuit of the present invention is applied.

제6도의 혼합기는 제4도에서는 도시되지 않았지만 고주파 신호(RF signal)와 국부발진 신호(L0 signal)를 받아들여 전력분배 및 위상조절을 하는 수단인 직사각형 도파관 하이브리드(15)와, 두 공간(l5a,15b)에 입력된 신호들의 중간주파수 신호(IF signal)를 발생시키는 수단인 다이오드(D11,D12)와, 다이오드 장착부위로 누설되는 고주파 신호를 차단하기 위해 초고주파 접지점을 설정하는 수단인 고주파 초우크(16, 17)와, 다이오드(D11,D12)의 직류 바이어스(직류동작점)를 설정하는 수단인 부하저항(R21)과, 중간주파수 신호를 수집하고 일부를 바이패스 시키는 수단인 커패시터(C22,C23)로 구성되어 있다.Although the mixer of FIG. 6 is not shown in FIG. 4, the rectangular waveguide hybrid 15 and the two spaces l5a, which are means for power distribution and phase control by receiving a high frequency signal (RF signal) and a local oscillation signal (L0 signal). 15b) diodes D11 and D12, which are means for generating an intermediate frequency signal (IF signal) of the signals input to the input signal, and a high frequency choke, which is a means for setting an ultra-high frequency ground point to block a high frequency signal leaked to the diode mounting portion 16 and 17, the load resistor R21 which is a means for setting the DC bias (direct current operating point) of the diodes D11 and D12, and the capacitor C22 which is a means for collecting and bypassing a part of the intermediate frequency signal. C23).

본 발명에 따른 바이어스 방식을 직사각형 도파관 하이브리드 평형혼합기에 적용한 예시회로의 단면도인 제6도는 제1도에 비하여 도파관의 기계적 구조가 중간주파 바이패스 커패시터를 사용하지 않음으로 인하여 간결하며 위에서 언급한 바와같이 자체적으로 조정된 평형된 다이오드 직류동작점을 가지고 있다.6 is a cross-sectional view of an exemplary circuit in which the bias method according to the present invention is applied to a rectangular waveguide hybrid balance mixer. As shown in FIG. 6, the mechanical structure of the waveguide is simpler than that of FIG. It has its own balanced diode direct current operating point.

따라서 본 발명의 바이어스 회로에 의하여서는 저항(R21)에 의해 공통 연결된 두 혼합용 다이오드(D11), (D12)에서 외부 전원이나 인덕터 등을 사용하지 않고도 직류 동작점이 자체적으로 조절되면서 최적화된 혼합용 다이오드의 직류 동작점을 얻을 수 있으며 부수적으로 제작이나 설계의 오류에 따른 성능저하를 보정함은 물론 부품의 수가 적어지면서 구조가 간단하여 집적회로화에 유리하여 이동통신이나 직접 위성 방송 시스템의 수신회로에 응용할 수 있는 것임을 알 수 있다.Therefore, according to the bias circuit of the present invention, the mixing diode optimized by adjusting the DC operating point by itself without using an external power source or an inductor in the two mixing diodes D11 and D12 commonly connected by the resistor R21. DC operating point can be obtained, and it is additionally compensated for performance deterioration due to manufacturing or design error, and the number of parts is small and its structure is simple, which is advantageous for integrated circuit. It can be seen that it is applicable.

Claims (4)

서로 일정한 위상차를 갖는 고주파(RF) 신호와 국부발진 주파수(L0) 신호를 각각 입력하는 두개의 입력단과, 상기 고주파신호 및 상기 국부발진주파수 신호를 받아서 각 신호의 전력을 분배하고 아울러 위상을 조절하는 수단(10 또는 15)을 갖는 평형혼합기에 있어서, 상기 위상조절 수단의 두 출력단(Portl,Port2)에 각각 연결되고 극성이 다른 직류전원을 각각 발생하는 두개의 다이오드(D11, D12)를 구비하여 상기 위상 조절수단으로부터 각각 제공된 신호들에 함유된 중간주파수 신호를 발생하는 중간주파수 신호발생수단과, 상기 중간주파수 신호발생수단에 의해 발생된 상기 중간 주파수 신호를 수집함과 아울러 수집된 신호를 출력하는 신호수집 수단과, 상기 직류전원의 단일 폐회로 경로를 형성하기 위하여 상기 중간주파수 신호 발생 수단과 상기 신호수집수단 사이에 배치되는 부하용 저항수단을 포함하여, 상기 직류전원의 상기 단일 폐회로 경로는 차례로 상기 고주파의 입력단, 상기 위상조절수단, 상기 하나의 다이오드(D11), 상기 저항수단, 상기 다른 하나의 다이오드(D12), 상기 위상조절 수단 및 상기 국부발진 주파수 신호의 입력단으로 형성되는 것을 특징으로 하는 평형혼합기의 유사능동 바이어스 회로.Two input terminals for inputting a high frequency (RF) signal and a local oscillation frequency (L0) signal having a constant phase difference from each other, and receiving the high frequency signal and the local oscillation frequency signal to distribute the power of each signal and to adjust the phase In a balanced mixer having means (10 or 15), it is provided with two diodes (D11, D12) connected to two output terminals (Portl, Port2) of the phase adjusting means, respectively, for generating a DC power source having a different polarity. An intermediate frequency signal generating means for generating an intermediate frequency signal contained in the signals provided from the phase adjusting means, and a signal for collecting the intermediate frequency signal generated by the intermediate frequency signal generating means and outputting the collected signal; The intermediate frequency signal generating means and the number of signals to form a collecting means, and a single closed loop path of the DC power source. Including the load resistance means disposed between the collecting means, the single closed circuit path of the DC power source in turn is the input terminal of the high frequency, the phase adjusting means, the one diode (D11), the resistance means, the other And a diode (D12), the phase adjusting means and the input terminal of the local oscillation frequency signal. 제1항에 있어서, 상기 중간주파수 신호 발생수단의 직류동작 접지점을 유지하기 위한 수단(11, 12)을 부가한 평형혼합기의 유사능동 바이어스 회로.2. A similarly active bias circuit according to claim 1, further comprising means (11, 12) for maintaining a DC operating ground point of said intermediate frequency signal generating means. 제1항에 있어서, 상기 중간주파수 발생수단으로부터 발생된 일부의 중간 주파수 신호를 바이패스 시키는 수단(C22,C23)을 부가한 평형혼합기의 유사능동 바이어스 회로.2. The similarly active bias circuit according to claim 1, further comprising means (C22, C23) for bypassing some intermediate frequency signals generated from said intermediate frequency generating means. 제1항에 있어서, 상기 위상조절 수단은 초고주파 직접회로 하이브리드(10)인 평형혼합기의 유사능동 바이어스 회로.2. A pseudo-active bias circuit according to claim 1, wherein said phase control means is an ultra-high frequency integrated circuit hybrid (10).
KR1019900021804A 1990-12-26 1990-12-26 Quasi active bias circuit for balanced mixed KR950007835B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019900021804A KR950007835B1 (en) 1990-12-26 1990-12-26 Quasi active bias circuit for balanced mixed
JP3344852A JPH0645835A (en) 1990-12-26 1991-12-26 Similarity-active bias circuit of balanced mixer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900021804A KR950007835B1 (en) 1990-12-26 1990-12-26 Quasi active bias circuit for balanced mixed

Publications (2)

Publication Number Publication Date
KR920013880A KR920013880A (en) 1992-07-29
KR950007835B1 true KR950007835B1 (en) 1995-07-20

Family

ID=19308465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900021804A KR950007835B1 (en) 1990-12-26 1990-12-26 Quasi active bias circuit for balanced mixed

Country Status (2)

Country Link
JP (1) JPH0645835A (en)
KR (1) KR950007835B1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046883B2 (en) * 1978-04-14 1985-10-18 株式会社東芝 balanced mixer

Also Published As

Publication number Publication date
JPH0645835A (en) 1994-02-18
KR920013880A (en) 1992-07-29

Similar Documents

Publication Publication Date Title
US4598423A (en) Tuning circuit for a multiband tuner
KR101287318B1 (en) Direct conversion receiver having a subharmonic mixer
US6249190B1 (en) Differential oscillator
Macedo et al. A 1.9-GHz silicon receiver with monolithic image filtering
US10686474B1 (en) Dual-mode frequency multiplier
EP0245337A1 (en) Frequency doubling oscillator and mixer circuit.
US5339048A (en) Radio frequency amplifier
US7835706B2 (en) Local oscillator (LO) port linearization for communication system with ratiometric transmit path architecture
CA1233576A (en) Multiband local oscillator
US4710970A (en) Method of and apparatus for generating a frequency modulated ultrahigh frequency radio transmission signal
US20100164595A1 (en) Down-converter mixer
US6366764B1 (en) Wireless transmitter/receiver utilizing DSSS technology
KR100427106B1 (en) Variable frequency oscillator circuit
US20040032303A1 (en) Oscillator transmission circuit and radio apparatus
EP1037380B1 (en) Frequency converter
US6205171B1 (en) Antenna selector switch
US5736840A (en) Phase shifter and communication system using the phase shifter
JP7305680B2 (en) Wideband phase-locked loop for multi-band millimeter-wave 5G communications
KR950007835B1 (en) Quasi active bias circuit for balanced mixed
US5379458A (en) Transformerless diode mixer
US20050191985A1 (en) Diode ring configuration for harmonic diode mixers
US12028033B2 (en) Filter circuitry using active inductor
KR100722023B1 (en) Multifrequency low-power oscillator for telecommunication ic's
US6774737B1 (en) High Q resonator circuit
US6545554B1 (en) Differential oscillator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980616

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee