KR950005411Y1 - Chroma difference signal circuit - Google Patents

Chroma difference signal circuit Download PDF

Info

Publication number
KR950005411Y1
KR950005411Y1 KR2019890000935U KR890000935U KR950005411Y1 KR 950005411 Y1 KR950005411 Y1 KR 950005411Y1 KR 2019890000935 U KR2019890000935 U KR 2019890000935U KR 890000935 U KR890000935 U KR 890000935U KR 950005411 Y1 KR950005411 Y1 KR 950005411Y1
Authority
KR
South Korea
Prior art keywords
transistor
color
signal
color difference
conduction
Prior art date
Application number
KR2019890000935U
Other languages
Korean (ko)
Other versions
KR900015106U (en
Inventor
강경구
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019890000935U priority Critical patent/KR950005411Y1/en
Publication of KR900015106U publication Critical patent/KR900015106U/en
Application granted granted Critical
Publication of KR950005411Y1 publication Critical patent/KR950005411Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/67Circuits for processing colour signals for matrixing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/77Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

내용 없음.No content.

Description

크로마 원색/색차 신호 겸용 회로Chroma Primary / Color Difference Circuit

제 1 도는 종래의 색차신호 출력회로 블럭도.1 is a block diagram of a conventional color difference signal output circuit.

제 2 도는 종래의 원색신호 출력회로 블럭도.2 is a block diagram of a conventional primary color signal output circuit.

제 3 도는 제 2 도 원색신호 매트릭스부의 상세 회로도.3 is a detailed circuit diagram of the primary color signal matrix unit of FIG. 2;

제 4 도는 본 고안에 따른 크로마 원색/색차신호 겸용 회로 블럭도.4 is a circuit block diagram of a chroma primary / color difference signal according to the present invention.

제 5 도는 제 4 도 원색신호 매트릭스 색출력 제어부의 상세 회로도.5 is a detailed circuit diagram of the primary color signal matrix color output controller.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

가 : 집적회로 Y : 휘도신호A: integrated circuit Y: luminance signal

R, G, B : 원색신호 R-Y, G-Y, B-Y : 색차신호R, G, B: Primary color signal R-Y, G-Y, B-Y: Color difference signal

CY : 색출력 제어신호 1 : 휘도신호 처리부CY: Color output control signal 1: Luminance signal processor

2 : 크로마 복조기 3 : 원색신호 매트릭스부2: chroma demodulator 3: primary color signal matrix unit

4 : 매트릭스 색출력 제어부 R0∼R12 : 저항4: matrix color output control unit R0 to R12: resistance

Q1∼Q12 : 트랜지스터 D1, D2 : 다이오드Q1 to Q12: transistors D1 and D2: diodes

Vref : 기준전압Vref: reference voltage

본 고안은 크로마(CHROMA) 원색/색차신호 겸용 회로에 관한 것으로, 특히 칼라 텔레비젼에 적당하도록 한 크로마 원색/색차신호 겸용 회로에 관한 것이다.The present invention relates to a CHROMA primary color / color difference signal combined circuit, and more particularly to a chroma primary color / color difference signal combined circuit suitable for color television.

제 1 도는 종래의 색차신호 출력회로 블럭도로서, 이에 도시된 바와 같이 집적회로 (가) 내부의 휘도신호 처리부(1)로부터 휘도신호(Y)가 출력되며, 크로마 복조기(2)로부터 색차신호(R-Y, G-Y, B-Y)가 출력되게 구성되어 있다.FIG. 1 is a block diagram of a conventional color difference signal output circuit. As shown therein, the luminance signal Y is output from the luminance signal processor 1 in the integrated circuit (a), and the color difference signal (i) is output from the chroma demodulator 2. RY, GY, BY) are configured to be output.

제 2 도는 종래의 원색신호 출력회로 블럭도로서, 이에 도시된 바와 같이 휘도신호 처리부(1)로부터의 휘도신호(Y)와 크로마 복조기(2)로부터의 색차신호(R-Y, G-Y, B-Y)를 원색신호 매트릭스부(3)에 입력받아 원색신호(R, G, B)로 출력하게 구성되어 있다.2 is a block diagram of a conventional primary color signal output circuit, in which the primary colors of the luminance signal Y from the luminance signal processor 1 and the color difference signals RY, GY, BY from the chroma demodulator 2 are shown in FIG. It is input to the signal matrix part 3, and it is comprised so that it may output as primary color signals R, G, and B.

제 3 도는 제 2 도 원색신호 매트릭스부(3)의 상세 회로도로서, 이에 도시된 바와 같이 전원단자(Vcc)가 저항(R5)을 통해 트랜지스터(Q3)의 콜렉터 및 베이스에 접속됨과 아울러 트랜지스터(Q4)의 베이스에 접속되어, 그 트랜지스터(Q3)(Q4)의 에미터에 접지의 저항(R3)(R4)이 접속되고, 상기 전원단자(Vcc)가 트랜지스터(Q2)의 콜렉터에 접속됨과 아울러 저항(R0)을 통해 트랜지스터(Q1)의 콜렉터에 접속되고, 휘도신호(Y) 및 색차신호(R-Y, G-Y, B-Y)가 상기 트랜지스터(Q1), (Q2)의 베이스에 인가되게 접속되며, 그 트랜지스터(Q1)(Q2)의 에미터가 저항(R1)(R2)을 각기 통해 상기 트랜지스터(Q4)의 콜렉터에 접속되어, 상기 트랜지스터(Q1)의 콜렉터에서 원색신호(R, G, B)가 출력되게 구성된 것으로, 이 종래회로의 동작과정을 설명한다.FIG. 3 is a detailed circuit diagram of the primary color signal matrix part 3 of FIG. 2, in which the power supply terminal Vcc is connected to the collector and base of the transistor Q3 through the resistor R5 and the transistor Q4 as shown in FIG. Is connected to the base of the transistor Q3 and Q4, and the grounding resistors R3 and R4 are connected to the emitters of the transistors Q3 and Q4. The power supply terminal Vcc is connected to the collector of the transistor Q2. (R0) is connected to the collector of transistor Q1, and the luminance signal Y and the chrominance signal RY, GY, BY are connected so as to be applied to the bases of the transistors Q1, Q2. The emitters of (Q1) (Q2) are connected to the collector of the transistor (Q4) via resistors (R1) and (R2), respectively, and the primary color signals (R, G, B) are output from the collector of the transistor (Q1). The operation of the conventional circuit will be described.

전원단자(Vcc)에 전원이 인가되고, 휘도신호 처리부(1)로부터 출력되는 휘도신호(Y)가 트랜지스터(Q1)의 베이스에 인가되고, 크로마 복조기(2)로부터 출력되는 색차신호(R-Y, G-Y, B-Y)가 트랜지스터(Q2)의 베이스에 인가되면, 상기 색차신호(R-Y, G-Y, B-Y)에 휘도신호(Y)가 더해진 결과로 보상되어 원색신호(R, G, B)가 출력된다. 즉(R- Y)+Y=R, (G-Y)+Y=G, (B-Y)+Y=B로 되어 트랜지스터(Q1)의 콜렉터에 출력된다.The power is applied to the power supply terminal Vcc, and the luminance signal Y output from the luminance signal processing section 1 is applied to the base of the transistor Q1, and the color difference signals RY and GY output from the chroma demodulator 2. When BY is applied to the base of the transistor Q2, the color difference signals RY, GY, BY are compensated as a result of the luminance signal Y being added, and the primary color signals R, G, and B are output. That is, (R-Y) + Y = R, (G-Y) + Y = G, and (B-Y) + Y = B are output to the collector of transistor Q1.

그러나 상기와 같은 종래의 기술에 있어서는 색차신호 출력회로와 원색신호 출력회로가 분리되어 있음으로 하여 칼라 텔레비젼에 사용할 시에 세트의 종류에 따른 출력방식을 변경하는데 어려움이 뒤따르는 문제점이 있었다.However, in the conventional technology as described above, since the color difference signal output circuit and the primary color signal output circuit are separated, there is a problem in that it is difficult to change the output method according to the type of the set when used for color television.

본 고안은 상기와 같은 종래의 문제점을 감안하여, 휘도신호 및 색차신호를 입력받아 색출력 제어신호에 따라 휘도신호 및 색차신호를 출력하던가 원색신호를 출력할 수 있는 크로마 원색/색차신호 겸용 회로를 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.SUMMARY OF THE INVENTION In view of the above-described problems, the present invention provides a chroma primary / chromatic signal combined circuit capable of receiving a luminance signal and a color difference signal and outputting a luminance signal and a color difference signal or a primary color signal according to a color output control signal. The present invention is described in detail with reference to the accompanying drawings.

제 4 도는 본 고안에 따른 크로마 원색/색차신호 겸용 회로 블럭도로서, 이에 도시한 바와 같이 휘도신호(Y)를 출력하는 휘도신호 처리부(1)와, 색차신호(R-Y, G-Y, B-Y)를 출력하는 크로마 복조기(2)와, 상기 휘도신호(Y)와 색차신호(R-Y, G-Y, B-Y)를 입력받고, 색출력 제어신호(CY)에 따라 휘도신호(Y)와 색차신호(R-Y, G-Y, B-Y)를 출력하거나 원색신호(R, G, B)를 출력하는 매트릭스 색출력 제어부(4)로 구성한다.4 is a circuit block diagram of a chroma primary / color difference signal according to the present invention, and as shown therein, a luminance signal processor 1 for outputting a luminance signal Y and a color difference signal RY, GY, BY are outputted. The chroma demodulator 2 and the luminance signal Y and the color difference signals RY, GY, BY, and receive the luminance signal Y and the color difference signals RY, GY, in accordance with the color output control signal CY. BY) or a matrix color output control section 4 for outputting primary color signals R, G, and B.

제 5 도는 상기 제 4 도 매트릭스 색출력 제어부(4)의 상세 회로도로서, 이에 도시한 바와 같이 전원단자(Vcc)를 저항(R7)을 통해 트랜지스터(Q7)의 에미터에 접속하고, 그 전원단자(Vcc)를 저항(R8)을 통해 상기 트랜지스터(Q7)의 베이스에 접속함과 아울러 저항(R9)을 다시 통해 저항(R10) 및 트랜지스터(Q6)의 베이스에 접속하며, 상기 트랜지스터(Q7)의 콜렉터를 색출력 제어신호(CY)를 베이스에 인가받는 트랜지스터(Q5)의 에미터 및 상기 트랜지스터(Q6)의 에미터에 접속하여, 그 트랜지스터(Q5)(Q6)의 콜렉터를 트랜지스터(Q8, Q10)(Q9)의 베이스에 각기 접속하며, 휘도신호 처리부(1)로부터 출력되는 휘도신호(Y)가 트랜지스터(Q1, Q3)의 베이스에 인가되게 접속하고, 크로마 복조기(2)로부터 출력되는 색차신호(R-Y, G-Y, B-Y)가 트랜지스터(Q2, Q4)의 베이스에 인가되게 접속하며, 상기 전원단자를 상기 트랜지스터(Q3)(Q1, Q4)의 콜렉터에 접속함과 아울러 저항(R1), (R0)을 각기 통해 상기 트랜지스터(Q3), (Q4, Q4)의 콜렉터에 접속하여, 상기 트랜지스터(Q3)(Q4)의 에미터를 상기 트랜지스터(Q8)(Q10)의 콜렉터에 접속하고, 상기 트랜지스터(Q1)(Q2)의 에미터를 저항(R2)(R3)을 각기 통해 상기 트랜지스터(Q9)의 콜렉터에 접속하며, 상기 트랜지스터(Q8)(Q9)(Q10)의 에미터를 저항(R4)(R5)(R6)에 접속하여, 상기 트랜지스터(Q3)의 콜렉터측 접속점 (a)에서 휘도신호(Y)가 출력되고, 상기 트랜지스터(Q1, Q4)의 콜렉터측 접속점에서 색차신호 (R-Y, G-Y, B-Y) 및 원색신호(R, G, B)가 출력되게 구성한 것으로, 이와 같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.FIG. 5 is a detailed circuit diagram of the FIG. 4 matrix color output control section 4. As shown in FIG. 5, the power supply terminal Vcc is connected to the emitter of the transistor Q7 through the resistor R7, and the power supply terminal thereof. (Vcc) is connected to the base of the transistor (Q7) through the resistor (R8), and is connected to the base of the resistor (R10) and the transistor (Q6) through the resistor (R9) again, and the The collector is connected to the emitter of the transistor Q5 to which the color output control signal CY is applied to the base and the emitter of the transistor Q6, and the collectors of the transistors Q5 and Q6 are connected to the transistors Q8 and Q10. Are connected to the base of Q9 and connected so that the luminance signal Y output from the luminance signal processing section 1 is applied to the bases of the transistors Q1 and Q3, and the color difference signal output from the chroma demodulator 2. (RY, GY, BY) are connected to be applied to the base of transistors Q2, Q4. Connecting the power supply terminal to the collectors of the transistors Q3 (Q1 and Q4), and connecting the resistors R1 and R0 to the collectors of the transistors Q3 and Q4 and Q4, respectively. The emitters of the transistors Q3 and Q4 are connected to the collectors of the transistors Q8 and Q10, and the emitters of the transistors Q1 and Q2 are connected through the resistors R2 and R3 respectively. A collector side connection point (a) of the transistor Q3 by connecting the emitters of the transistors Q8, Q9 and Q10 to the resistors R4, R5 and R6. Is configured to output the luminance signal Y and to output the color difference signals RY, GY, BY and the primary color signals R, G, and B at the collector side connection points of the transistors Q1 and Q4. Referring to the effect of the present invention in detail as follows.

휘도신호 처리부(1)에서 출력되는 휘도신호(Y)는 트랜지스터(Q1, Q3)의 베이스에 인가되고, 크로마 복조기(2)에서 출력되는 색차신호(R-Y, G-Y, B-Y)는 트랜지스터(Q2, Q4)의 베이스에 인가된다. 이때 전원단자(Vcc)에 인가되는 전원은 트랜지스터(Q2)의 콜렉터에 인가됨과 아울러 저항(R1)(R0)을 각기 통해 트랜지스터(Q3)(Q1, Q4)의 콜렉터에 인가되고, 저항(R8)을 통해 그 트랜지스터(Q7)의 베이스에 인가됨과 아울러 저항(R9)(R10)에 의해 분압되어 트랜지스터(Q6)의 베이스에 일정 기준전압(Vref)이 인가된다. 또한, 외부에서 공급되는 색출력 제어신호(CY)는 트랜지스터(Q5)의 베이스에 인가되고, 이에 따라 그 색출력 제어신호(CY)가 상기 기준전압(Vref)보다 높은 전압으로 인가되는 경우에 상기 트랜지스터(Q5)는 오프되고 상기 트랜지스터(Q6)는 도통된다.The luminance signal Y output from the luminance signal processing unit 1 is applied to the bases of the transistors Q1 and Q3, and the color difference signals RY, GY and BY output from the chroma demodulator 2 are transistors Q2 and Q4. Is applied to the base. At this time, the power applied to the power supply terminal Vcc is applied to the collector of the transistor Q2, and is applied to the collectors of the transistors Q3, Q1 and Q4 through the resistors R1 and R0, respectively, and the resistor R8. The voltage is applied to the base of the transistor Q7 and divided by the resistors R9 and R10 to apply a predetermined reference voltage Vref to the base of the transistor Q6. In addition, when the color output control signal CY supplied from the outside is applied to the base of the transistor Q5, and thus the color output control signal CY is applied at a voltage higher than the reference voltage Vref. Transistor Q5 is off and transistor Q6 is conductive.

따라서, 상기 트랜지스터(Q5)의 콜렉터에 저전위신호가 출력되어 트랜지스터(Q8)(Q10)가 오프되므로 트랜지스터(Q3)(Q4)도 오프된다.Therefore, since the low potential signal is output to the collector of the transistor Q5 and the transistors Q8 and Q10 are turned off, the transistors Q3 and Q4 are also turned off.

또한, 이때 상기 트랜지스터(Q7)(Q8)의 도통에 의해 그 트랜지스터(Q6)의 콜렉터에 고전위신호가 출력되어 트랜지스터(Q9)가 도통되므로 트랜지스터(Q1)(Q2)도 도통되고, 이에 따라 그 트랜지스터(Q2)의 베이스에 인가되는 색차신호(R-Y, G-Y, B-Y)는 트랜지스터(Q1)의 베이스에 인가되는 휘도신호(Y)에 의하여 보상되어, 그 트랜지스터(Q4)의 콜렉터인 접속점(b)에 원색신호(R, G, B)가 출력된다.At this time, the transistors Q1 and Q2 become conductive because the high potential signal is output to the collector of the transistor Q6 due to the conduction of the transistors Q7 and Q8 to conduct the transistor Q9. The color difference signals RY, GY, BY applied to the base of the transistor Q2 are compensated by the luminance signal Y applied to the base of the transistor Q1, and the connection point b which is a collector of the transistor Q4 is provided. The primary color signals R, G, and B are outputted.

또한, 이때 상기 트랜지스터(Q3)의 오프에 의해 그의 콜렉터인 접속점(a)에는 휘도신호(Y)가 출력되지 않게 된다.At this time, the luminance signal Y is not output to the connection point a which is its collector by turning off the transistor Q3.

한편, 상기 색출력 제어신호(CY)가 기준전압(Vref)보다 낮은 전압으로 인가되는 경우에는 트랜지스터(Q6)는 오프되고 트랜지스터(Q5)는 도통된다.On the other hand, when the color output control signal CY is applied at a voltage lower than the reference voltage Vref, the transistor Q6 is turned off and the transistor Q5 is turned on.

따라서 상기 트랜지스터(Q6)의 콜렉터에 저전위신호가 출력되어 트랜지스터(Q9)가 오프되므로 트랜지스터(Q1), (Q2)도 오프된다.Accordingly, since the low potential signal is output to the collector of the transistor Q6 and the transistor Q9 is turned off, the transistors Q1 and Q2 are also turned off.

또한, 이때 트랜지스터(Q7)(Q5)의 도통에 의해 그 트랜지스터(Q5)의 콜렉터에 고전위신호가 출력되므로 트랜지스터(Q8)(Q10)가 도통되어 트랜지스터(Q3), (Q4)도 도통된다. 따라서, 이때 그 트랜지스터(Q3)의 베이스에 인가되는 휘도신호(Y)에 의하여 그의 콜렉터인 접속점(a)에 휘도신호(Y)가 출력되고, 트랜지스터(Q4)의 베이스에 인가되는 색차신호(R-Y, G-Y, B-Y)가 출력된다.At this time, since the high potential signal is output to the collector of the transistor Q5 due to the conduction of the transistors Q7 and Q5, the transistors Q8 and Q10 are conducted so that the transistors Q3 and Q4 are also conducted. Therefore, at this time, the luminance signal Y is outputted to the connection point a, which is its collector, by the luminance signal Y applied to the base of the transistor Q3, and the color difference signal RY applied to the base of the transistor Q4. , GY, BY).

결국, 색출력 제어신호(CY)를 기준전압(Vref)보다 높은 전압으로 인가한 경우에는 트랜지스터(Q1, Q4)의 콜렉터인 접속점(b)에 원색신호(R, G, B)가 출력되고, 색출력 제어신호(CY)를 기준전압(Vref)보다 낮은 전압으로 인가한 경우에는 트랜지스터(Q3)의 콜렉터인 접속점(a)에 휘도신호(Y)가 출력되고, 트랜지스터(Q1, Q4)의 콜렉터인 접속점(b)에 색차신호(R-Y, G-Y, B-Y)가 출력된다.Consequently, when the color output control signal CY is applied at a voltage higher than the reference voltage Vref, the primary color signals R, G, and B are output to the connection point b, which is the collector of the transistors Q1 and Q4. When the color output control signal CY is applied at a voltage lower than the reference voltage Vref, the luminance signal Y is output to the connection point a which is the collector of the transistor Q3, and the collectors of the transistors Q1 and Q4 are output. The color difference signals RY, GY, BY are output to the in connection point b.

이상에서 상세히 설명한 바와 같이 본 고안은 색출력 제어신호의 전압에 따라 원색신호를 출력하던가 휘도신호 및 색차신호를 출력하게 함으로써 두가지 색신호 출력방법을 원칩(One-Chip)에서 겸용하여 사용할 수 있게 되어, 사용자의 요구에 따라 편리하게 출력방식을 변경할 수 있는 효과가 있게 된다.As described in detail above, the present invention outputs the primary color signal according to the voltage of the color output control signal or outputs the luminance signal and the color difference signal, so that the two color signal output methods can be used in one-chip. According to the needs of the user, the output method can be conveniently changed.

Claims (2)

휘도신호(Y)를 출력하는 휘도신호 처리부(1)와, 색차신호(R-Y, G-Y, B-Y)를 출력하는 크로마 복조기(2)와, 상기 휘도신호(Y) 및 색차신호(R-Y, G-Y, B-Y)를 입력받고 색출력 제어신호(CY)에 따라 원색신호(R, G, B)또는 색차신호(R-Y, G-Y, B-Y) 및 휘도신호(Y)를 출력하는 매트릭스 색출력 제어부(4)를 포함하여 구성된 것을 특징으로 하는 크로마 원색/색차신호 겸용 회로.A luminance signal processor 1 for outputting the luminance signal Y, a chroma demodulator 2 for outputting the color difference signals RY, GY, BY, and the luminance signal Y and the color difference signals RY, GY, BY ) And a matrix color output control unit 4 for outputting primary color signals R, G, B or color difference signals RY, GY, BY and luminance signals Y according to the color output control signal CY. A chroma primary / color difference signal dual circuit. 제 1 항에 있어서, 매트릭스 색출력 제어부(4)는 색출력 제어신호(CY)의 전압을 저항(R8∼R10)에 의해 정된 기준전압(Vref)과 비교하여 선택적으로 도통하는 트랜지스터(Q5)(Q6)와, 상기 트랜지스터(Q5)의 도통에 따라 다이오드(D1) 및 저항(R11)에 걸리는 전압에 의해 도통제어를 받는 트랜지스터(Q8, Q10)와, 상기 트랜지스터(Q6)의 도통에 따라 다이오드(D2) 및 저항(R12)에 걸리는 전압에 의해 도통제어를 받는 트랜지스터(Q9)와, 상기 트랜지스터(Q8)의 도통에 의해 도통제어를 받아 입력 휘도신호(Y)를 출력하는 트랜지스터(Q3)와, 상기 트랜지스터(Q9)의 도통에 의해 도통제어를 받아 입력 휘도신호(Y), 및 색차신호(R-Y, G-Y, B-Y)로부터 원색신호(R, G, B)를 출력하는 트랜지스터(Q1, Q2)와, 상기 트랜지스터(Q10)의 도통에 의해 도통제어를 받아 입력 색차신호(R-Y, G-Y, B-Y)를 출력하는 트랜지스터(Q4)로 구성하여 된 것을 특징으로 하는 크로마 원색/색차신호 겸용 회로.2. The transistor Q5 according to claim 1, wherein the matrix color output control section 4 selectively conducts the voltage of the color output control signal CY by comparing the voltage of the color output control signal CY with the reference voltage Vref determined by the resistors R8 to R10 ( Q6), the transistors Q8 and Q10 subjected to conduction control by the voltage applied to the diode D1 and the resistor R11 according to the conduction of the transistor Q5, and the diode (Q6) according to the conduction of the transistor Q6. A transistor Q9 subjected to conduction control by the voltage applied to D2) and the resistor R12, a transistor Q3 outputting an input luminance signal Y under conduction control by the conduction of the transistor Q8, and Transistors Q1 and Q2 which are subjected to conduction control by the conduction of the transistor Q9 and output the primary color signals R, G and B from the input luminance signal Y and the color difference signals RY, GY and BY; Under the control of the conduction of the transistor Q10, the input color difference signals RY, GY, BY are outputted. Is a chroma primary / color difference signal combined circuit comprising a transistor (Q4).
KR2019890000935U 1989-01-30 1989-01-30 Chroma difference signal circuit KR950005411Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890000935U KR950005411Y1 (en) 1989-01-30 1989-01-30 Chroma difference signal circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890000935U KR950005411Y1 (en) 1989-01-30 1989-01-30 Chroma difference signal circuit

Publications (2)

Publication Number Publication Date
KR900015106U KR900015106U (en) 1990-08-02
KR950005411Y1 true KR950005411Y1 (en) 1995-07-08

Family

ID=19283452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890000935U KR950005411Y1 (en) 1989-01-30 1989-01-30 Chroma difference signal circuit

Country Status (1)

Country Link
KR (1) KR950005411Y1 (en)

Also Published As

Publication number Publication date
KR900015106U (en) 1990-08-02

Similar Documents

Publication Publication Date Title
US4918450A (en) Analog/digital converter circuit
KR950005411Y1 (en) Chroma difference signal circuit
US4578698A (en) Multiple display control apparatus for a television receiver
KR890015614A (en) Automatic tonal correction device and method
KR940020847A (en) Color temperature selection circuit with color matrix correction
KR850001849Y1 (en) Singnal matching circuit
JP2925243B2 (en) Video signal switching circuit
KR900010628Y1 (en) Color signal switching circuit
GB1298124A (en) Transistor circuits
SU684786A1 (en) Colous signal shaper
JPS6241507Y2 (en)
KR950002091Y1 (en) Input signal changing circuit of monitor
KR910001315Y1 (en) Color choosing circuit of charactors on display monitor
JPH067654Y2 (en) Color display device
KR910000748Y1 (en) Boardcasting signal interference prevention circuit of color tv
JPH0563076B2 (en)
JPH0426474B2 (en)
JPS63217891A (en) Chrominance signal output circuit
KR910007425Y1 (en) Multi type signal switching circuit
KR870003025Y1 (en) Color image control circuit
KR930002684Y1 (en) Chrominance compensation circuit
KR910006477Y1 (en) Color signal outline compensation circuit of color monitor
JPH0513091Y2 (en)
JPH0759085B2 (en) Switching circuit
JPH0462635B2 (en)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040618

Year of fee payment: 10

EXPY Expiration of term