KR950005095A - Sound source delay circuit using memory - Google Patents

Sound source delay circuit using memory Download PDF

Info

Publication number
KR950005095A
KR950005095A KR1019930013384A KR930013384A KR950005095A KR 950005095 A KR950005095 A KR 950005095A KR 1019930013384 A KR1019930013384 A KR 1019930013384A KR 930013384 A KR930013384 A KR 930013384A KR 950005095 A KR950005095 A KR 950005095A
Authority
KR
South Korea
Prior art keywords
sound source
output
speaker
speakers
memory
Prior art date
Application number
KR1019930013384A
Other languages
Korean (ko)
Other versions
KR960012985B1 (en
Inventor
김영규
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019930013384A priority Critical patent/KR960012985B1/en
Publication of KR950005095A publication Critical patent/KR950005095A/en
Application granted granted Critical
Publication of KR960012985B1 publication Critical patent/KR960012985B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S7/00—Indicating arrangements; Control arrangements, e.g. balance control
    • H04S7/30—Control circuits for electronic adaptation of the sound field
    • H04S7/302—Electronic adaptation of stereophonic sound system to listener position or orientation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Reverberation, Karaoke And Other Acoustics (AREA)
  • Circuit For Audible Band Transducer (AREA)

Abstract

본 발명은 음원 지연 회로에 관한 것으로, 더욱 상세하게는 다수의 스피커로 하나의 스피커로 하나의 음원을 출력시킬 때 메모리를 이용하여 일부 스피커로 출력하는 음원을 지연시켜 출력하여 음원과 스피커와의 거리에 관계없이 모든 스피커에서 음원이 동시에 출력되도록 하는 메모리를 이용한 지연회로에 관한 것이다.The present invention relates to a sound source delay circuit, and more particularly, when a single sound source is output to one speaker by a plurality of speakers, a distance between the sound source and the speaker by delaying and outputting the sound source output to some speakers by using a memory. The present invention relates to a delay circuit using a memory so that a sound source can be simultaneously output from all speakers regardless.

즉 다수의 스피커로부터 출력되는 음원의 출력시간을 임의로 지연시켜 출력함으로서 음원 청취위치와 관계없이 청취자는 모든 위치에서 스피커에서 출력되는 음원을 동시에 청취할 수 있도록 한 메모리를 이용한 음원 지연 회로에 관한 것이다.That is, the present invention relates to a sound source delay circuit using a memory that allows a listener to simultaneously listen to a sound source output from a speaker at all positions regardless of a sound source listening position by randomly delaying and outputting the output time of sound sources output from a plurality of speakers.

종래 하나의 음원 발생부로부터 출력된 음원을 다수의 스피커로 출력함에 있어서는 모든 스피커에 대하여 동일한 시간에 음원을 출력하도록 구성되어져 음원 발생부와 스피커간에 대칭관계에 의하여 각 스피커마다 서로 다른 시각에 음원이 출력되어지는 경우가 있었다.Conventionally, in outputting a sound source output from a single sound source generator to a plurality of speakers, the sound source is configured to output all the speakers at the same time to all the speakers. It might be printed.

즉 음원 발생부로부터 가까운 곳에 설치된 스피커에서는 음원이 빨리 출력되어지는 반면에 음원으로부터 먼 곳에 설치되어진 스피커로부터는 음원이 뒤늦게 출력되어져 이를 듣는 사람은 메아리를 듣는 것과 같이 음원이 이중으로 들려 정확한 음원을 들을 수 없었다.That is, the sound source is outputted quickly from the speaker installed close to the sound source generator, while the sound source is output late from the speaker installed far from the sound source, and the listener hears the sound as if they hear the echo and hear the correct sound source. Could not.

또한 대중을 가운데 두고 스피커를 설치하였을 경우에는 스피커마다 각기 다른 시각에 음원을 출력함으로 대중들은 음원을 정확하게 듣지 못하는 불편함이 있었다.In addition, when the speaker was installed in the middle of the public, the speakers output the sound at different times, so that the public could not hear the sound source accurately.

따라서 본 발명 메모리를 이용한 음원 지연회로는 제 1 도에서와 같이 음원 발생부로부터 발생한 음원 신간 지연없이 스피커로 출력시켜 스피커로 출력함으로서 청취자는 장소에 관계없이 다수의 스피커 출력을 동시에 들을 수 있는 효과가 있다.Therefore, the sound source delay circuit using the memory of the present invention outputs the speaker to the speaker without delay of the sound source new signal generated from the sound source generator as shown in FIG. 1 so that the listener can simultaneously listen to the output of multiple speakers regardless of the location. have.

Description

메모리를 이용한 음원 지연회로Sound source delay circuit using memory

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제 1 도는 본 발명에 따른 블록도.1 is a block diagram according to the present invention.

Claims (1)

마이크 및 기타 음원 발생장치로 구성되어져 음원을 발생시키는 음원 발생부(110)와, 상기 음원 발생부(110)의 음원을 완충 증폭시켜 스피커(160)로 출력시키는 앰프(120)가 구성되어진 시스템에 있어서, 인에 이블 및 CLK시그날을 발진하여 후단에 인가시키는 발진부(100)와, 상기 발진부(100)의 인에이블 및 CLK시그날에 따라 상기 음원 발생부(110)의 음원 저장 어드레스를 지정하는 라이트 어드레스 지정부(200)와, 상기 지정된 어드레스에 저장된 음원 발생부(110)의 음원 A/D 변환시켜 음원 데이타로 메모리에 인가시키는 음원 데이타 라이트 제어부(600)와, 상기 라이트 어드레스 지정부(200)에 의해 지정된 어드레스에 상기 음원 데이타 라이트 제어부(600)의 음원 데이타를 저장하는 한편 하기 리드 어드레스 지정부(300)에 의해 지정된 음원 데이타를 출력하는 메모리(400)와, 상기 발진부(100)의 인에이블 및 CLK시그날에 따라 상기 메모리(400)에 저장된 음원 데이타의 어드레스를 지정하는 리드 어드레스 지정부(300)와, 상기 지정된 메모리(400)의 어드레스에 저장된 음원 데이타를 D/A변환시켜 엠프(130)를 통하여 스피커(140)로 출력시키는 음원 데이타 리드 제어부(500)로 구성되어짐을 특징으로 하는 메모리를 이용한 음원 지연회로.The system is composed of a microphone and other sound source generating device is configured with a sound source generator 110 for generating a sound source, and an amplifier 120 for buffer amplifying the sound source of the sound source generator 110 to output to the speaker 160 In this case, the oscillation unit 100 oscillates the enable and CLK signals and applies them to the rear end, and a write address for designating a sound source storage address of the sound source generator 110 according to the enable and CLK signals of the oscillator 100. A sound source data write control unit 600 for converting the sound source A / D of the sound source generator 110 stored at the designated address and applying the sound source data to the memory, and the write address designation unit 200. Memo for storing the sound source data of the sound source data write control unit 600 at the address designated by the device and outputting the sound source data designated by the following lead address designation unit 300. 400, a read address designation unit 300 for designating an address of sound source data stored in the memory 400 according to the enable and CLK signals of the oscillator 100, and an address of the designated memory 400. A sound source delay circuit using a memory, characterized in that consisting of a sound source data read control unit 500 for outputting the stored sound source data to the speaker 140 through the D / A conversion. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019930013384A 1993-07-15 1993-07-15 Source delay circuit using memory KR960012985B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930013384A KR960012985B1 (en) 1993-07-15 1993-07-15 Source delay circuit using memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930013384A KR960012985B1 (en) 1993-07-15 1993-07-15 Source delay circuit using memory

Publications (2)

Publication Number Publication Date
KR950005095A true KR950005095A (en) 1995-02-18
KR960012985B1 KR960012985B1 (en) 1996-09-25

Family

ID=19359360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930013384A KR960012985B1 (en) 1993-07-15 1993-07-15 Source delay circuit using memory

Country Status (1)

Country Link
KR (1) KR960012985B1 (en)

Also Published As

Publication number Publication date
KR960012985B1 (en) 1996-09-25

Similar Documents

Publication Publication Date Title
KR950010684A (en) Headphone device with means for detecting user's head rotation
KR900003863A (en) Mute circuit of digital audio equipment
KR950005095A (en) Sound source delay circuit using memory
KR930006623A (en) Music accompaniment sound device
JP2022054030A (en) Digital signal processor and control method for digital signal processor
JPS6124059A (en) Pcm sound reproducing device
JPH10111682A (en) Reverberation effect adding device
KR960025610A (en) Sound source generator
KR910015191A (en) Sound effect device
KR960016433A (en) Data input voice guidance device
KR930016940A (en) Natural Natural Acoustic Switch System
KR980004904A (en) Educational Musical Cycle
KR970017427A (en) Sound field playback device
KR960016154A (en) PCM data compression extension system
KR930003611A (en) Voice recording and playback method and its integrated circuit
KR970008965A (en) Voice output type pager
KR960011806A (en) Meteor fire alarm
KR910006971A (en) Carrier output device
KR890001049A (en) Voice memory device
KR890001048A (en) Voice storage
KR920007399A (en) Voice talkback control method and device
JP2000148138A5 (en)
KR890001043A (en) Voice memory device
KR890001050A (en) Voice memory device
KR970071792A (en) High-speed access method of memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990831

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee