KR950004798Y1 - Auto gain control restrict circuit - Google Patents
Auto gain control restrict circuit Download PDFInfo
- Publication number
- KR950004798Y1 KR950004798Y1 KR92021864U KR920021864U KR950004798Y1 KR 950004798 Y1 KR950004798 Y1 KR 950004798Y1 KR 92021864 U KR92021864 U KR 92021864U KR 920021864 U KR920021864 U KR 920021864U KR 950004798 Y1 KR950004798 Y1 KR 950004798Y1
- Authority
- KR
- South Korea
- Prior art keywords
- agc
- output
- voltage
- gain control
- transistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/63—Generation or supply of power specially adapted for television receivers
Abstract
내용 없음.No content.
Description
제1도는 종래의 AGC(자동이득조절) 전압발생회로도.1 is a conventional AGC (automatic gain control) voltage generation circuit diagram.
제2도는 제1도에서의 동작특성곡선도.2 is an operating characteristic curve in FIG.
제3도는 본 고안의 회로도.3 is a circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
Q1, Q2: 트랜지스터 D1, D2: 다이오드Q 1 , Q 2 : Transistors D 1 , D 2 : Diodes
R1-R : 저항 C1, C2: 콘덴서R 1 -R: Resistor C 1 , C 2 : Capacitor
10 : AGC 레벨검출부10: AGC level detector
본 고안은 입력되는 방송신호의 레벨을 안정화시켜주기 위한 AGC 회로에서 선택된 방송채널이 무신호상태일 경우 AGC 이득이 최대로되어 인접채널신호가 증폭됨에 따른 커다른 노이즈 발생을 방지하기 위한 자동이득 조절 제한회로에 관한 것이다.According to the present invention, when the selected broadcast channel in the AGC circuit for stabilizing the level of the input broadcast signal is in the no signal state, the AGC gain is maximized to automatically adjust the gain to prevent the occurrence of large noise due to the amplification of the adjacent channel signal. It is about a limit circuit.
종래의 AGC(자동이득조절) 전압발생회로는 제1도에서 도시하고 있는 바와같이 출력트랜지스터(Q1) 및 콜렉터저항(R3)과, 상기 출력트랜지스터(Q1)에 기준 바이어스전류(Ib1)를 공급하는 다이오드(D1, D2), 저항(R2-R4) 및 콘덴서(C1)와, 베이스저항(R1)과 그리고 출력콘덴서(C2)로 구성된다.A conventional AGC (automatic gain control) voltage generation circuit has an output transistor Q 1 and a collector resistor R 3 , and a reference bias current I b 1 to the output transistor Q 1, as shown in FIG. 1. ) Is composed of diodes (D 1 , D 2 ), resistors (R 2 -R 4 ) and capacitor (C 1 ), base resistor (R 1 ), and output capacitor (C 2 ).
이와같은 기존의 AGC 전압발생회로는 기준 바이어스전류(Ib1)와 입력신호전류(Ib2)의 합전류인 베이스 전류(Ib)가 증가하면 출력트랜지스터(Q1)의 콜렉터-에미터간전압(VCE)은 작아지고, 베이스 전류(Ib)가 감소하면, 출력트랜지스터(Q1)의 콜렉터-에미터간 전압(VCE)는 커지게 된다.In the conventional AGC voltage generation circuit, when the base current Ib, which is the sum of the reference bias current Ib 1 and the input signal current Ib 2 , increases, the collector-emitter voltage VCE of the output transistor Q 1 is increased. ) Becomes small and the base current Ib decreases, the collector-emitter voltage VCE of the output transistor Q 1 becomes large.
이때 저항(R1-R4)값을 조절하는 것으로 제2도에서 나타내고 있는 바와 같이 DC부하선과 동작점을 설정하면, 입력전류(Ib2)의 세기에 따른 AGC 전압이 출력되게 된다.At this time, when the DC load line and the operating point are set as shown in FIG. 2 by adjusting the values of the resistors R 1 -R 4 , the AGC voltage according to the strength of the input current Ib 2 is output.
그런데 상기와 같은 AGC 전압발생회로는 입력신호 전류레벨에 따른 출력전압을 그대로 AGC 증폭기에 적용함에 따라 선택채널이 무신호 상태라면 상기 AGC 전압발생회로는 큰 출력을 내게되므로 인접채널신호가 실제 출력신호보다 수배정도 증폭되어 세트적용시 큰 노이즈를 발생하게 된다.However, the AGC voltage generation circuit as described above applies the output voltage according to the input signal current level to the AGC amplifier as it is, if the selected channel is in the no signal state, the AGC voltage generation circuit gives a large output, so that the adjacent channel signal is the actual output signal. It is amplified by several times and generates big noise when applying set.
본 고안은 상기와 같은 기존의 AGC 제어전압 발생회로에서의 문제점, 즉 무신호상태시의 인접채널 신호증폭에 따른 큰 노이즈를 방지할 수 있는 자동이득조절 제한회로를 제공하는데 목적이 있다.The present invention aims to provide an automatic gain control limiting circuit capable of preventing a large noise due to an adjacent channel signal amplification in the non-signal state, that is, the conventional AGC control voltage generation circuit as described above.
이하 첨부한 도면에 기초하여 본 고안을 설명하면 다음과 같다.Hereinafter, the present invention will be described based on the accompanying drawings.
제3도는 본 고안의 회로구성도로써, 기존의 AGC 전압발생회로의 후단에 과다한 AGC 출력 전압레벨을 검출하여 차단하기 위한 AGC 레벨검출부(10)를 마련하고 있다.3 is a circuit configuration diagram of the present invention, and provides an AGC level detection unit 10 for detecting and blocking an excessive AGC output voltage level at a rear end of an existing AGC voltage generation circuit.
기존의 AGC 전압발생회로는 앞에서 설명한 바와 같이 콜렉터 저항(R5)을 갖는 출력트랜지스터(Q1)와, 이 출력트랜지스터(Q1)에 기준 베이스 전류를 발생하기 위해 다이오드(D1, D2), 저항(R2-R4) 및 콘덴서(C1)로 구성된 기준 바이어스전류(Ib1) 발생회로와, 상기 기준 바이어스전류(Ib1)와 입력신호전류(Ib2)의 합전류인 베이스 전류(Ib)를 상기 출력트랜지스터(Q1)의 베이스에 전달하기 위한 베이스저항(R1)으로 구성된다.The conventional AGC voltage generation circuit has an output transistor (Q 1 ) having a collector resistor (R 5 ) as described above, and a diode (D 1 , D 2 ) for generating a reference base current in the output transistor (Q 1 ). And a reference bias current (Ib 1 ) generating circuit comprising a resistor (R 2 -R 4 ) and a capacitor (C 1 ), and a base current that is a sum current of the reference bias current (Ib 1 ) and the input signal current (Ib 2 ). And a base resistor R 1 for delivering Ib to the base of the output transistor Q 1 .
상기 AGC 전압발생회로의 출력트랜지스터(Q1)의 콜렉터출력은 AGC 레벨검출부(10)의 저항(R8)을 통하여 최종 AGC 출력으로 제공되게 연결하고, 또한 이 최종 AGC 출력은 저항(R6, R7)에 의해 분압된 VCC 전압으로 베이스 바이어스되는 트랜지스터(Q2)의 에미터측으로 인가되게 연결하여 구성한다.The collector output of the output transistor Q 1 of the AGC voltage generator circuit is connected to be provided to the final AGC output through the resistor R 8 of the AGC level detector 10, and the final AGC output is connected to the resistor R 6 ,. R 7 ) is configured to be connected to the emitter side of the transistor Q 2 which is base biased by the divided VCC voltage.
이와같이 구성된 본 고아의 작용 및 효과를 설명하면 다음과 같다.Referring to the operation and effects of the orphan configured as described above are as follows.
제3도에서, 출력트랜지스터(Q1)의 콜렉터 단에서 출력되는 AGC 전압은 전압(R1)을 통하여 입력되는 베이스 전류(Ib)의 크기에 따라 변화하게 되는데, 이때 기준 바이어스 전류(Ib1)는 다이오드(D1, D2)와 저항(R2-R4)에 의해 적당한 크기로 결정되므로, 베이스전류(Ib)는 입력 신호 전류(Ib2)의 크기에 따라 변화하게 된다.In FIG. 3, the AGC voltage output from the collector terminal of the output transistor Q 1 changes according to the magnitude of the base current Ib input through the voltage R 1 , where the reference bias current Ib 1 is used. Since the proper size is determined by the diodes D 1 and D 2 and the resistors R 2 -R 4 , the base current Ib changes according to the size of the input signal current Ib 2 .
즉, 입력신호전류(Ib2)가 작으면 출력 트랜지스터(Q1)의 콜렉터출력 전압은 증가하게 되고, 입력신호전류(Ib2)가 커지면 출력 트랜지스터(Q1)의 콜렉터 출력전압은 감소하게 된다. 이런 AGC 출력전압은 AGC 레벨 검출부(10)를 통하게 되는데, 출력트랜지스터(Q1)의 콜렉터 출력은 저항(R8)을 통하여 트랜지스터(Q2)의 에미터측에 걸리고 또한 상기 트랜지스터(Q2)의 베이스측에는 저항(R6, R7)으로 분압된 Vcc 전압이 기준 바이어스로 걸려 있기 때문에, 이 트랜지스터(Q2)의 베이스전위보다 에미터전위가 낮은 경우에는 출력트랜지스터(Q1)의 AGC 전압이 저항(R8)을 통하여 그대로 출력되지만, 상기 출력트랜지스터(Q1)의 AGC 출력전압이 커져서 트랜지스터(Q2)의 에미터측 전위가 베이스측 전위보다 높아지게 되면 AGC 레벨 검출부(10)의 트랜지스터(Q2)는 턴 온된다.That is, when the input signal current Ib 2 is small, the collector output voltage of the output transistor Q 1 increases, and when the input signal current Ib 2 increases, the collector output voltage of the output transistor Q 1 decreases. . This AGC output voltage is passed through the AGC level detector 10. The collector output of the output transistor Q1 is applied to the emitter side of the transistor Q 2 through the resistor R 8 and is also the base of the transistor Q 2 . side resistor (R 6, R 7) in, because the Vcc voltage divider hanging a reference bias, when the emitter grounds the low above the base potential of the transistor (Q 2), the AGC voltage of the output transistor (Q 1) resistance (R 8) as it is, the output transistor when the emitter teocheuk potential of the (Q 1) is large, the transistor (Q 2) AGC output voltage is higher than the base-side potential of the transistor (the AGC level detector (10) Q 2 is output via the ) Is turned on.
따라서 AGC 레벨검출부(10)의 출력은 나타나지 않게된다.Therefore, the output of the AGC level detector 10 does not appear.
그러므로 선택한 채널이 무신호일 경우 AGC 전압증가로 인한 인접채널신호 증폭을 방지할 수 있게된다.Therefore, when the selected channel is no signal, it is possible to prevent the amplification of the adjacent channel signal due to the AGC voltage increase.
이상에서 설명한 바와같은 본 고안은 예를들면 위성방송 및 지역방송공용수신 TV에서 지역방송선택시 위성 방송신호가 최대 AGC 전압으로 증폭되거나 또는 그 반대로 위성방송 수신시 지역방송 신호가 최대 AGC 전압으로 증폭됨에 따른 화면 노이즈 현상을 방지할 수 있는 특유의 효과가 나타나게 된다.As described above, for example, the satellite broadcasting signal is amplified to the maximum AGC voltage when the local broadcasting is selected in the satellite broadcasting and the local broadcasting public reception TV, or vice versa. As a result, a unique effect of preventing screen noise may appear.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92021864U KR950004798Y1 (en) | 1992-11-04 | 1992-11-04 | Auto gain control restrict circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92021864U KR950004798Y1 (en) | 1992-11-04 | 1992-11-04 | Auto gain control restrict circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940013991U KR940013991U (en) | 1994-06-29 |
| KR950004798Y1 true KR950004798Y1 (en) | 1995-06-15 |
Family
ID=19343509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR92021864U KR950004798Y1 (en) | 1992-11-04 | 1992-11-04 | Auto gain control restrict circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950004798Y1 (en) |
-
1992
- 1992-11-04 KR KR92021864U patent/KR950004798Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940013991U (en) | 1994-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4298884A (en) | Chroma amplifier and color killer | |
| US4455681A (en) | Dual threshold wide band/narrow band AGC | |
| US3828266A (en) | Signal control circuit | |
| US4147991A (en) | Automatic gain control apparatus | |
| KR940009390B1 (en) | Saturation preventing circuit for transister | |
| US4607234A (en) | Gain-controlled amplifier arrangement | |
| US3786200A (en) | Amplifier for use in communication systems | |
| KR950004798Y1 (en) | Auto gain control restrict circuit | |
| US4812908A (en) | Automatic gain control circuit having a control loop including a current threshold circuit | |
| US4105976A (en) | Automatic gain control | |
| GB2046041A (en) | Signal overload prevention circuit | |
| JPS6353753B2 (en) | ||
| KR840000111A (en) | Automatic deactivation prevention device | |
| US3692933A (en) | X-radiation protection circuit | |
| US4760450A (en) | Limiter circuit for preventing blooming in a video display terminal | |
| US3714598A (en) | Automatic gain control amplifier | |
| JPH021435B2 (en) | ||
| JP2807360B2 (en) | Receiver | |
| KR940008705Y1 (en) | Automatic gain control circuit | |
| US6469577B2 (en) | Automatic level controlling circuit | |
| KR880002514Y1 (en) | Image stabilized device | |
| KR940000249Y1 (en) | Agc voltage detection circuit | |
| JPS5934212Y2 (en) | Protection circuit for signal processing circuit | |
| US4207588A (en) | Color killer | |
| KR910006091Y1 (en) | Sound mute and teletext reset signal generating circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19981127 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |