KR950003697Y1 - 동조검출회로 - Google Patents

동조검출회로 Download PDF

Info

Publication number
KR950003697Y1
KR950003697Y1 KR2019940021503U KR19940021503U KR950003697Y1 KR 950003697 Y1 KR950003697 Y1 KR 950003697Y1 KR 2019940021503 U KR2019940021503 U KR 2019940021503U KR 19940021503 U KR19940021503 U KR 19940021503U KR 950003697 Y1 KR950003697 Y1 KR 950003697Y1
Authority
KR
South Korea
Prior art keywords
band
power supply
transistor
vref
detection
Prior art date
Application number
KR2019940021503U
Other languages
English (en)
Inventor
마사시 이토
슈지 와타나베
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019900016414A external-priority patent/KR910008986A/ko
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Priority to KR2019940021503U priority Critical patent/KR950003697Y1/ko
Application granted granted Critical
Publication of KR950003697Y1 publication Critical patent/KR950003697Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
    • H04B2001/1072—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal by tuning the receiver frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

내용 없음.

Description

동조검출회로
제1도는 본 고안의 제1실시예를 나타낸 회로도.
제2도, 제3도는 각각 제1도의 동작을 설명하기 위해 나타낸 특성도.
제4도는 종래의 동조검출회로를 나타낸 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
2 : FM검파기 C : 콘덴서
R1,R2 : 저항 Vref : 기준전원
MUD : 이조뮤트대역 검출부 BF1,BF2 : 버퍼
TD : 동조대역 검출부 O : 동조검출신호 출력부
7 : 뮤트회로 MUG : 이조뮤트신호 발생부
[산업상의 이용분야]
본 고안은, 예컨대 FM라디오수신기에 사용되는 이조뮤트대역(detuning mute band)검출기능을 갖춘 동조검출회로에 관한 것이다.
[종래의 기술 및 그 문제점]
제4도는 종래의 동조검출회로를 나타낸 것으로, FM중간주파수신호가 공급되는 입력단자(11)는 FM검파기(12)의 입력단에 접속되어 있고, 이 FM검파기(12)의 출력단은 검출앰프(13) 및 앰프(14)에 접속되어 있으며, 이 앰프(14)는 출력단자(15)에 접속되어 있다.
상기 검출앰프(13)의 출력단은 교류신호제거용 콘덴서(C1)를 매개로 접지됨과 더불어 저항(R11) 및 기준전압(Vref)를 매개로 접지되어 있다. 이 저항(R11)의 양단간에는 이조뮤트대역 검출부를 구성하는 트랜지스터(Q11~Q13)가 접속되어 있으며, 트랜지스터(Q12)에는 이조뮤트신호 발생부를 구성하는 트랜지스터(Q16~Q14) 및 저항(R12)을 매개로 뮤트회로(16)가 접속됨과 더불어 저항(R13)을 매개로 동조검출신호를 생성하는 트랜지스터(Q17)가 접속되어 있다. 이 트랜지스터(Q17)의 콜렉터는 저항(R14)를 매개로 전원(Vcc)에 접속됨과 더불어 동조검출신호의 출력단자(17)에 접속되어 있다.
상기 구성에 있어서, 입력단자(11)에 공급된 FM중간주파수신호는 FM검파기(12)에 의해 검차되고, 이 검파출력신호는 검출앰프(13)에 의해 증폭됨과 더불어 앰프(14)를 매개로 출력단자(15)로 출력된다.
상기 검출앰프(13)의 출력신호는 콘덴서(C1)에 의해 교류분이 제거되어 직류화된 후 저항(R11)에 공급되고, 이 저항(R11)이 양단(A-B)간에 발생한 전압치가 예컨대 트랜지스터(Q11, Q12)의 ±VBE이하인 경우에는, 트랜지스터(Q11, Q12)는 오프(OFF)상태로 된다. 따라서, 이들 트랜지스터(Q11, Q12)에 의해 구동되는 트랜지스터(Q17, Q14)도 오프상태로 된다. 이 때문에, 출력단자(17)에는 하이레벨(High Level)의 동조검출신호가 송출되고, 또 뮤트회로(16)는 구동되지 않는다.
한편, 저항(R11)의 양단(A-B)간의 전압이 트랜지스터 Q11 혹은 Q12의 ±VBE이상인 경우에는 트랜지스터 Q11 혹은 Q12가 온(ON)상태로 된다. 따라서, 트랜지스터(Q17)가 온됨으로써 출력단자(17)에는 로우레벨(Low Level)의 이조검출신호가 송출되고, 트랜지스터(Q14)가 온됨으로써 뮤트회로(16)가 구동되어 검파출력이 감쇠된다.
그런데, 상기 종래의 동조회로에 있어서는, 트랜지스터(Q17, Q14)는 트랜지스터 Q11 혹은 Q12의 콜렉터출력전류가 저항(R12, R13)을 매개로 분류된 전류에 의해 구동된다. 즉, 저항(R13, R12)에 의해 분류전류에 의해 동조(이조)검출 및 뮤트회로(16)가 구동된다. 이 때문에, 동조검출대역과 이조뮤트대역의 비를 소정의 비율로 설정할 때, 예컨대 저항(R13)을 작게 하면, 동조검출대역이 좁아지는 동시에 이조뮤트대역이 넓어져 버리기 때문에 대역비의 설정이 어려워진다.
더욱이, 저항(R13)으로부터 트랜지스터(Q17)를 본 임피던스와, 저항(R12)으로부터 트랜지스터(Q15)를 본 임피던스가 서로 다르기 때문에, 저항(R13)과 저항(R12)의 비에 의해 대역비를 설정하는 것은 곤란하다. 또, 대역비는 트랜지스터의 전류증폭율(β)의 영향, 즉 트랜지스터(Q17)의 베이스 전류치에도 방향을 받는다. 예컨대 트랜지스터(Q17)의 콜렉터전류를 제한 하는 저항(R14)의 값에 의해 트랜지스터(Q17)가 온될때의 베이스전류치가 달라지기 때문에, 이에 따라 대역폭이 영향을 받아 대역비가 변화하게 되는 것이다.
[고안의 목적]
본 고안은 상기한 문제점을 해결하기 위해 이루어진 것으로, 동조검출대역과 이조뮤트대역의 대역비의 설정이 용이하고, 게다가 트랜지스터가 페어오차(pair 誤差)를 갖고 있는 경우에 있어서도 대역비가 영향을 받지 않는 검출회로를 제공하고자 함에 그 목적이 있다.
[고안의 구성]
상기한 목적을 달성하기 위해 본 고안은, FM 검파신호에 포함된 교류신호를 제거하기 위한 콘덴서와, 기준전압을 공급하는 기준전원, 이 기준전원과 상기 콘덴서의 상호간에 설치되어 동조검출대역을 설정하는 저항, 상기 저항과 상기 콘덴서의 접속점에 접속된 고입력임피던스의 제1버퍼회로, 상기 저항과 기준전원의 접속점에 접속된 고입력임피던스의 제2버퍼회로, 이들 제1, 제2버퍼회로의 상호간에 설치되어 동조를 검출하는 동조검출부 및, 상기 저항의 임의의 분할점과 기준전원이 상호간에 설치되어 이조뮤트대역을 검출하는 검출부를 설치하고 있다.
[작용]
즉 본 고안은, 동조검출대역을 설정하는 저항의 양단간에 동조를 검출하는 동조검출부를 설치하고, 더욱이 저항의 기준전원측 단부와 저항의 임의의 저항분할점간(저항과 콘덴서의 접속점과 저항분할점간도 마찬가지)에 이조뮤트대역을 검출하는 검출부를 설치함으로써, 이 검출부의 동조검출 대역과 이조뮤트대역의 대역비를 저항치의 비에 의해 고정밀도를 설정할 수 있고, 게다가 각각의 검출부로의 입력전압을 저항의 비에 의해 결정할 수 있기 때문에, 회로소자의 오차의 영향을 제거할 수 있게 된다.
[실시예]
이하, 도면을 참조해서 본 고안의 1실시예에 대해 설명한다.
제1도에 있어서, FM중간주파수신호(Fin)가 공급되는 입력단자(1)는 FM검파기(2)에 접속되어 있고, 이 FM검파기(2)의 출력단은 검출앰프(3) 및 앰프(4)에 접속되어 있으며, 이 앰프(4)의 출력단은 출력단자(5)에 접속되어 있다.
상기 검출앰프(3)의 출력단은 교류신호제거용 콘덴서(C)를 매개로 접지됨과 더불어 검출대역설정용 저항(R1, R2) 및 기준전원(Vref)을 순차로 매개해서 접지되어 있다. 그리고 상기 저항(R1)의 양단(A-B)간에는 각각 다이오드접속되어 리미터(limiter)를 구성하는 트랜지스터(Q8, Q9)가 접속되어 있다.
또, 저항(R2)의 양단(B-C)간에는 이조뮤트대역 검출부(MUD)를 구성하는 트랜지스터(Q7~Q5)가 접속되어 있다. 즉, 저항(R1, R2)의 접속점(B)에는 트랜지스터(Q7, Q5)의 베이스 및 트랜지스터(Q6)의 에미터가 접속되어 있다. 상기 트랜지스터(Q7)의 콜렉터는 그 베이스에 접속되고, 트랜지스터(Q7, Q5)의 에미터는 트랜지스터(Q6)의 베이스에 접속됨과 더불어 저항(R2)과 기준전원(Vref)의 접속점(C)에 접속되어 있다. 상기 트랜지스터(Q6)의 콜렉터는 상기 트랜지스터(Q5)의 콜렉터에 접속되어 있다.
또한, B점의 접속점은 그대로 둔 채로, 이조뮤트대역 검출부(MUD)를 저항(R1)의 양단(A-B)간에 설치하고, 리미터회로를 구성하는 트랜지스터(Q8, Q9)를 저항(R2)의 양단(B-C)간에 설치해도 마찬가지이다.
더욱이, 상기 검출앰프(3)의 출력단과 저항(R1)의 접속점(A)에는 버퍼(BF1)를 구성하는 고입력임피던스의 트랜지스터(Q1)의 베이스가 접속되어 있고, 이 트랜지스터(Q1)의 콜렉터는 전원(Vcc)에 접속됨과 더불어 버퍼(BF2)를 구성하는 고입력임피던스의 트랜지스터(Q2)의 콜렉터에 접속되어 있으며, 이 트랜지스터(Q2)의 베이스는 상기 저항(R2)과 기준전원(Vref)의 접속점(C)에 접속되고, 이들 트랜지스터(Q2, Q1)의 에미터는 각각 정전류원(I)을 매개로 접지되어 있다.
상기 트랜지스터(Q1)의 에미터는 동조대역 검출부(TD)를 구성하는 저항(R3)을 매개로 트랜지스터(Q4)의 에미터에 접속되어 있고, 이 트랜지스터(Q4)의 베이스는 상기 트랜지스터(Q2)의 에미터에 접속됨과 더불어 저항(R4)을 매개로 트랜지스터(Q3)의 에미터에 접속되어 있으며, 이 트랜지스터(Q3)의 베이스는 상기 트랜지스터(Q1)의 에미터에 접속되고, 콜렉터는 상기 트랜지스터(Q4)의 콜렉터와 함께 저항(R5) 및 다이오드접속된 트랜지스터(Q10)을 매개로 접지되어 있다. 이들 저항(R5) 및 트랜지스터(Q10)는 오동작방지회로를 구성하고 있다.
그리고, 트랜지스터(Q3, Q4)의 콜렉터는 저항(R8)을 매개로 동조검출신호 출력부(TO)를 구성하는 트랜지스터(Q11)의 베이스에 접속되어 있고, 이 트랜지스터(Q11)의 에미터는 접지되며, 콜렉터는 저항(R9)를 매개로 상기 전원(Vcc)에 접속됨과 더불어 동조·이조출력단자(6)에 접속되어 있다.
한편, 상기 트랜지스터(Q5, Q6)의 콜렉터는 저항(R6) 및 다이오드접속된 트랜지스터(Q12)를 매개로 접지됨과 더불어 저항(R7)을 매개로 이조뮤트신호 발생부(MUG)를 구성하는 트랜지스터(Q13)의 베이스에 접속되어 있다. 이 트랜지스터(Q13)의 에미터는 접지되고, 콜렉터는 뮤트회로(7)에 접속되어 있다. 이 뮤트회로(7)는 상기 앰프(4)에 접속되어 있고, 이 뮤트회로(7)에 의해 앰프(4)의 이득이 저하되어 검파출력이 감쇠된다.
다음에는 제2도 및 제3도를 참조해서 상기와 같이 구성된 동조검출회로의 동작에 대해 설명한다.
입력단자(1)를 매개로 FM검파기(2)에 중심주파수 fo(10.7MHz)로부터 ±△fo 떨어진 주파수의 신호가 입력된 경우, 저항(R1+R2)의 양단(A-C)에는 FM 검파기(2) 및 검출앰프(3)의 출력신호에 비례하여 ±△V의 전위차가 생긴다. 이 전위차(±△V)는 트랜지스터(Q1, Q2)를 매개로 트랜지스터(Q3, Q4)에 전달되지만, △fo에 의해 │±△V│≥VBEQ3(on), BBEQ4(on)으로 되면, 트랜지스터(Q3) 또는 트랜지스터(Q4)의 콜렉터전류에 의해 트랜지스터(Q11)가 구동되어 동조·이조출력단자(6)로부터 로우레벨의 이조검출신호가 출력된다.
한편, 상기 조건이 │±△V│＜VBEQ3(on), BBEQ4(on)와 같이 된 경우, 트랜지스터(Q3, Q4)가 오프상태로 되므로, 트랜지스터(Q11)도 오프상태로 되어 동조·이조출력단자(6)로부터 하이레벨의 동조검출신호가 출력된다.
상기 이조검출신호가 출력되고 있는 경우, 트랜지스터[Q1(Q2)]의 에미터와 트랜지스터[Q4(Q3)]의 베이스간의 전위는 거의 VBEQ4(on)[VBEQ3(on)]과 같고, 그 전위는 저항(R1, R2)의 양단(A-C)간의 전위(│±△V│)와 같다.
또, 이 상태에 있어서, 저항(R2)의 양단(C-B)간의 전위는 │±△V│[VBEQ4(on), VBE(on)]을 저항 R1과 R2로 전압분할한 것으로, VBE(on)보다 작고, 이조뮤트대역 검출부(MUD)를 구성하는 트랜지스터(Q5~Q7)는 오프상태 그대로이며, 뮤트회로(7)는 구동되지 않는다.
상기 상태로부터 더욱 이조하여 ±△f가 더욱 증가하고, 저항(R2)의 말단(C-B)간의 전위가 트랜지스터(Q5)가 온되는 전위 즉 VBEQ5(on), 또는 트랜지스터(Q6)가 온되는 전위 즉 VBEQ6(on)를 넘으면, 트랜지스터(Q5) 또는 트랜지스터(Q6)가 온되고, 이 콜렉터전류에 의해 트랜지스터(Q13)가 온된다. 따라서, 뮤트회로(7)가 구동되어 검파출력이 감쇠된다.
다음에는 동조검출대역과 이조뮤트대역의 대역비에 대해 설명한다.
검출앰프(3)의 출력신호에 의해 저항(R1, R2)의 양단(A-C)간에 ±△V의 전위차가 생긴 것으로 하면, 동조상태를 나타낼 때는, ±△＜VBEQ3(on), VBEQ4(on)이고, 이조상태를 나타낼 때는, │±△│≥VBEQ3(on), VBEQ4(on)이다.
한편, 이조뮤트가 걸린 때의 저항(R1, R2)의 양단(A-C)간의 전위차를 ±△V1이라 하면, │±△V1│·R2/(R1+R2)≥VBEQ5(on), VBEQ6(on)일 때, 트랜지스터(Q5) 또는 트랜지스터(Q6)가 온되어 뮤트회로(7)가 구동된다.
동조검출대역과 이조뮤트대역의 비는, 트랜지스터[Q3(Q4)]가 온되는 A-C간의 전위차(│±△V│)와 트랜지스터[Q5(Q6)]가 온될 때의 A-C간의 전위차(│±△V1│)의 비이므로, VBEQ3(on)=VBEQ4(on)=VBEQ5(on)=VBEQ6(on)이라 하면, 이조뮤트대역/동조검출대역=│±△V1/│±△V│=1+R1/R2로 되어 저항 R1과 R2의 비에 의해 결정된다.
따라서, 검출대역비를 고정밀도로 결정할 수 있고, 게다가 저항비에 의해 결정할 수 있기 때문에, 트랜지스터의 전류증폭율(β)의 변동에 의한 영향을 받지 않게 되는 것이다.
제3도는 R1/R2=1, 즉 대역비를 “2”로 설정한 경우의 동조검출대역 및 이조뮤트대역의 특성을 나타내고 있다.
상기 실시예에 의하면, 동조검출대역을 설정하는 저항(R1, R2)의 양단간에 동조대역을 검출하는 동조대역검출부(TD)를 설치하고, 더욱이 저항(R2)의 양단간에 이조뮤트대역을 검출하는 이조뮤트대역 검출부(MUD)를 설치하고 있다. 따라서, 이 검출부(MUD)의 이조뮤트대역과 동조검출대역의 대역비를 저항(R1, R2)의 저항치의 비에 의해 고정밀도로 설정할 수 있게 된다.
게다가, 이조뮤트대역 검출부(MUD)의 입력전압을 저항(R1, R2)의 비에 의해 결정할 수 있기 때문에, 트랜지스터의 전류증폭율(β)의 변동에 의한 대역비의 오차가 발생하는 것을 방지할 수 있게 된다.
또한, 본 고안은 상기 실시예에 한정되지 않고, 고안의 요지를 변경하지 않는 범위내에서 여러가지로 변형하여 실시할 수 있다.
한편, 본원 청구범위의 각 구성요건에 병기한 도면의 참조부호는 본원 고안의 이해를 용이하게 하기 위한 것으로, 본원 고안의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.
[고안의 효과]
이상 설명한 바와 같이 본 고안에 의하면, 동조검출대역을 설정하는 저항의 양단간에 동조를 검출하는 검출부를 설치하고, 더욱이 저항의 기준전원측 단부와 저항의 임의의 저항분할점간에 이조뮤트대역을 검출하는 검출부를 설치함으로써, 이 검출부의 이조뮤트대역과 동조검출대역의 대역비를 저항치의 비에 의해 고정밀도로 설정할 수 있고, 게다가 이조뮤트대역 검출부의 입력전압을 저항의 비에 의해 결정할 수 있기 때문에, 회로소자의 오차에 의해 대역비에 오차가 생기는 것을 방지할 수 있는 동조검출회로를 제공할 수 있게 된다.

Claims (15)

  1. FM검파신호가 공급되는 일단을 갖추고서 이 FM 검파신호에 포함된 교류신호를 제거하기 위한 수단(C)과, 기준전압을 공급하는 전원(Vref), 상기 전원(Vref)의 일단과 상기 제거수단(C)의 일단에 접속된 단부를 갖추고서 검출해야 할 대역을 설정하는 저항수단(R1, R2), 상기 저항수단(R1, R2)의 단부가 상호간에 접속되어 동조대역을 검출하는 동조대역 검출수단(TD) 및, 상기 저항수단(R1, R2)의 임의의 분할점과 상기 저항수단(R1, R2)의 단부중의 하나의 상호간에 접속되어 상기 저항수단(R1, R2)에 의해 분할된 전압에 따라 이조뮤트대역을 검출하는 이조뮤트대역 검출수단(MUD)을 구비하여 구성된 것을 특징으로 하는 동조검출회로.
  2. 제1항에 있어서, FM검파신호를 증폭하여 증폭신호를 출력단자(5)로 출력하는 증폭수단(4)과, 상기 이조뮤트대역 검출수단(MUD)으로부터의 출력신호에 따라 상기 증폭수단(4)의 이득을 조절하는 뮤트회로(7)를 더 구비하여 구성된 것을 특징으로 하는 동조검출회로.
  3. FM검파신호가 공급되는 일단을 갖추고서 이 FM검파신호에 포함된 교류신호를 제거하기 위한 수단(C)과, 기준전압을 공급하는 전원(Vref), 상기 전원(Vref)의 일단과 상기 제거수단(C)의 일단의 상호간에 접속되어 검출해야 할 대역을 설정하는 저항수단(R1, R2), 상기 제거수단(C)의 일단에 접속된 입력단을 갖춘 제1버퍼회로(BF1), 상기 전원(Vref)의 일단에 접속된 입력단을 갖춘 제2버퍼회로(BF2), 상기 제1, 제2버퍼회로(BF1, BF2)의 출력단에 접속되어 동조대역을 검출하는 동조대역 검출수단(TD) 및, 상기 저항수단(R1, R2)의 임의의 분할점과 상기 전원(Vref)의 일단에 상호간에 접속되어 이조뮤트대역을 검출하는 이조뮤트대역 검출수단(MUD)을 구비하여 구성된 것을 특징으로 하는 동조검출회로.
  4. 제3항에 있어서, FM검파신호를 증폭하여 증폭신호를 출력단자(5)로 출력하는 증폭수단(4)과, 상기 이조뮤트대역 검출수단(MUD)으로부터의 출력신호에 따라 상기 증폭수단(4)의 이득을 조절하는 뮤트회로(7)를 더 구비하여 구성된 것을 특징으로 하는 동조검출회로.
  5. 제3항에 있어서, 상기 제1버퍼회로(BF1)는 상기 제거수단(C)과 상기 저항(R1)의 접속점에 접속된 베이스를 갖춘 제1트랜지스터에 의해 구성되어 있는 것을 특징으로 하는 동조검출회로.
  6. 제3항에 있어서, 상기 제2버퍼회로(BF2)는 상기 전원(Vref)과 상기 저항(R2)의 접속점에 접속된 베이스를 갖춘 제2트랜지스터에 의해 구성되어 있는 것을 특징으로 하는 동조검출회로.
  7. 제3항에 있어서, 상기 제1버퍼회로(BF1)는 상기 제거수단(C)과 상기 저항(R1)의 접속점에 접속된 베이스를 갖춘 제1트랜지스터에 의해 구성되고, 상기 제2버퍼회로(BF2)는 상기 전원(Vref)과 상기 저항(R2)의 접속점에 접속된 베이스를 갖춘 제2트랜지스터에 의해 구성되며, 상기 동조대역 검출수단(TD)은 상기 제1, 제2트랜지스터의 에미터에 접속된 베이스를 갖춘 제3, 제4트랜지스터와 이 제3, 제4트랜지스터의 콜렉터에 접속된 베이스를 갖춘 제5트랜지스터에 의해 구성되어 있는 것을 특징으로 하는 동조검출회로.
  8. 제3항에 있어서, 상기 이조뮤트대역 검출수단(MUD)은, 상기 저항수단(R1, R2)의 임의의 분할점에 접속된 베이스를 갖춘 제6트랜지스터와, 상기 전원(Vref)의 일단에 접속된 베이스를 갖춘 제7트랜지스터에 의해 구성되어 있는 것을 특징으로 하는 동조검출회로.
  9. FM검파신호가 공급되는 일단을 갖추고서 이 FM검파신호에 포함된 교류신호를 제거하기 위한 콘덴서(C)와, 기준전압을 공급하는 전원(Vref), 상기 전원(Vref)의 일단과 상기 콘덴서(C)의 일단의 상호간에 접속되어 검출해야 할 대역을 설정하는 저항수단(R1, R2), 상기 콘덴서(C)의 일단에 접속된 입력단을 갖춘 고입력임피던스의 제1버퍼회로(BF1), 상기 전원(Vref)의 일단에 접속된 입력단을 갖춘 고입력임피던스의 제2버퍼회로(BF2), 상기 제1, 제2버퍼회로(BF1, BF2)의 출력단에 접속되어 동조대역을 검출하는 동조대역 검출수단(TD), 상기 저항수단(R1, R2)의 임의의 분할점과 상기 전원(Vref)의 일단의 상호간에 접속되어 이조뮤트대역을 검출하는 이조뮤트대역 검출수단(MUD), FM검파신호를 증폭하여 증폭신호를 출력단자(5)로 출력하는 증폭수단(4) 및, 상기 이조뮤트대역 검출수단(MUD)으로부터의 출력신호에 따라 상기 증폭수단(4)의 이득을 조절하는 뮤트회로(7)를 구비하여 구성된 것을 특징으로 하는 동조검출회로.
  10. 제9항에 있어서, 상기 제1버퍼회로(BF1)는 상기 콘덴서(C)의 일단에 접속된 베이스를 갖춘 제1트랜지스터에 의해 구성되어 있는 것을 특징으로 한 동조검출회로.
  11. 제9항에 있어서, 상기 제2버퍼회로(BF2)는 상기 전원(Vref)의 일단에 접속된 베이스를 갖춘 제2트랜지스터에 의해 구성되어 있는 것을 특징으로 하는 동조검출회로.
  12. 제9항에 있어서, 상기 제1버퍼회로(BF1)는 상기 콘덴서(C)의 일단에 접속된 베이스를 갖춘 제1트랜지스터에 의해 구성되고, 상기 제2버퍼회로(BF2)는 상기 전원(Vref)의 일단에 접속된 베이스를 갖춘 제2트랜지스터에 의해 구성되며, 상기 동조대역 검출수단(TD)은 상기 제1, 제2트랜지스터의 에미터에 접속된 베이스를 갖춘 제3, 제4트랜지스터와 이 제3, 제4트랜지스터의 콜렉터에 접속된 베이스를 갖춘 제5트랜지스터에 의해 구성되어 있는 것을 특징으로 하는 동조검출회로.
  13. 제9항에 있어서, 상기 이조뮤트대역 검출수단(MUD)은, 상기 저항수단(R1, R2)의 임의의 분할점에 접속된 베이스를 갖춘 제6트랜지스터와, 상기 전원(Vref)의 일단에 접속된 베이스를 갖춘 제7트랜지스터에 의해 구성되어 있는 것을 특징으로 하는 동조검출회로.
  14. FM검파신호가 공급되는 일단을 갖추고서 FM검파신호에 포함된 교류신호를 제거하기 위한 콘덴서(C)와, 기준전압을 공급하는 전원(Vref), 상기 전원(Vref)의 일단과 상기 콘덴서(C)의 일단의 상호간에 접속되어 검출해야 할 대역을 설정하는 저항수단(R1, R2), 상기 콘덴서(C)의 일단에 접속된 입력단을 갖춘 제1버퍼회로(BF1), 상기 전원(Vref)의 일단에 접속된 입력단을 갖춘 제2버퍼회로(BF2), 상기 제1, 제2버퍼회로(BF1, BF2)의 출력단에 접속되어 동조대역을 검출하는 동조대역 검출수단(TD) 및, 상기 저항수단(R1, R2)의 임의의 분할점과 상기 저항수단(R1, R2)의 단부중의 하나의 상호간에 접속된 이조뮤트대역 검출수단(MUD)을 구비하여 구성된 것을 특징으로 하는 동조검출회로.
  15. FM검파신호를 증폭하는 제1증폭수단(3)과, 상기 제1증폭수단(3)으로부터 출력되는 출력신호에 포함된 교류신호를 제거하기 위한 콘덴서(C)와, 기준전압을 공급하는 전원(Vref), 상기 전원(Vref)의 일단과 상기 콘덴서(C)의 일단의 상호간에 접속되어 검출해야 할 대역을 설정하는 저항수단(R1, R2), 상기 콘덴서(C)의 일단에 접속된 입력단을 갖춘 고입력임피던스의 제1버퍼회로(BF1), 상기 전원(Vref)의 일단에 접속된 입력단을 갖춘 고입력임피던스의 제2버퍼회로(BF2), 상기 제1, 제2버퍼회로(BF1, BF2)의 출력단에 접속되어 동조대역을 검출하는 동조대역 검출수단(TD), 상기 저항수단(R1, R2)의 임의의 분할점과 상기 전원(Vref)의 일단의 상호간에 접속되어 이조뮤트대역을 검출하는 이조뮤트대역 검출수단(MUD), FM검파신호를 증폭하여 증폭신호를 출력단자로 출력하는 제2증폭수단(4) 및, 상기 이조뮤트대역 검출수단(MUD)으로부터의 출력신호에 따라 상기 제2증폭수단(4)의 이득을 조절하는 뮤트회로(7)를 구비하여 구성된 것을 특징으로 하는 동조검출회로.
KR2019940021503U 1990-10-16 1994-08-24 동조검출회로 KR950003697Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940021503U KR950003697Y1 (ko) 1990-10-16 1994-08-24 동조검출회로

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019900016414A KR910008986A (ko) 1989-10-17 1990-10-16 동조검출회로
KR2019940021503U KR950003697Y1 (ko) 1990-10-16 1994-08-24 동조검출회로

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019900016414A Division KR910008986A (ko) 1989-10-17 1990-10-16 동조검출회로

Publications (1)

Publication Number Publication Date
KR950003697Y1 true KR950003697Y1 (ko) 1995-05-11

Family

ID=26628366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940021503U KR950003697Y1 (ko) 1990-10-16 1994-08-24 동조검출회로

Country Status (1)

Country Link
KR (1) KR950003697Y1 (ko)

Similar Documents

Publication Publication Date Title
GB1127801A (en) Signal translating system
GB2107947A (en) Improvements in or relating to transistor mixer and amplifier input stages for radio receivers
US4446441A (en) Transient noise free type amplifier circuit
US2840699A (en) Transistor squelch system or the like
JPS6117373B2 (ko)
KR950003697Y1 (ko) 동조검출회로
EP0732807A2 (en) Controllable filter arrangement
US3628168A (en) Differential amplifying circuit
US4054839A (en) Balanced synchronous detector circuit
US4283793A (en) Muting signal generation circuit for an FM receiver
US5239702A (en) Tuning detector
US2853603A (en) Dual channel transistor amplifier
US4236253A (en) Monostable multivibrator for use in pulse count demodulator or the like
US4383136A (en) Muting circuit for AM stereophonic receiver
US3343099A (en) Audio compressor circuit
US6556050B2 (en) High speed signal window detection
US3660774A (en) Single stage differential amplifier
KR880001940Y1 (ko) 증폭회로
US4985685A (en) Detector circuit including current attenuating circuit and capacitor
KR890004490A (ko) 출력처리회로
US3466556A (en) Amplitude detector having a tunnel diode linearity compensating circuit
SU1517115A1 (ru) Детектор амплитудно- или частотно-модулированных сигналов
US2057112A (en) Constant potential system
JPH0640604B2 (ja) 周波数変換回路
SU1626327A1 (ru) Дифференциальный усилитель

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee