KR950002695B1 - Operation checking circuit for portable computer - Google Patents

Operation checking circuit for portable computer Download PDF

Info

Publication number
KR950002695B1
KR950002695B1 KR1019930001083A KR930001083A KR950002695B1 KR 950002695 B1 KR950002695 B1 KR 950002695B1 KR 1019930001083 A KR1019930001083 A KR 1019930001083A KR 930001083 A KR930001083 A KR 930001083A KR 950002695 B1 KR950002695 B1 KR 950002695B1
Authority
KR
South Korea
Prior art keywords
signal
output
power
input
gates
Prior art date
Application number
KR1019930001083A
Other languages
Korean (ko)
Other versions
KR940018721A (en
Inventor
임수용
Original Assignee
주식회사금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 이헌조 filed Critical 주식회사금성사
Priority to KR1019930001083A priority Critical patent/KR950002695B1/en
Publication of KR940018721A publication Critical patent/KR940018721A/en
Application granted granted Critical
Publication of KR950002695B1 publication Critical patent/KR950002695B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

The circuit for turning off the power if the computer does not operate includes ; an address decoder(11) decoding the address signal(SA9-0) according to the I/O read (IOR), I/O write(IOW), and enable(EN) signals ; a timer controllers(12,13) providing the preset reference check time signal ; AND gates(AD11-17) providing the serial I/O(SIOPD), FDD (FDDPD), keyboard(KBOPD), PCMCI(PMCCD), and VGA(VGAPD) power-off signals selectively according to the logical multiplication of the output of the address decoder and timer controllers ; an AND gate(AD18) providing the super I/O power-off signal(SUIOPD) after logically multiplying the outputs of the AND gates(AD11-14); and an AND gate providing the global stand-by signal(GSB) after logically multiplying the outputs of the AND gates(AD15-18).

Description

휴대용 컴퓨터 시스템의 동작 체크회로Operation check circuit of portable computer system

제1도는 종래의 동작 체크회로도.1 is a conventional operation check circuit diagram.

제2도는 본 발명의 동작 체크회로도.2 is an operation check circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 어드레스 디코더 12, 13 : 타이머 콘트롤러11: address decoder 12, 13: timer controller

AD11-AD17, AD18, AD19 : 앤드게이트AD11-AD17, AD18, AD19: ANDGATE

본 발명은 노트북형 컴퓨터 및 랩탑형 컴퓨터 등과 같이 배터리의 충전전원을 주전원 공급원으로 사용하는 휴대용(portable)컴퓨터 시스템에서, 프롬프트(prompt) 상태인 노멀모드에서 컴퓨터 시스템을 구성하는 각 부위의 동작상태를 체크하고, 동작하지 않을 경우에 전원을 차단하도록 제어신호를 출력하여 배터리 전원의 소모를 최소로 줄일 수 있도록 하는 휴대용 컴퓨터 시스템의 동작 체크회로에 관한 것이다.The present invention relates to a portable computer system using a charging power of a battery as a main power source, such as a notebook computer and a laptop computer, the operation state of each part constituting the computer system in the prompt normal mode The present invention relates to an operation check circuit of a portable computer system that checks and outputs a control signal to cut off power when not operating, thereby minimizing consumption of battery power.

종래에는 컴퓨터 시스템을 구성하는 각각의 부위를 모두 체크하여 전원의 공급을 제어하지 않고, 제한된 수개의 부위만을 체크하여 동작을 제어하도록 하는 것으로서, 제1도에 도시된 바와같이 타이머 및 PMU를 포함하고 있는 칩세트/타이머용 집적소자(1)를 이용하여 전원공급을 제어하게 구성한 것으로 칩세트/타이머용 집적소자(1)가 키보드 콘트롤러, VGA콘트롤러, 하드디스크 드라이브, 플로피 디스크 드라이브 및 프로그래머블 메모리의 동작상태만을 체크하여 동작하지 않을 경우에 키보드 전원차단신호(KBOPD), VGA전원차단신호(VGACPD), 하드디스크 드라이브 및 플로피 디스크 드라이브 전원차단신호(HDDPD,FDDPD)와, 프로그래머블 메모리 전원차단신호(PMPD)를 출력하였다.Conventionally, it checks each part constituting the computer system without controlling the supply of power, but checks only a limited number of parts to control the operation, and includes a timer and a PMU as shown in FIG. The chip set / timer integrated device 1 is configured to control the power supply, and the chip set / timer integrated device 1 operates the keyboard controller, the VGA controller, the hard disk drive, the floppy disk drive, and the programmable memory. Keyboard power cutoff signal (KBOPD), VGA power cutoff signal (VGACPD), hard disk drive and floppy disk drive power cutoff signals (HDDPD, FDDPD) and programmable memory power cutoff signal (PMPD) Was output.

그러므로 제한된 수개의 부위의 동작만을 체크하여 전원공급을 제어하고, 나머지 부위에는 동작여부에 관게없이 계속 전원을 공급하므로 배터리 전원의 소모가 많고, 배터리의 라이프(life) 시간이 단축되는 문제점이 있었다.Therefore, the power supply is controlled by checking only the operation of a limited number of parts, and the remaining parts are continuously supplied with power irrespective of the operation, which consumes a lot of battery power and shortens the life time of the battery.

본 발명은 상기와 같은 종래의 제반 문제점들을 해결하기 위하여 창안한 것으로서, 어드레스 디코더와 타이머 콘트롤러의 출력신호로 각 부위의 동작상태를 체크하여 전원차단신호를 출력함과 아울러 각 부위가 모두 동작하지 않을 경우에 글로발 스탠드 바이신호를 출력하여 배터리 전원의 소모를 최소로 줄임으로써 배터리의 전원을 효율적으로 관리하고, 라이프 시간을 연장할 수 있도록 하는 동작 체크회로를 제공하는데 목적이 있는 것으로 이를 첨부된 제2도의 도면을 참조하여 상세히 설명한다.The present invention has been made to solve the above-mentioned problems, and the output signal of the address decoder and the timer controller to check the operation state of each part to output a power off signal and not to operate each part. In this case, an object of the present invention is to provide an operation check circuit for efficiently managing battery power and extending life time by outputting a global stand-by signal to minimize battery power consumption. It will be described in detail with reference to the drawings.

제2도는 본 발명의 동작 체크회로도로서 이에 도시된 바와같이, 입출력 리드신호(IOR), 입출력 라이트신호(IOW) 및 인에이블 신호(EN)에 따라 어드레스 신호(SA9-SA0)를 디코딩하는 어드레스 디코더(11)와, 설정된 기준동작 체크시간신호를 출력하는 타이머 콘트롤러(l2,13)와, 상기 어드레스 디코더(11) 및 타이머 콘트롤러(12,13)의 출력신호를 논리곱하여 직렬 입출력 전원차단신호(SIOPD), 병렬 입출력 전원차단신호(PIOPD), 하드디스크 드라이브 전원차단신호(HDDPD), 플로피 디스크 드라이브 전원차단신호(FDDPD), 키보드 전원차단신호(KBOPD), PCMCIA전원차단신호(PMCCD) 및 VGA전원차단신호(VGAPD)를 각기 출력하는 앤드게이트(AD11-AD17)와, 상기 앤드게이트(AD11-AD14)의 출력신호를 논리곱하여 슈퍼 입출력 전원차단신호(SUIOPD)를 출력하는 앤드게이트(AD18)와, 상기 앤드게이트(AD15-AD18)의 출력신호를 논리곱하여 글로발 스탠드바이 신호(GSB)를 출력하는 앤드게이트(AD19)로 구성하였다.2 is an operation check circuit diagram of the present invention, as shown therein, an address decoder for decoding the address signals SA9-SA0 according to the input / output read signal IOR, the input / output write signal IOW, and the enable signal EN. (11), the timer controllers (1, 2, 13) for outputting the set reference operation check time signal, and the output signals of the address decoder (11) and the timer controller (12, 13) are logically multiplied by the serial input / output power cut-off signal (SIOPD). ), Parallel I / O Power Off Signal (PIOPD), Hard Disk Drive Power Off Signal (HDDPD), Floppy Disk Drive Power Off Signal (FDDPD), Keyboard Power Off Signal (KBOPD), PCMCIA Power Off Signal (PMCCD) and VGA Power Off AND gates AD11-AD17 for respectively outputting the signal VGAPD, AND gates AD18 for outputting the super input / output power cutoff signal SUIOPD by ANDing the output signals of the AND gates AD11-AD14, and And gate (A The AND signal AD19 outputs the global standby signal GSB by multiplying the output signal of D15-AD18).

이와같이 구성된 본 발명의 동작 체크회로는 전원을 차단하기 위한 각각의 부위의 포트들을 어드레스 디코더(11)가 입출력 리드신호(IOR), 입출력 라이트신호(IOW) 및 인에이블 신호(EN)에 따라 어드레스 신호(SA9-SA0)를 디코딩하여 출력하는 것으로 예를들면, 어드레스 신호(SA9-SA0)의 값이 2F8H-2FFH(여기서, H는 16진수를 나타냄) 및 3F8H-3FFH일 경우에는 직렬 입출력포트 제어신호(SIO)를 출력하고, 278H-27AH, 378H-37AH및 3BCH-3BEH일 경우에는 병렬 입출력포트 제어 신호(PIO)를 출력하며, 1FOH-1F7H일 경우에는 하드디스크 드라이브 제어신호(HDD)를 출력하며, 3F0H-3F7H일 경우에는 플로프디스크드라이브 제어신호(FDD)를 출력하며, 060H및 064H일 경우에는 키보드 제어신호(KBC)를 출력하여, 3E0H-3E4H일 경우에는 PCMCIA제어신호(PMC)를 출력하며, 3B4H, 3B5H, 3BAH및 3DAH일 경우에는 VGA제어신호(VGA)를 출력한다.In the operation check circuit of the present invention configured as described above, the address decoder 11 transmits the ports of the respective portions to cut off the power according to the input / output read signal IOR, the input / output write signal IOW, and the enable signal EN. Decoding and outputting (SA9-SA0), for example, if the value of the address signal SA9-SA0 is 2F8 H -2FF H (where H represents hexadecimal) and 3F8 H -3FF H is serial Outputs I / O port control signal (SIO) and outputs parallel I / O port control signal (PIO) for 278 H -27A H , 378 H -37A H and 3BC H -3BE H , and for 1FO H -1F7 H the output control signals to the hard disk drive (HDD) and, 3F0 -3F7 H when H is one, and outputs the flat rope disk drive control signal (FDD), 060 H and 064 H, the case of outputting a control signal keyboard (KBC) and, when 3E0 H H -3E4 has PCMCIA outputs a control signal (PMC), H 3B4, 3B5 H, 3BA In the case of H and 3DA H , a VGA control signal (VGA) is output.

그리고 타이머 콘트롤러(12)(13)는 동작 체크할 각각의 부위에 따라 미리 설정된 기준 동작 체크시간 신호를 출력한다.The timer controller 12 or 13 outputs a preset reference operation check time signal according to each portion to be checked for operation.

그러면 앤드게이트(AD11-AD17)는 어드레스 디코더(11) 및 타이머 콘트롤러(12,13)의 출력신호를 논리곱 즉, 기준동작체크시간 신호의 주기로 각 부위의 동작상태를 체크하고, 동작하지 않을 경우에는 직렬 입출력 전원차단신호(SIOPD), 병렬 입출력 전원차단신호(PIOPD), 하드디스크 드라이브 전원차단신호(HDDPD), 플로피 디스크 드라이브 전원차단신호(FDDPD), 키보드 전원차단신호(KBOPD), PCMCIA전원차단신호(PMCCD) 및 VGA전원차단신호(VGAPD)를 각기 출력하여 전원을 차단시키게 한다.Then, the AND gates AD11-AD17 check the operation state of each part by the logical product of the output signals of the address decoder 11 and the timer controllers 12 and 13, that is, the period of the reference operation check time signal. Serial I / O Power Off Signal (SIOPD), Parallel I / O Power Off Signal (PIOPD), Hard Disk Drive Power Off Signal (HDDPD), Floppy Disk Drive Power Off Signal (FDDPD), Keyboard Power Off Signal (KBOPD), PCMCIA Power Off The signal PMCCD and the VGA power off signal VGAPD are outputted to turn off the power.

또한 앤드게이트(AD11-AD14)가 모두 직렬 입출력 전원차단신호(SIOPD), 병렬 입출력 전원차단신호(PIOPD), 하드디스크 드라이브 전원차단신호(HDDPD), 플로피 디스크 드라이브 전원차단신호(FDDPD)를 출력할 경우에는 앤드게이트(AD18)가 슈퍼 입출력 전원차단신호(SUIOPD)를 출력하여 전원을 차단시키게 하고, 앤드게이트(AD11-AD18)가 모두 직렬 입출력 전원차단신호(SIOPD), 병렬 입출력 전원차단신호(PIOPD), 하드디스크 드라이브 전원차단신호(HDDPD), 플로피 디스크 드라이브 전원차단신호(FDDPD), 키보드 전원차단신호(KBOPD), PCMCIA전원차단신호(PMCCD) 및 VGA전원차단신호(VGAPD)를 출력하는 것은 컴퓨터 시스템 전체가 동작 중지상태로 있는 것으로 앤드게이트(AD19)가 글로발 스탠드바이신호(GSB)를 출력하여 스탠드 바이상태나 오프상태로 되게 한다.In addition, the AND gates AD11 to AD14 can output the serial input / output power cutoff signal (SIOPD), the parallel input / output power cutoff signal (PIOPD), the hard disk drive power cutoff signal (HDDPD), and the floppy disk drive power cutoff signal (FDDPD). In this case, the AND gate AD18 outputs a super input / output power cut signal SUIOPD to cut off the power, and the AND gates AD11 to AD18 all output a serial input / output power cut signal SIOPD and a parallel input / output power cut signal PIOPD. ), Hard disk drive power down signal (HDDPD), floppy disk drive power down signal (FDDPD), keyboard power down signal (KBOPD), PCMCIA power down signal (PMCCD) and VGA power down signal (VGAPD) As the whole system is in the stopped state, the AND gate AD19 outputs the global standby signal GSB to be in the standby state or the off state.

이상에서와 같이 본 발명은 휴대용 컴퓨터 시스템의 각 부위의 동작을 체크하여 동작하지 않을 경우에 전원을 차단하게 함으로써 배터리의 충전전원을 효율적으로 사용하고, 소모량을 줄여 라이프 시간을 길게 연장할 수 있는 효과가 있다.As described above, the present invention has the effect of checking the operation of each part of the portable computer system to cut off the power when not in operation to efficiently use the charging power of the battery, reduce the consumption, and extend the life time. There is.

Claims (1)

입출력 리드신호(IOR), 입출력 라이트 신호(IOW) 및 언에이블 신호(EN)에 따라 어드레스 신호(SA9-SA0)를 디코딩하는 어드레스 디코더(11)와, 설정된 기준동작 체크시간신호를 출력하는 타이머 콘트롤러(12,13)와, 상기 어드레스 디코더(11) 및 타이머 콘트롤러(12,13)의 출력신호를 논리곱하여 직렬 입출력 전원차단신호(SIOPD), 병렬 입출력 전원차단신호(PIOPD), 하드디스크 드라이브 전원차단신호(HDDPD), 플로피 디스크 드라이브 전원차단신호(FDDPD), 키보드 전원차단신호(KBOPD), PCMCIA전원차단신호(PMCCD) 및 VGA전원차단신호(VGAPD)를 각기 출력하는 앤드게이트(AD11-AD17)와, 상기앤드게이트(AD11-AD14)의 출력신호를 논리곱하여 슈퍼 입출력 전원차단신호(SUIOPD)를 출력하는 앤드게이트(AD18)와, 상기 앤드게이트(AD15-AD18)의 출력신호를 논리곱하여 글로발 스탠드바이신호(GSB)를 출력하는 앤드게이트(AD19)로 구성함을 특징으로 하는 휴대용 컴퓨터 시스템의 동작 체크회로.An address decoder 11 for decoding the address signals SA9-SA0 according to the input / output read signal IOR, the input / output write signal IOW and the enable signal EN, and a timer controller for outputting a set reference operation check time signal. (12, 13), and the output signal of the address decoder 11 and the timer controller (12, 13) by the logical AND, the serial input and output power cut-off signal (SIOPD), parallel input and output power cut-off signal (PIOPD), hard disk drive power off AND gate (AD11-AD17) for outputting signal (HDDPD), floppy disk drive power cutoff signal (FDDPD), keyboard power cutoff signal (KBOPD), PCMCIA power cutoff signal (PMCCD), and VGA power cutoff signal (VGAPD) The AND gate AD18 outputs the super input / output power cutoff signal SUIOPD by ANDing the output signals of the AND gates AD11-AD14, and the output signal of the AND gates AD15-AD18. Signal (GSB) Operation of the portable computer system characterized in that it consists of the AND gate (AD19) for outputting check circuit.
KR1019930001083A 1993-01-28 1993-01-28 Operation checking circuit for portable computer KR950002695B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930001083A KR950002695B1 (en) 1993-01-28 1993-01-28 Operation checking circuit for portable computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930001083A KR950002695B1 (en) 1993-01-28 1993-01-28 Operation checking circuit for portable computer

Publications (2)

Publication Number Publication Date
KR940018721A KR940018721A (en) 1994-08-18
KR950002695B1 true KR950002695B1 (en) 1995-03-24

Family

ID=19350086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930001083A KR950002695B1 (en) 1993-01-28 1993-01-28 Operation checking circuit for portable computer

Country Status (1)

Country Link
KR (1) KR950002695B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480415B1 (en) * 1996-08-14 2005-06-07 삼성전자주식회사 How to check CD-ROM drive's operation status

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317839B1 (en) * 1999-01-19 2001-11-13 International Business Machines Corporation Method of and apparatus for controlling supply of power to a peripheral device in a computer system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480415B1 (en) * 1996-08-14 2005-06-07 삼성전자주식회사 How to check CD-ROM drive's operation status

Also Published As

Publication number Publication date
KR940018721A (en) 1994-08-18

Similar Documents

Publication Publication Date Title
US11573622B2 (en) Discrete power control of components within a computer system
US5708819A (en) Process and apparatus for generating power management events in a computer system
US5926641A (en) Clock frequency change circuit
KR970006390B1 (en) Apparatus for reducing computer system power consumption
US5388265A (en) Method and apparatus for placing an integrated circuit chip in a reduced power consumption state
US5446906A (en) Method and apparatus for suspending and resuming a keyboard controller
KR930003827B1 (en) Power saving system
EP0242010B1 (en) Clock circuit for a data processor
KR0128275B1 (en) Desktop computer system having multi-level power management
KR100352045B1 (en) Methods and apparatus for reducing power consumption in computer systems
KR930008258B1 (en) Computer system w/control processor of power supply for memoery unit
US5664203A (en) Peripheral device input-initiated resume system for combined hibernation system and back-up power supply for computer
US5559966A (en) Method and apparatus for interfacing a bus that operates at a plurality of operating potentials
KR100278355B1 (en) Computer system and control method of this computer system
JPH10117449A (en) Method and device for switching power source
US5603036A (en) Power management system for components used in battery powered applications
US5867718A (en) Method and apparatus for waking up a computer system via a parallel port
KR950002695B1 (en) Operation checking circuit for portable computer
KR100213079B1 (en) Method for stabilizing system in beginning of wake-up mode
KR950007113B1 (en) Power control apparatus for computer
KR20000008581A (en) Computer system having power management function
JPH01251120A (en) Information processor
KR19980050479A (en) Sleep mode enable / disable method and device
JPS6375913A (en) Power controller for personal computer
KR930002300B1 (en) Method for stand-by function of p.c.

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee