KR950002214Y1 - Image aperture compensating circuit - Google Patents

Image aperture compensating circuit Download PDF

Info

Publication number
KR950002214Y1
KR950002214Y1 KR92005246U KR920005246U KR950002214Y1 KR 950002214 Y1 KR950002214 Y1 KR 950002214Y1 KR 92005246 U KR92005246 U KR 92005246U KR 920005246 U KR920005246 U KR 920005246U KR 950002214 Y1 KR950002214 Y1 KR 950002214Y1
Authority
KR
South Korea
Prior art keywords
signal
video signal
contour correction
image
combining
Prior art date
Application number
KR92005246U
Other languages
Korean (ko)
Other versions
KR930022550U (en
Inventor
서인석
Original Assignee
이대원
삼성항공산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업 주식회사 filed Critical 이대원
Priority to KR92005246U priority Critical patent/KR950002214Y1/en
Publication of KR930022550U publication Critical patent/KR930022550U/en
Application granted granted Critical
Publication of KR950002214Y1 publication Critical patent/KR950002214Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/20Circuitry for controlling amplitude response
    • H04N5/205Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
    • H04N5/208Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/142Edging; Contouring

Abstract

내용 없음.No content.

Description

윤곽보정 회로Contour correction circuit

제1도는 종래의 윤곽보정 회로를 도시한 블럭도.1 is a block diagram showing a conventional contour correction circuit.

제2도는 종래 윤곽보정 회로에 따른 출력파형도.2 is an output waveform diagram of a conventional contour correction circuit.

제3도는 본 고안에 의한 윤곽보정 회로를 도시한 회로도.3 is a circuit diagram showing a contour correction circuit according to the present invention.

제4도는 본 고안에 의한 윤곽보정 회로에 따른 출력파형도.4 is an output waveform diagram according to the contour correction circuit according to the present invention.

본 고안은 화상처리장치에 있어서 화면의 선면도를 향상시키기 위한 회로에 관한 것으로, 특히 영상신호의 고주파부분을 보정함으로써 화면상에 영상이 뚜렷하게 나타나도록 하는 윤곽보정회로에 관한 것이다.The present invention relates to a circuit for improving the top view of a screen in an image processing apparatus, and more particularly, to a contour correction circuit for displaying an image clearly on a screen by correcting a high frequency portion of an image signal.

일반적으로 브라운관이나 촬상관 등의 화상표시장치에 있어서, 이러한 화상표시장치상의 타겟트(target)에 맺혀진 광학상은 전자빔이 주사하는 것에 의해 전기신호로 변화되어 출력된다. 이때, 광학상을 주사하는 전자빔의 촛점에 크기가 광학상에 비해 무한하게 작다면 충실한 영상신호가 얻어지지만, 실제로 전자빔의 촛점은 어느 정도의 면적을 가지고 있기 때문에 화면의 해상도를 저하시키는 커다란 요인이 되고 있다. 이러한 현상을 일반적으로 어퍼츄어 변형(aperture distortion)이라고 한다.In general, in an image display apparatus such as a cathode ray tube or an imaging tube, an optical image formed on a target on such an image display apparatus is converted into an electrical signal by scanning an electron beam and outputted. At this time, if the size of the electron beam that scans the optical image is infinitely small compared to the optical image, a faithful image signal is obtained. However, since the focus of the electron beam has a certain area, a large factor that degrades the screen resolution It is becoming. This phenomenon is commonly referred to as aperture distortion.

이러한 어퍼츄어 변형을 보정하기 위하여 CR회로 등 여러가지 어퍼츄어보정회로(또는 윤곽보정회로)가 고안되었는데, 최근에는 수평·수직의 윤곽보정회로가 자주 사용된다. 이 방법은 영상신호의 윤곽을 수평방향에서는 각 화면요소 사이에서, 수직방향에서는 각 주사선 사이에서 분석하여 이것을 원래의 영상신호에 부가함으로써 화면의 선명도를 향상시키는 방법이다.Various aperture correction circuits (or contour correction circuits), such as CR circuits, have been devised to correct such aperture deformation. Recently, horizontal and vertical contour correction circuits are frequently used. This method improves the clarity of the screen by analyzing the contour of the video signal between each screen element in the horizontal direction and between each scanning line in the vertical direction and adding it to the original video signal.

제1도는 종래의 윤곽보정회로의 일종으로, 제2도에 도시된 제1도에 대한 출력파형도와 함께 그 동작을 설명한다.FIG. 1 is a type of conventional contour correction circuit, and its operation will be described along with an output waveform diagram of FIG. 1 shown in FIG.

휘도신호(복합영상신호) 입력(a)을 τ의 지연시간을 갖는 제1 지연기(1) 및 제2 지연기(2)를 통과시켜 원래의 입력신호보다 각각, τ, 2τ를 지연시킨 신호(b, c)를 만들어, 가산기(3)를 통해 상기 제2 지연기(2)를 통과한 신호(c)를 원래의 휘도신호 입력파형(a)에 가한 다음, 1/2 믹서(4)를 통과시켜 그 진폭을 절반으로 하면 파형 d가 된다.A signal obtained by delaying τ and 2τ from the original input signal by passing the luminance signal (composite video signal) input a through the first delay unit 1 and the second delay unit 2 having a delay time of τ, respectively. (b, c), add the signal (c) passing through the second delayer (2) through the adder (3) to the original luminance signal input waveform (a), and then the 1/2 mixer (4). Pass through and make the amplitude halved, resulting in waveform d.

이때 얻어진 파형(d)과 상기 제1 지연기(1)를 거친 파형(b)을 차동증폭기(5)를 통과시키면 파형 e와 같은 윤곽보정 신호를 얻을 수 있다.When the waveform (d) obtained at this time and the waveform (b) having passed through the first retarder (1) are passed through the differential amplifier (5), a contour correction signal such as waveform (e) can be obtained.

이렇게 하여 얻어진 파형(e)을 이득조정한 다음, 이 신호에 상기 제1 지연기(1)를 통하여 τ만큼 지연된 신호(b)를 가산기(7)를 통하여 가산하면 파형 f와 같이 윤곽보정된 영상신호가 얻어진다.After gain adjustment of the waveform (e) thus obtained, the signal (b) delayed by τ through the first delayer (1) is added to the signal through the adder (7). Signal is obtained.

이때, 상기 제1 지연기(1) 및 제2 지연기(2)는 일반적으로 수평윤곽보정에는 0.1μs∼0.5μs정도, 수평윤곽보정에는 1H(63.5μs)정도의 시간지연의 것이 사용된다.In this case, the first delayer 1 and the second delayer 2 generally have a time delay of about 0.1 μs to 0.5 μs for horizontal contour correction and about 1 H (63.5 μs) for horizontal contour correction.

그러나, 상기와 같은 종래의 윤곽보정회로는 도시된 바와 같이 제1 지연기 및 제2 지연기로 이루어지는 복잡한 회로로 구성되므로, 구조가 복잡하여 제작이 어렵고, 사용되는 부품의 수가 많아서 경제성 면에서 고려해야할 문제점을 안고 있다. 예를들어, 종래의 윤곽보정회로는 2개의 지연기를 구비하는데, 상기 지연기는 양산시 한 개당 300¥∼350¥정도로 수동부품으로는 매우 고가품이라 할 수 있다.However, the conventional contour correction circuit as described above is composed of a complex circuit consisting of a first delayer and a second delayer, as shown in the drawing, so that the structure is complicated and difficult to manufacture. I have a problem. For example, the conventional contour correction circuit has two delayers, which are 300 yen to 350 yen per unit in mass production, and are very expensive as passive components.

따라서, 본 고안의 목적은 보다 간단한 구조로써 윤곽보정을 할 수 있는 윤곽보정회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a contour correction circuit capable of contour correction with a simpler structure.

상기한 목적을 달성하기 위하여 본 고안에 의한 윤곽보정회로는, 휘도신호(복합영상신호)가 입력되면 소정시간만큼 지연시켜 출력하는 지연수단과; 상기 지연수단의 출력신호의 반사파와 상기 휘도신호가 합성된 신호와, 상기 지연수단의 출력신호를 입력받아 두 신호의 차(差)를 증폭시켜 출력하는 증폭수단과; 상기 지연수단의 출력신호와, 상기 휘도신호와 지연수단의 출력신호의 반사파를 합성한 신호를 입력받아 두 신호를 합성하여 출력하는 제1 가산수단; 및 상기 증폭수단의 출력신호와 제1 가산수단의 출력신호를 합성하여 출력하는 제2 가산수단으로 구성됨을 특징으로 한다.In order to achieve the above object, the contour correction circuit according to the present invention includes delay means for delaying and outputting a predetermined time when a luminance signal (composite video signal) is inputted; Amplifying means for amplifying a difference between the two signals by receiving a signal obtained by combining the reflected wave of the output signal of the delay means and the luminance signal and the output signal of the delay means; First adding means for receiving a signal obtained by combining the output signal of the delay means and the reflected signal of the luminance signal and the output signal of the delay means, and combining and outputting the two signals; And second adding means for combining and outputting the output signal of the amplifying means and the output signal of the first adding means.

이하, 첨부한 도면을 참조하여 본 고안에 대해 더욱 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in more detail with respect to the present invention.

제3도는 본 고안에 따른 일실시예의 회로도로서, 구성은 다음과 같다.3 is a circuit diagram of an embodiment according to the present invention, the configuration is as follows.

휘도신호(복합영상신호)가 저항(R1)을 통하여 입력되면 소정시간만큼 지연된 제1영상신호를 출력하는 지연수단(10)과, 상기 제1영상신호의 반사파와 상기 휘도신호가 합성된 신호(제2영상신호)를 (-)단자에 입력받고, 상기 제1영상신호를 (+)단자에 입력받아 두 신호의 차(差)로서 증폭된 제3 영상신호를 출력하는 증폭수단(20)과, 상기 제1 영상신호와 제2 영상신호를 입력받아 상기 두 신호를 합성하여 제4 영상신호를 출력하는 제1가산수단(30)과, 상기 차동증폭기의 출력(제3 영상신호)과 상기 제1 가산수단의 출력(제4 영상신호)을 입력받아 상기 두 신호를 합성하여 윤곽보정된 제5 영상신호를 출력하는 제2 가산수단(40)으로 구성된다.A delay means 10 for outputting a first video signal delayed by a predetermined time when a luminance signal (composite video signal) is input through the resistor R1, and a signal obtained by combining the reflected wave of the first video signal with the luminance signal ( Amplifying means 20 for receiving a second video signal) at the (-) terminal and receiving the first video signal at the (+) terminal and outputting an amplified third video signal as a difference between the two signals; A first adding means (30) for receiving the first video signal and the second video signal, combining the two signals, and outputting a fourth video signal; an output (third video signal) of the differential amplifier; And a second adding means 40 which receives the output of the first adding means (fourth video signal) and combines the two signals to output the fifth corrected image signal.

구체적으로는, 상기 지연수단(10)은 코일(L)로 구성되고, 상기 증폭수단(20)은 상기 지연수단(10)에 접속된 차동증폭기(15)로 구성된다.Specifically, the delay means 10 is constituted by a coil L, and the amplification means 20 is constituted by a differential amplifier 15 connected to the delay means 10.

상기 제1 가산수단(30)은 베이스에 분압저항(R2,R3)을 가지며, 에미터에 저항(R4)을 갖는 공통에미터형 트랜지스터(Q1)로 이루어진다.The first adding means 30 comprises a common emitter transistor Q1 having divided resistors R2 and R3 at the base and a resistor R4 at the emitter.

상기 제2 가산수단(40) 역시 베이스에 분압저항(R5,R6)을 가지며, 에미터저항(R7)을 갖는 공통에미터 트랜지스터(Q2)로 이루어진다.The second adding means 40 also includes a common emitter transistor Q2 having voltage divider resistors R5 and R6 at the base and emitter resistor R7.

한편, 커패시터 C1, C2, C3, C4는 각각 결합용 커패시터(Couplling Capacitor)로서 작용한다.On the other hand, capacitors C1, C2, C3, and C4 each act as a coupling capacitor.

제4도는 제3도의 본 고안의 일실시예에 따른 각 부의 출력파형도로서, S1은 입력 휘도신호이고, S2는 상기 입력 휘도신호(S1)가 지연수단(10)을 거친 상태의 제1영상신호이고, S3은 상기 제1 영상신호(S2)의 반사파이고, S4는 상기 제1 영상신호의 반사파(S3)와 입력휘도 신호(S1)를 합성한 제2 영상신호이고, S5는 상기 제1영상신호(S2)와 제2 영상신호(S4)가 차동증폭기(15)로 이루어진 증폭수단(20)을 통과한 후의 제3 영상신호이고, S6은 상기 제1 영상신호(S2)와 제2 영상신호(S4)를 합성한 제4 영상신호로서 윤곽보정 신호이고, S7은 상기 제3 영상신호(S5)와 제4 영상신호(S6)을 합성한 제5 영상신호로서 윤곽보정된 영상신호이다.4 is an output waveform diagram of each part according to an embodiment of the present invention of FIG. 3, where S1 is an input luminance signal and S2 is a first image in which the input luminance signal S1 has passed through the delay means 10. FIG. Signal, S3 is a reflection wave of the first video signal S2, S4 is a second video signal obtained by combining the reflected wave S3 and the input luminance signal S1 of the first video signal, and S5 is the first video signal. The video signal S2 and the second video signal S4 are the third video signal after passing through the amplifying means 20 formed of the differential amplifier 15, and S6 is the first video signal S2 and the second video. The contour correction signal is a fourth video signal obtained by synthesizing the signal S4, and S7 is a contour signal corrected as a fifth video signal obtained by synthesizing the third video signal S5 and the fourth video signal S6.

이어서, 상기 제3도에 되시된 본 고안의 일실시예의 동작을 제4도의 출력파형도를 참조하여 설명한다.Next, the operation of one embodiment of the present invention described in FIG. 3 will be described with reference to the output waveform diagram of FIG.

휘도신호(복합영상신호)(S1)가 입력되어 소정의 지연수단(τ)을 갖는 지연수단(10), 즉 코일(L)을 통과하면, 제4도에 도시된 바와 같이 상기 입력휘도신호(S1)에 비해 τ만큼 지연된 제1 영상신호(S2)파형을 얻을 수 있다. 이때, 차동증폭기(15)의 입력 임피던스(impedence)가 매우 크기 때문에, 제1 영상신호(S2)가 발생하면 곧 이에 대한 반사파(S3)가 생긴다. 따라서, 참조부호 A지점은 상기 입력휘도신호(S1)와 상기 반사파(S3)의 파형이 합쳐진 제2 영상신호(S4)가 된다.When the luminance signal (composite video signal) S1 is input and passes through the delay means 10 having the predetermined delay means τ, i.e., the coil L, as shown in FIG. 4, the input luminance signal ( A waveform of the first image signal S2 delayed by τ relative to S1) may be obtained. In this case, since the input impedance of the differential amplifier 15 is very large, when the first image signal S2 occurs, a reflected wave S3 is generated. Accordingly, the point A of the reference numeral becomes the second image signal S4 in which the waveforms of the input luminance signal S1 and the reflected wave S3 are combined.

상기 제1 영상신호(S2)와 제2 영상신호(S4)가 차동증폭기(15)로 입력되면, 상기 차동증폭기(15)는 상기 제1 영상신호(S2)와 제2 영상신호(S4)의 차(差)를 소정크기 만큼 증폭시킨 제3 영상신호(S5)를 출력한다.When the first image signal S2 and the second image signal S4 are input to the differential amplifier 15, the differential amplifier 15 is configured to generate the first image signal S2 and the second image signal S4. A third video signal S5 obtained by amplifying the difference by a predetermined size is output.

한편, 상기 제1 영상신호(S2)와 제2 영상신호(S4)는 분압저항(R2,R3)과 에이터저항(R4)을 갖는 공통에미터 트랜지스터(Q1)로 이루어진 제1 가산수단(30)에서 합성되어 제4 영상신호(윤곽보정회로)(S6)로 출력된다.On the other hand, the first image signal S2 and the second image signal S4 include first adding means 30 made up of a common emitter transistor Q1 having divided voltage resistors R2 and R3 and an emitter resistor R4. Are synthesized and output as a fourth image signal (contour correction circuit) S6.

이렇게 하여 얻어진 제3 영상신호(S5)와 제4 영상신호(S6)는 분압저항(R5,R6)과 에미터저항(R7)을 갖는 공통에미터 트랜지스터(Q2)로 이루어지 제2 가산수단(40)에서 합성되어 출력됨으로써, 목표하는 윤곽보정된 영상신호인 제5 영상신호(S7)가 얻어진다.The third video signal S5 and the fourth video signal S6 obtained in this way are composed of the common emitter transistor Q2 having the divided resistors R5 and R6 and the emitter resistor R7. By combining and outputting at 40, a fifth video signal S7 which is a target contour corrected video signal is obtained.

한편, 커패시터 C1, C2, C3 및 C4는 결합용 커패시터로서 작용한다.On the other hand, capacitors C1, C2, C3 and C4 act as coupling capacitors.

상술한 본 고안에 의한 윤곽보정회로에 따르면, 하나의 지연수단과, 상기 지연수단에 접속된 증폭수단을 이용하여 상기 증폭수단의 입력단에서 고임피던스에 의한 반사파를 생기게 함으로써, 종래의 복잡한 윤곽보정회로에 비해 훨씬 간단한 회로로 윤곽보정을 할 수 있으므로 경제성의 면에서 매우 유리한 이점이 있다.According to the contour correction circuit according to the present invention described above, a conventional complex contour correction circuit is generated by generating a reflected wave with high impedance at an input terminal of the amplification means using one delay means and an amplification means connected to the delay means. Compared to this, the contour correction can be performed with a much simpler circuit, which is very advantageous in terms of economic efficiency.

Claims (1)

휘도신호(복합영상신호)가 입력되면 소정시간만큼 지연시켜 출력하는 지연수단과; 상기 지연수단의 출력신호의 반사파와 상기 휘도신호가 합성된 신호와, 상기 지연수단의 출력신호를 입력받아 두 신호의 차(差)를 증폭시켜 출력하는 증폭수단과; 상기 지연수단의 출력신호와, 상기 휘도신호와 지연수단의 출력신호의 반사파를 합성한 신호를 입력받아 두 신호를 합성하여 출력하는 제1 가산수단; 및 상기 증폭수단의 출력신호와 제1 가산수단의 출력신호를 합성하여 출력하는 제2 가산수단으로 구성됨을 특징으로 하는 윤곽보정회로.Delay means for delaying and outputting a luminance signal (composite video signal) by a predetermined time; Amplifying means for amplifying a difference between the two signals by receiving a signal obtained by combining the reflected wave of the output signal of the delay means and the luminance signal and the output signal of the delay means; First adding means for receiving a signal obtained by combining the output signal of the delay means and the reflected signal of the luminance signal and the output signal of the delay means, and combining and outputting the two signals; And second adding means for combining and outputting the output signal of the amplifying means and the output signal of the first adding means.
KR92005246U 1992-03-31 1992-03-31 Image aperture compensating circuit KR950002214Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92005246U KR950002214Y1 (en) 1992-03-31 1992-03-31 Image aperture compensating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92005246U KR950002214Y1 (en) 1992-03-31 1992-03-31 Image aperture compensating circuit

Publications (2)

Publication Number Publication Date
KR930022550U KR930022550U (en) 1993-10-16
KR950002214Y1 true KR950002214Y1 (en) 1995-03-29

Family

ID=19331082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92005246U KR950002214Y1 (en) 1992-03-31 1992-03-31 Image aperture compensating circuit

Country Status (1)

Country Link
KR (1) KR950002214Y1 (en)

Also Published As

Publication number Publication date
KR930022550U (en) 1993-10-16

Similar Documents

Publication Publication Date Title
US5146142A (en) Dynamic focussing signal power amplifier for magnetically focussed raster scan cathode ray tube
KR950002214Y1 (en) Image aperture compensating circuit
US4839725A (en) Contour compensating circuit
US3629498A (en) Circuit arrangement for vertical aperture correction
KR100490407B1 (en) Apparatus and method for correcting focus of CRTs
KR900005186B1 (en) Vertical contour correction device
US4356436A (en) Picture display device
KR100296443B1 (en) CRT focus compensation circuit and display device
JPH05284378A (en) Dynamic focus circuit
JP2002152547A (en) Distortion correcting circuit and display device
JP3427441B2 (en) Horizontal contour correction circuit
US6208320B1 (en) Vertical pin distortion correction apparatus and method for a multi-scan display
KR100601629B1 (en) High-tension correction apparatus
KR100247497B1 (en) Compensation circuit for corner part focus in a crt
KR920004117Y1 (en) Shading compensating circuit of video-camera in scene
JP2814561B2 (en) Dynamic focus circuit
JPH0575885A (en) Focus circuit
JPS5927508B2 (en) contour compensation device
KR950008125B1 (en) Digital convergence control circuit
JPH08163391A (en) Vertical deflecting circuit
JPH02280465A (en) Picture quality improvement circuit for crt
JP2001045329A (en) Image display device
JPH09163392A (en) Convergence correction of right edge deviation error
JP2000324360A (en) Video signal processor
JP2000324356A (en) Parabolic signal generator

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20070227

Year of fee payment: 13

EXPY Expiration of term