KR950001961A - 반도체장치 및 그 제조방법 - Google Patents
반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR950001961A KR950001961A KR1019930011884A KR930011884A KR950001961A KR 950001961 A KR950001961 A KR 950001961A KR 1019930011884 A KR1019930011884 A KR 1019930011884A KR 930011884 A KR930011884 A KR 930011884A KR 950001961 A KR950001961 A KR 950001961A
- Authority
- KR
- South Korea
- Prior art keywords
- solder
- semiconductor device
- metal layer
- melting point
- point temperature
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract 12
- 229910000679 solder Inorganic materials 0.000 claims abstract description 52
- 238000009713 electroplating Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 6
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract 2
- 229910052751 metal Inorganic materials 0.000 claims 30
- 239000002184 metal Substances 0.000 claims 30
- 239000000203 mixture Substances 0.000 claims 23
- 230000008018 melting Effects 0.000 claims 15
- 238000002844 melting Methods 0.000 claims 15
- 230000004888 barrier function Effects 0.000 claims 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 2
- 229910052782 aluminium Inorganic materials 0.000 claims 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 2
- 229910052804 chromium Inorganic materials 0.000 claims 2
- 239000011651 chromium Substances 0.000 claims 2
- 229910052802 copper Inorganic materials 0.000 claims 2
- 239000010949 copper Substances 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 2
- 229910052759 nickel Inorganic materials 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 claims 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 claims 1
- 230000008020 evaporation Effects 0.000 claims 1
- 238000001704 evaporation Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000009751 slip forming Methods 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electroplating Methods And Accessories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
이 발명은 반도체 장치 및 그 제조방법에 관한 것으로, 솔더 범프를 구비하는 반도체 장치에 있어서 상기 솔더 범프는 솔더의 구성비가 서로 상이한 층이 적층된 반구형의 구조인 것을 특징으로 하는 반도체 장치 및 그 제조방법을 제공하는 것이다.
따라서 이 발명은 종래 기술보다 범프간의 간격을 50％정도로 작게 설계할 수가 있어서, 종래보다 고밀도 실장이 가능하고 칩 사이즈를 작게 할 수 가 있으며, 기판에 칩 탑재시 기판과 칩 표면과의 간격을 종래 보다 안정적이고, 일정한 수준으로 유지할 수 가 있어 우수한 신뢰성을 확보할 수 있고, 선택적 전기도금을 위해 CVD 방법에 의한 절연막 도입으로 저점도의 포토레지스트층을 사용할 수가 있어서 기존 생산용 설비를 같이 사용할 수가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 전기도금시 솔더가 전기도금된 구조를 표현한 단면도, 제2도는 반도체 소자의 칩에 형성된 범프를 나타내는 단면도, 제3도는 기판에 칩을 탑재한 상태를 나타내는 단면도.
Claims (27)
- 솔더 범프를 구비하는 반도체 장치에 있어서, 상기 솔더범프는 솔더의 구성비가 서로 상이한 층이 적층된 구조인 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 솔더 범프는 솔더의 구성비가 서로 상이한 층이 3층으로 적층된 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서, 상기 솔더 범프의 제1층의 솔더는 용융점의 온도가 320℃정도인 소정의 구성비로된 혼합물이고, 제2층 솔더는 용융점 온도가 310℃정도인 소정의 구성비로된 혼합물이며, 제3층 솔더는 용융점 온도가 240℃정도인 소정의 구성비로된 혼합물인 것을 특징으로 하는 반도체 장치.
- 제3항에 있어서, 상기 솔더 범프중 제1솔도 범프의 높이는 30㎛,제2솔더 범프의 높이는 40㎛, 제3솔더 범프의 높이는 70㎛인 것을 특징으로 하는 반도체 장치.
- 반도체 소자의 일부표면이 노출되도록 상기 반도체 소자의 표면상에 형성된 제1절연막, 상기 노출된 반도체 소자의 표면 및 상기 제1절연막의 일부부위에 형성된 제1금속층, 상기 제1금속 층의 일부표면이 노출되도록 상기 제 1금속층 및 제1절연막위에 형성된 제2절연막, 상기 노출된 제1금속층이 덮히도록 형성된 제2금속층, 상기 제2금속층위에 차례로 형성된 제1및 제2장벽금속층, 및 상기 제2장벽금속층위에 차례로 형성된 제1, 제2 및 제3솔더범프를 구비하는 것을 특징으로 하는 반도체 장치.
- 제5항에 있어서, 상기 제2금속층은 전기도금시 전극으로 사용되는 것을 특징으로 하는 반도체 장치.
- 제5항 및 제6항에 있어서, 상기 제1 및 제2금속층은 알루미늄막인 것을 특징으로 하는 반도체 장치.
- 제7항에 있어서, 상기 제2절연막은 PSG막 혹은 질화막인 것을 특징으로 하는 반도체 장치.
- 제8항에 있어서, 상기 제1장벽금속층은 흡습장벽금속으로 크롬, 혹은, 텅스템티타늄, 혹은 니켈인 것을 특징으로 하는 반도체 장치.
- 제9항에 있어서, 상기 제2장벽금속층은 흡습성금속으로 구리인 것을 특징으로 하는 반도체 장치.
- 제10항에 있어서, 상기 제1,제2 및 제3솔더 범프중 제1솔더 범프는 용융점 온도가 320℃정도인 소정의 구성비로된 혼합물이고, 제2솔더 범프는 용융점 온도가 310℃정도인 소정의 구성비로된 혼합물이며, 제3솔더 범프는 용융점 온도가 240℃정도인 소정의 구성비로된 혼합물인것을 특징으로 하는 반도체 장치.
- 제11항에 있어서, 상기 제1솔더범프의 높이는 30㎛ 제2솔더 범프의 높이는 40㎛, 제3솔더 범프의 높이는 70㎛인 것을 특징으로 하는 반도체 장치.
- 솔더 범프의 형성공정을 구비하는 반도체 장치의 제조방법에 있어서, 상기 솔더범프의 형성공정은, 솔더를 형성하는 제1단계와 상기 솔더의 용융점 온도에서 상기 솔더를 리플로우하는 제2단계가 반복적으로 이루어지되, 상기 솔더는 서로다른 구성비를 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제13항에 있어서, 상기 서로 다른 구성비를 갖는 솔더는 전기도금방법, 또는 침적방법에 의해 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제13항에 있어서, 상기 솔더 범프의 형성 공정은 상기 제1단계와 제2단계가 3번 반복되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제13항 또는 제15항에 있어서, 상기 제1단계와 제2단계를 반복적으로 실시할때, 솔더의 구성비는 상기 솔더의 용융점 온도가 점점 낮아지는 구성비로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제16항에 있어서, 상기 솔더범프의 전체높이는 50％∼60％ 수준은 마지막 단계에서 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제17항에 있어서, 상기 마지막 단계에서 형성되는 솔더 범프는 150℃∼250℃정도의 용융점 온도를 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
- 반도체 소자에 일반적인 패드를 형성하는 공정; 반도체 소자의 패드위에 전기도금시 전극으로 사용되는 금속층을 형성하는 공정; 상기 금속층위에 제1 및 제2장벽금속층을 차례로 형성하여 패턴닝하는 공정; 결과물 전면에 절연막 및 포토레지스트층을 차례로 형성한느 공정; 상기 절연막 및 포토레지스트층을 식각함으로써상기 제1 및 제2장벽금속층이 노출되도록 하는 공정; 상기 포토레지스층을 제거한 후 상기 금속층을 전극으로 사용하여 결과물 전면에 전기 도금된 제1솔더를 형성하는 공정; 상기 전기도금된 제1솔더의 용융점 온도에서 리플로우함으로서 제1솔더 범프를 형성하는 공정; 상기 금속층을 전극으로 사용하여 결과물 전면에 전기도금된 제2솔더를 형성하는 공정; 상기 전기도금된 제2솔더의 용융점 온도에서 리플로우함으로써 제2솔더 범프를 형성하는 공정; 상기 금속층을 전극으로 사용하여 결과물 전면에 전기도금된 제3솔더를 형성하는 공정; 상기 절연막을 제거한 후, 상기 전기도금된 제3솔더를 마스크패턴으로 사용하여 전기도금시 전극으로 사용된 상기 금속층의 노출된 부분을 식각하는 공정; 및 상기 전기 도금된 제3솔더의 용융점 온도에서 리플로우함으로써 제3솔더 범프를 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제19항에 있어서, 상기 금속층은 알루미늄막을 1㎛∼2㎛ 정도의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제20항에 있어서, 상기 제1장벽금속층은 확산장벽금속으로 크롬, 혹은, 텅스텐티타늄, 혹은 니켈등과 같은 금속을 1000Å∼2000Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제21항에 있어서, 상기 제2장벽금속층은 흡습성금속으로 구리와 같은 금속을 1㎛정도의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제19항 또는 제22항에 있어서, 상기 제1 및 제2장벽금속층은 스퍼터 또는 이배퍼레이션장비를 이용하여 대기에 노출되지 않도록 동일장비에서 연속적으로 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제22항에 있어서, 상기 절연막은 CVD 방법에 의한 PSG막 또는 질화막을 3㎛∼4㎛정도의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 24항에 있어서, 상기 포토레지스트층은 반도체 제조용의 지점도 포토레지스트를 1.5㎛∼2.5㎛정도의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제25항에 있어서, 상기 전기도금된 제1솔더는 용융점 온도가 320℃정도인 소정의 구성비로된 혼합물이고, 전기도금된 제2솔더는 용융점 온도가 310℃정도인 소정의 구성비로된 혼합물이며, 전기도금된 제3솔더는 용융점 온도가 240℃정도인 소정의 구성비로된 혼합물인 것을 특징으로 하는 반도체 장치의 제조방법.
- 제26항에 있어서, 상기 제1솔더 범프의 높이는 30㎛ 제2솔더 범프의 높이는 40㎛, 제3솔더 범프의 높이는 70㎛인 것을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011884A KR960011857B1 (ko) | 1993-06-26 | 1993-06-26 | 반도체 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011884A KR960011857B1 (ko) | 1993-06-26 | 1993-06-26 | 반도체 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950001961A true KR950001961A (ko) | 1995-01-04 |
| KR960011857B1 KR960011857B1 (ko) | 1996-09-03 |
Family
ID=19358158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930011884A KR960011857B1 (ko) | 1993-06-26 | 1993-06-26 | 반도체 장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960011857B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100509141B1 (ko) * | 2001-07-12 | 2005-08-17 | 백인기 | 메티오닌-Ｆｅ 킬레이트 제조방법 |
| KR100740624B1 (ko) * | 2005-01-17 | 2007-07-18 | 주식회사 애그리브랜드 퓨리나코리아 | 철분함량 증가 계육의 생산방법 및 이 방법에 의해 생산된 철분함량 증가 계육 |
| US9209122B2 (en) | 2011-12-16 | 2015-12-08 | Research & Business Foundation Sungkyunkwan University | Bump including diffusion barrier bi-layer and manufacturing method thereof |
-
1993
- 1993-06-26 KR KR1019930011884A patent/KR960011857B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100509141B1 (ko) * | 2001-07-12 | 2005-08-17 | 백인기 | 메티오닌-Ｆｅ 킬레이트 제조방법 |
| KR100740624B1 (ko) * | 2005-01-17 | 2007-07-18 | 주식회사 애그리브랜드 퓨리나코리아 | 철분함량 증가 계육의 생산방법 및 이 방법에 의해 생산된 철분함량 증가 계육 |
| US9209122B2 (en) | 2011-12-16 | 2015-12-08 | Research & Business Foundation Sungkyunkwan University | Bump including diffusion barrier bi-layer and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960011857B1 (ko) | 1996-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10037956B2 (en) | Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same | |
| US6235554B1 (en) | Method for fabricating stackable chip scale semiconductor package | |
| US6222279B1 (en) | Solder bump fabrication methods and structures including a titanium barrier layer | |
| US6582992B2 (en) | Stackable semiconductor package and wafer level fabrication method | |
| US5903058A (en) | Conductive bumps on die for flip chip application | |
| US5851911A (en) | Mask repattern process | |
| US5736456A (en) | Method of forming conductive bumps on die for flip chip applications | |
| US6740577B2 (en) | Method of forming a small pitch torch bump for mounting high-performance flip-flop devices | |
| CN102157473B (zh) | 半导体装置及其制造方法 | |
| KR100342897B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US4023197A (en) | Integrated circuit chip carrier and method for forming the same | |
| US3918148A (en) | Integrated circuit chip carrier and method for forming the same | |
| KR20000069089A (ko) | 솔더 범프와 언더 범프 야금층 사이에 금속간 영역 및 관련된구조를 형성하는 방법 | |
| JPH02272737A (ja) | 半導体の突起電極構造及び突起電極形成方法 | |
| WO2009023284A2 (en) | Interconnection element with plated posts formed on mandrel | |
| GB2290171A (en) | Inductor chip device | |
| JP2008300718A (ja) | 半導体装置および半導体装置の製造方法 | |
| US6147408A (en) | Method of forming embedded copper interconnections and embedded copper interconnection structure | |
| US3562040A (en) | Method of uniformally and rapidly etching nichrome | |
| KR950001961A (ko) | 반도체장치 및 그 제조방법 | |
| JP3797073B2 (ja) | 高密度実装用配線基板およびその製造方法 | |
| JPS6112047A (ja) | 半導体装置の製造方法 | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| US10388617B2 (en) | Mechanically anchored C4 pad and method of forming same | |
| JPS6113375B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120816 Year of fee payment: 17 |
|
| EXPY | Expiration of term |