KR950001557B1

KR950001557B1 - Iris control circuit in video camera

Info

Publication number: KR950001557B1
Application number: KR1019920002661A
Authority: KR
Inventors: 전병관
Original assignee: 삼성전자주식회사; 강진구
Priority date: 1992-02-21
Filing date: 1992-02-21
Publication date: 1995-02-25
Also published as: KR930018970A

Abstract

The circuit controls iris or aperture automatically by comparing an average of signals from the whole screen with an average of gated signals. It consists of a pulse-generation part (10), a gate-control part (12) determining the position of gating in the screen, a gate part (13) gating the screen, a peak-detection part (15), the first detection part for averaged signal (16), and the second detection part for gated signal (100) detecting signals from the iris-control circuit with a gain-control part (18).

Description

Iris Control Circuit in Video Camera

제1도는 종래의 아이리스 제어회로에 대한 블럭도.1 is a block diagram of a conventional iris control circuit.

제2도는 상기 제1도의 아이리스 보정부와 게인조절부에 대한 상세회로도.2 is a detailed circuit diagram of the iris correction unit and the gain control unit of FIG.

제3도는 이 발명에 따른 아이리스 제어회로에 관한 블럭도.3 is a block diagram of an iris control circuit according to the present invention;

제4도는 상기 제3도의 게인조절부와 감산부 및 제2평균치 검출부에 대한 상세회로도.4 is a detailed circuit diagram of the gain adjusting unit, the subtracting unit, and the second average value detecting unit of FIG.

제5도는 상기 제4도의 감산부에 대한 또다른 상세회로도이다.FIG. 5 is another detailed circuit diagram of the subtraction part of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 톱니파 발생부 11, 14 : 버퍼10: sawtooth wave generating unit 11, 14: buffer

12 : 게이트 제어부 13 : 게이트부12: gate controller 13: gate portion

15 : 피크검출부 16 : 제1평균의 검출부15 peak detection unit 16 first average detection unit

17 : 아이리스 보정부 18 : 게인 조절부17: iris correction unit 18: gain adjustment unit

100 : 제2평균치 검출부 200 : 감산부100: second average value detection unit 200: subtraction unit

COMP1, COMP2 : 비교기 R1∼R16 : 저항COMP1, COMP2: Comparators R1 to R16: Resistance

SW1∼SW3 : 스위칭 VR1∼VR3 : 가변저항SW1 to SW3: Switching VR1 to VR3: Variable resistor

AD1, AD2 : 아날로그/디지탈 콘버터AD1, AD2: Analog / Digital Converters

MC : 마이콤 DA1 : 디지털 /아날로그 콘버터MC: Micom DA1: Digital / Analog Converter

Q1, Q2 : 트랜지스터Q1, Q2: transistor

이 발명은 비데오 카메라 또는 캠코더(Comcorder)에서의 아이리스(Iris) 제어회로에 관한 것으로서, 더욱 상세하게는 아이리스 제어에 사용되지 않는 영역의 비데오 신호를 비교하여 아이리스 보정을 자동으로 수행하도록 한 비데오 카메라에서의 아이리스 제어회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an iris control circuit in a video camera or a camcorder, and more particularly, in a video camera that compares video signals in an area not used for iris control and automatically performs iris correction. Iris control circuit of the present invention.

일반적인 비데오 신호에서는 발생하지 않지만 피사체보다 배경이 훨씬 밝을경우(즉, 창가에 서있는 사람을 촬상할 경우)나 피사체에 비해 상대적으로 배경이 어두운 경우(즉, 피사체가 조명을 받고 있는 경우)에서는 피사체가 어둡게 나오거나 너무 밝게 나오는 경우가 있다.It does not occur in normal video signals, but the background is much brighter than the subject (i.e., imaging a person standing by a window) or when the background is darker than the subject (i.e. the subject is illuminated). It may come out too dark or too bright.

제1도는 이러한 현상을 보정하기 위한 종래의 아이리스 제어블럭도로서, 톱니파 발생부(10)에서 수직구동신호(VD)를 입력받아 수직주기로 톱니파 신호를 발생시키면 게이트 제어부(12)에서 이 톱니파의 직류를 가변하여 화면의 어느 부분에서 게이팅 할 것인지를 결정한다. 그리고, 비데오 신호인 R, G, B 신호의 최대치만으로 구성된 NAM(Nor Additive Magnetitude) 신호가 버퍼(11)를 통해 게이트부(13)로 입력되면 상기 게이트 제어부(12)의 제어에 의해 화면의 상단부가 게이팅된다. 이때, 화면의 상단부를 게이팅하는 것은 대부분상단부에 배경의 밝은 부분(하늘, 구름등)이 들어있으므로 상대적으로 평균치가 높아져 피사체가 어둡게 나오기 때문이다. 한편, 피크검출부(15)에서 수직구동신호(VD)와 상기 게이트부(13)에서 게이팅된 비데오 신호를 버퍼(14)를 통해 입력받아 한 화면에서 제일 밝은부분의 신호를 검출한다. 그리고, 제1평균치 검출부(16)에선 상기 게이트부(13)에서 게이팅된 비데오 신호를 버퍼(14)를 통해 입력받아 평균치를 검출한다. 그리고나서, 상기 피크검출부(15)의 출력과 상기 제1평균치 검출부(16)의 출력을 저항(R1, R')을 통해 합성(PEAK/APL1)하여 게인조절부(18)로 출력한다. 그러면, 게인조절부(18)는 아이리스 보정부(17)의 출력신호와 상기 합성신호(PEAK/APL1)에 따라 아이리스를 보정하는 것이다. 제2도는 상기 제1도의 아이리스 보정부(17)와 게인조절부(18)의 상세회로도로서, 비교기(COMP1)의 반전단(-)으로 상기 피크검출부(15)와 제1평균치 검출부(16)의 합성신호(PEAK/APL1)을 제공받고 상기 비교기(COMP1)의 비반전단(+)으로 아이이스 보정부(17)의 출력을 제공받아 아이리스 보정을 수행한다. 이때, 저항(R1∼R5, R15, R16)은 바이어스용이고, 가변저항(VR1)은 아이리스의 표준값을 셋팅하는 것이며, 가변저항(VR2)은 아이리스가 헌팅되지 않도록 하기 위한 것이다.FIG. 1 is a conventional iris control block diagram for correcting such a phenomenon. When a sawtooth wave generator 10 receives a vertical drive signal VD and generates a sawtooth signal at a vertical period, the gate controller 12 directs the sawtooth wave. Determine which part of the screen you want to gate. In addition, when a NAM (Nor Additive Magnetitude) signal composed of only the maximum values of the video signals R, G, and B is input to the gate unit 13 through the buffer 11, the upper portion of the screen is controlled by the gate controller 12. Is gated. In this case, the upper part of the screen is mostly gated because the bright part of the background (sky, cloud, etc.) is included in the upper part, because the average value is relatively high and the subject comes out dark. Meanwhile, the peak detector 15 receives the vertical drive signal VD and the video signal gated by the gate 13 through the buffer 14 to detect the brightest signal on one screen. In addition, the first average value detector 16 receives the video signal gated by the gate 13 through the buffer 14 and detects the average value. Then, the output of the peak detector 15 and the output of the first average detector 16 are synthesized (PEAK / APL1) through the resistors R1 and R 'and output to the gain control unit 18. Then, the gain adjusting unit 18 corrects the iris according to the output signal of the iris correcting unit 17 and the combined signal PEAK / APL1. FIG. 2 is a detailed circuit diagram of the iris correcting unit 17 and the gain adjusting unit 18 of FIG. 1, and the peak detecting unit 15 and the first average value detecting unit 16 are inverted (-) of the comparator COMP1. The synthesized signal PEAK / APL1 is received and the output of the eigen corrector 17 is provided to the non-inverted terminal (+) of the comparator COMP1 to perform iris correction. At this time, the resistors R1 to R5, R15 and R16 are for bias, the variable resistor VR1 is for setting the standard value of the iris, and the variable resistor VR2 is for preventing the iris from being hunted.

따라서, 배경이 너무 어두워 아이리스를 열고싶으면 오픈제어단(OPEN CTL)을 수동으로 조정하면 되고 아이리스를 더 닫고 싶으면 클로즈 제어단(CLOSE CTL)을 수동으로 조정하면 된다. 이때, 설정된 값 사이를 한스텝이라고 하면 오픈제어단(OPEN CTL) 또는 클로즈 제어단(CLOSE CTL)을 한번 스위칭할 때마다 오픈 또는클로즈 쪽으로 반스텝씩 움직인다. 그러나, 상기의 방법은 아이리스를 더 열을 것인지 더 닫을 것인지를 스위치를 사용하여 수동으로 절환해야 하고 또한, 전자뷰파인더(EVF)를 볼수 있는 화면이 흑백이므로 어떤때에 스위치를 절환해야 하는지 경험이 부족하면 잘 알수 없으며 아이리스 보정값이 한정되는 문제점이 있었다.Therefore, if the background is too dark and you want to open the iris, you can manually adjust the open control stage (OPEN CTL). If you want to close the iris further, you can manually adjust the CLOSE CTL. At this time, when the set value is referred to as one step, each time the open control stage OPEN CTL or the close control stage CLOSE CTL is switched once, it moves toward the open or close side by half steps. However, the above method requires manual switching using the switch to open more or more of the iris, and since the screen for viewing the electronic viewfinder (EVF) is black and white, there is an experience when to switch the switch. If it is insufficient, there is a problem in that the iris correction value is limited.

이 발명은 이러한 문제점을 해결하기 위한 것으로서, 이 발명의 목적은, 보정스위치를 자동으로 해놓고 아이리스 구동에 사용하지 않는 영역의 비데오 신호를 비교함으로써 적절한 값의 보정을 자동으로 수행하도록 한 비데오 카메라에서 아이리스 제어회로를 제공하고자 한다.SUMMARY OF THE INVENTION The present invention has been made to solve this problem, and an object of the present invention is to provide an iris in a video camera which automatically performs a correction of an appropriate value by automatically adjusting a correction switch and comparing video signals in an area not used for iris driving. To provide a control circuit.

이러한 목적을 달성하기 위한 이 발명의 특징은, 수직구동신호단에 연결되어 톱니파를 발생하는 톱니파 발생부와, 상기 톱니파 발생부의 출력측에 연결되어 화면의 게이팅부분을 결정하는 게이트 제어부와, R, G, B 신호의 피크치인 NAM 신호단 버퍼를 통해 연결되고 동시에, 상기 톱니파 발생부와 게이트 제어부의 출력측에 연결되어 화면을 게이팅하는 게이트부와, 상기 수직구동 신호단과 게이트부의 출력측에 연결되어 피크치를 검출하는 피크검출부와, 상기 게이트부의 출력측이 버퍼를 통해 연결되어 게이트된 신호의 평균치를 검출하는 제1평균치 검출부와, 상기 피크검출부와 제1평균치 검출부의 합성신호단에 연결되고 동시에 수동으로 제어되는 아이리스 보정부의 출력측에 연결되어 아이리스 보정을 수행하는 게인조절부와, 로 된 아이리스 제어회로에 있어서, 상기 NAM 신호단이 버퍼를 통해 연결되어 평균치를 검출하는 제2평균치 검출부와, 상기 제1평균치 검출부의 출력단과 상기 제2평균치 검출부의 출력단에 연결되어 차신호를 출력하는 감산부를 더 구비한 비데오 카메라에서어의 어이리스 조절회로에 있다.Features of the present invention for achieving this object, a sawtooth wave generator connected to the vertical drive signal stage for generating a sawtooth wave, a gate controller connected to the output side of the sawtooth wave generator to determine the gating portion of the screen, R, G A gate portion coupled to an output side of the sawtooth generator and a gate controller and gating a screen; and a gate portion coupled to an output side of the vertical driving signal stage and a gate portion to detect a peak value. An iris which is connected to a peak detection unit, a first average detector detecting an average value of the gated signal through the output side of the gate unit, and a signal signal of the peak detection unit and the first average detection unit and simultaneously controlled manually. A gain control unit connected to the output side of the correction unit for performing iris correction, In the circuit, the NAM signal terminal is connected through a buffer to detect a mean value, a second average value detection unit, a subtractor connected to the output terminal of the first average value detection unit and the output terminal of the second average value detection unit to output the difference signal The video camera is further equipped with an aperture adjustment circuit.

이하, 이 발명에 따른 일실시예를 첨부도면 참조하여 상세히 설명하면 다음과 같다. 제3도는 이 발명에 따른 아이리스 조절회로의 블록도로서, 톱니파 발생부(10), 버퍼(11, 14), 게이트 제어부(12), 게이트부(13), 피크검출부(15), 제1평균치 검출부(16), 게이조절부(18), 제2평균치 검출부(100), 감산부(200)로 구성된다. 여기서, 상기 톱니퍼 발생부(10), 버퍼(11,14), 게이트 조절부(12), 게이트부(13), 피크검출부(15), 제1평균치 검출부(16), 게인조절부(18)는 종래와 동일하므로 생락한다. 제2평균치 검출부(100)와 감산부(200)에 대한 상세한 설명은 제4도와 같다. 즉, 제2평균치 검출부(100)는 게이트되지 않은 NAM 신호가 버퍼(11)를 통해서 비반전단(+)으로 제공되고 반전단(-)은 바이어스용 저항(R13, R14)을 통해 접지되는 비교기(COMP2)로 구성된다.Hereinafter, an embodiment according to the present invention will be described in detail with reference to the accompanying drawings. 3 is a block diagram of the iris control circuit according to the present invention, wherein the sawtooth wave generating section 10, the buffers 11 and 14, the gate control section 12, the gate section 13, the peak detection section 15, the first average value. The detector 16, the gay control unit 18, the second average value detector 100, and the subtraction unit 200 are configured. Here, the saw tooth generator 10, buffers 11 and 14, the gate control unit 12, the gate unit 13, the peak detector 15, the first average value detector 16, the gain controller 18 ) Is the same as the conventional one, so it is omitted. A detailed description of the second average detector 100 and the subtractor 200 is shown in FIG. 4. That is, the second average detector 100 provides a non-gateed NAM signal to the non-inverting terminal (+) through the buffer 11 and the inverting terminal (-) is grounded through the bias resistors R13 and R14 ( COMP2).

그리고, 감산부(200)는 각 에미터단자에 바이어스용 저항(R8, R9)이 각각 접속되어 대칭구성되며,베이스 단자에 상기 제1평균치 검출부(16)의 출력(APL1)과 상기 제2평균치 검출부(100)의 출력(APL2)이 각각 입력되도록 연결되는트랜지스터(Q1, Q2)와 상기 트랜지스터(Q1, Q2)의 에미터 사이에 직렬로 연결된 가변저항(VR3) 및 저항(R7)과, 전원전압(+VDD)과 상기 트랜지스터(Q2)의 클렉터 사이에 온(ON)단이 연결되고 상기 게인조절부(18)에 출력단이 연결되어 사용자의 선택에 의해 아이리스를 자동으로 보정할 것인지 수동으로 보정할 것인지 결정하는 스위치(SW1)로 구성된다.The subtractor 200 is symmetrically configured by connecting bias resistors R8 and R9 to each emitter terminal, and outputs APL1 and the second average value of the first average detector 16 to a base terminal. A variable resistor VR3 and a resistor R7 connected in series between the transistors Q1 and Q2 and the emitters of the transistors Q1 and Q2 which are connected to input the output APL2 of the detector 100, respectively, and a power supply; The ON terminal is connected between the voltage (+ VDD) and the selector of the transistor Q2 and the output terminal is connected to the gain control unit 18 to manually correct the iris by the user's selection. It is composed of a switch SW1 for determining whether to correct.

한편, 제5도는 상기 감산부(200)의 또다른실시예로서, 상기 제1평균치 검출부(16)의 출력(APL1)단이 입력측에 연결되는 제1아날로그/디지탈 콘버터(AD1)와, 상기 제2평균치검출부(100)의 출력(APL2)단이 입력측에 연결되는 제2아날로그/디지탈 콘버터(AD2)와, 상기 제1, 제2아날로그/디지탈 콘버터(AD1, AD2)의 출력측에 연결되어 차신호를 출력하는 마이콤(MC)과, 상기 마이콤(MC)의 출력측에 연결되어 아날로그 신호를 변환하는 디지털 /아날로그 콘버터(DA1)와, 상기 디지털 /아날로그 콘버터(DA1)의 출력측에 연결되어 사용자의 선택에 의해 상기 게인제어부(18)의 제어단으로 제어신호를 출력하는 스위치(SW1)로 구성된다.5 illustrates a first analog / digital converter AD1 having an output APL1 terminal of the first average value detector 16 connected to an input side as another embodiment of the subtraction unit 200, and the second subtraction unit 200. A second analog / digital converter AD2 having an output APL2 terminal of the mean value detecting unit 100 connected to an input side thereof, and a difference signal connected to an output side of the first and second analog / digital converters AD1 and AD2 connected thereto. Is connected to the output of the microcom (MC) for outputting the output, the digital / analog converter (DA1) for converting an analog signal connected to the output side of the microcomputer (MC), and the output of the digital / analog converter (DA1) for the user's selection It consists of a switch (SW1) for outputting a control signal to the control stage of the gain control unit 18.

이와 같이 구성된 이 발명에서 만약 배경이 너무 밝다고 가정하면(즉, 산위의 하늘이나 실내에서 창가에 있는 사람의 경우등), 하이라이트 부분이 화면의 상단부에 존재할 것이다. 따라서, 감산부(200)의 스위치(SW1)를 자동(ON)으로 해놓은후, 제1평균치 검출부(16)에서 화면의 상단부가 게이트된 비데오 신호의 평균치가 검출되어 트랜지스터(Q1)의 베이스단으로 입력되고 제2평균치 검출부(100)에서 게이트 되지 않은 NMA 신호(NAM)의 평균치가 검출되어 트랜지스터(Q2)의 베이스단으로 입력되면 트랜지스터(Q2)의 콜렉터 신호가 감소하게 되고 스위치(SW1)를 통하여 게인조절부(18)로 출력되어, 상기 게인조절부(18)의 출력을 증가시켜 아이리스를 더 열게되고 따라서, 배경은 포화되는 반면 피사체는 적절한 화면을 구성한다. 또한, 반대의 경우는 아이리스를 더 닫아주어 적절한 화면구성이 가능해진다. 한편, 사용자가 뷰파인더를 보면서 아이리스 보정을 수동으로 조작하고자 할 때는 상기 스위치(SW1)를 오프로 접속시키면 종래와 동일한 방법으로 아이리스를 보정할 수 있다. 여기서, 가변저항(VR3)은 역광보정을 많이 할 것인지 적게할 것인지를 결정한다. 한편, 제5도는 마이콤을 이용하여 차신호를 구하는 것으로, 제1아날로그/디지탈 콘버터(AD1)는 상기 제1평균과 검출부(16)의 출력신호(APL1)를 입력받아 디지털 신호로 변환한 수 마이콤(MC)으로 출력시키고, 제2아날로그/디지탈 디지털 콘버터(AD2)는 상기 제2평균치 검출부(100)의 출력신호 (APL2)를 입력받아 디지털 신호로 변환한 후 마이콤(MC)으로 출력시키고, 제2아날로그/디지탈 콘버터(AD2)는 상기 제2평균치 검출부(100)의 출력신호(APL2)를 입력받아 디지탈 신호로 변환한후 마이콤(MC)으로 출력시킨다.In this invention configured as such, if the background is too bright (i.e. in the sky on the mountain or in a window at the room), the highlight will be at the top of the screen. Therefore, after the switch SW1 of the subtractor 200 is set to ON automatically, the average value of the video signal at which the upper end of the screen is gated is detected by the first average value detector 16 to the base end of the transistor Q1. When the average value of the NMA signal NAM which is input and is not gated by the second average value detection unit 100 is detected and inputted to the base terminal of the transistor Q2, the collector signal of the transistor Q2 is decreased and through the switch SW1. It is output to the gain adjusting unit 18 to increase the output of the gain adjusting unit 18 to further open the iris, so that the background is saturated while the subject composes an appropriate screen. In addition, in the opposite case, the iris is further closed to allow an appropriate screen configuration. On the other hand, when the user wants to manually operate the iris correction while looking at the viewfinder, when the switch SW1 is connected to the off position, the iris can be corrected in the same manner as the conventional method. Here, the variable resistor VR3 determines whether to make the backlight compensation more or less. 5 shows a difference signal obtained by using a microcomputer. The first analog / digital converter AD1 receives the first average and the output signal APL1 of the detector 16 and converts the digital signal into a digital signal. The second analog / digital digital converter AD2 receives the output signal APL2 of the second average value detector 100, converts the digital signal into a digital signal, and outputs the result to the microcomputer MC. The second analog / digital converter AD2 receives the output signal APL2 of the second average value detector 100, converts the digital signal into a digital signal, and outputs the digital signal to the microcomputer MC.

상기 마이콤(MC)은 입력되는 두 신호의 차를 구하여 디지털 /아날로그 콘버터(DA1)에서 아날로그 신호를 변환한 후 스위치(SW1)의 온단으로 출력시킨다. 따라서 상기 스위치(SW1)가 온으로 접속되어 잇으면 차신호값에 따라 아이리스가 자동으로 보정되는 것이다.The microcomputer MC obtains a difference between two input signals, converts an analog signal from the digital / analog converter DA1, and outputs the signal to the on end of the switch SW1. Therefore, when the switch SW1 is connected to on, the iris is automatically corrected according to the difference signal value.

이상에서와 같이 이 발명은 보정스위치를 자동(ON)으로 해놓은 후 화면전체의 평균신호를 얻는 평균치 검출부와 게이팅된 신호의 평균신호를 얻는 평균치 검출부와 게이팅된 신호의 평균신호를 얻는 평균치 검출부와 상기 두 평균치 출력신호를 비교하고 그 비교치에 의해 제어값을 출력하는 감산부를 이용함으로써 아이리스 보정을 자동으로 행할 수 있는 효과가 있다.As described above, the present invention provides an average value detector for obtaining an average signal of the entire screen after the correction switch is set to ON, an average detector for obtaining an average signal of the gated signal, and an average detector for obtaining an average signal of the gated signal. By using a subtractor which compares two average value output signals and outputs control values based on the comparison values, iris correction can be automatically performed.

Claims

Sawtooth generator connected to the vertical drive signal terminal (VD) to generate a sawtooth wave, a gate control unit connected to the output side of the sawtooth generator to determine the gating portion of the screen, and the south signal (peak) of the peak value of the R, G, B signal ( NAM) terminal is connected through the buffer 11 and at the same time, the gate portion is connected to the output side of the sawtooth wave generator and the gate control unit to gating the screen, the vertical drive signal (VD) stage and the output side of the gate portion is connected to the peak value A peak detection unit for detecting, an output side of the gate unit is connected through a buffer to detect an average value of a gated signal, and is connected to a combined signal terminal of the peak detection unit and the first average value detection unit simultaneously and manually controlled A gain control unit connected to the output side of the iris correction unit for performing iris correction, and in the iris control circuit, the south signal NAM. A second average value detection unit 100 and a first average value detection unit 16 are connected to each other via a buffer 11 to compare the south signal NAM with a reference signal to detect an average value of the south signal NAM. The output terminal APL1 and the output terminal APL2 of the second average value detecting unit 100 are connected to an input side, and the output side is connected to a control terminal of the gain adjusting unit 18 so that the output of the first average value detecting unit 16 and the second output unit are connected. And a subtraction unit (200) for providing a difference signal obtained by subtracting the output of the average detection unit (100) as a control signal of the gain adjustment unit (18).

The non-inverting terminal (+) and bias for the second average value detection unit (100), wherein a south signal (NAM) terminal having a maximum value of R, G, and B signals is connected through a buffer (11). An iris control circuit in a video camera composed of a comparator (COMP2) having an inverting end (-) which is grounded through a resistor and operated as a reference signal end, and whose output side is connected to the gain adjusting unit (18).

The subtractor 200 is symmetrically configured by connecting bias resistors R8 and R9 to each emitter terminal, and outputting the first average value detector 16 to each base terminal. ) And a variable resistor VR3 and a resistor connected in series between the transistors Q1 and Q2 connected to the output of the second average value detection unit 100 and the emitters of the transistors Q1 and Q2. An ON terminal is connected between R7, a power supply voltage (+ VDD), and a collector of the transistor Q2, and an output terminal is connected to the gain control unit 18 to control the iris to be automatically or manually corrected. Iris control circuit in the video camera which consists of a switch SW1.

The control unit of claim 1, wherein the subtractor 200 includes a first analog / digital converter AD1 connected to an output APL1 side of the first average value detector 16, and the second average value detector 100. A second analog / digital converter AD2 connected to an output APL2 side of the first and second analog / digital converters AD1 and AD2 and connected to an output side of the first and second analog / digital converters AD1 and AD2. A microcomputer MC for obtaining a difference between the output signals of AD1 and AD2, and a digital / analog converter DA1 connected to an output side of the microcomputer MC to convert a difference signal output from the microcomputer MC into an analog signal. ) And a switch (SW1) for controlling an iris to be automatically or automatically corrected by connecting an ON end to an output side of the digital / analog converter DA1 and an output end connected to the gain control unit 18. Iris control circuit in a video camera.