KR950000291B1 - Horizontal laster compensating circuit for monitor - Google Patents

Horizontal laster compensating circuit for monitor Download PDF

Info

Publication number
KR950000291B1
KR950000291B1 KR1019920009316A KR920009316A KR950000291B1 KR 950000291 B1 KR950000291 B1 KR 950000291B1 KR 1019920009316 A KR1019920009316 A KR 1019920009316A KR 920009316 A KR920009316 A KR 920009316A KR 950000291 B1 KR950000291 B1 KR 950000291B1
Authority
KR
South Korea
Prior art keywords
voltage
output
horizontal
bias
raster
Prior art date
Application number
KR1019920009316A
Other languages
Korean (ko)
Other versions
KR930024438A (en
Inventor
박광호
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR1019920009316A priority Critical patent/KR950000291B1/en
Publication of KR930024438A publication Critical patent/KR930024438A/en
Application granted granted Critical
Publication of KR950000291B1 publication Critical patent/KR950000291B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18Generation of supply voltages, in combination with electron beam deflecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

The circuit enables each mode to be linearly and digitally controlled in correcting the position of a horizontal raster dependent on each frequency in the multiple mode monitor. This circuit comprises a horizontal output circuit (15) which outputs sawtooth wave current, a horizontal deflecting unit (14) which deflects the cathode current of CPT by the saw tooth wave current, a rectifying unit (11) which outputs DC current horizontally rectified over the input voltage (B+), a constant voltage unit (18) which keeps the output of the potential from the rectifying unit constant potential, a frequency voltage converting unit (16) which outputs a voltage that corresponds to the detected horizontal frequency, a bias correcting unit (17) which outputs the voltage (B+) by controlling the output of the constant voltage unit, a bias circuit (12) which outputs the bias voltage (VB) by amplifying the output (V3) of the bias correcting unit, and a raster correcting unit (13) which corrects the position of raster by changing the deflected currents (I1), (I2) of the horizontal deflecting unit.

Description

모니터의 수평라스터 보정회로Horizontal Raster Correction Circuit of Monitor

제 1 도는 종래 모니터의 수평라스터 보정회로도.1 is a horizontal raster correction circuit diagram of a conventional monitor.

제 2 도는 본 발명 모니터의 수평라스터 보정회로도.2 is a horizontal raster correction circuit diagram of the monitor of the present invention.

제 3 도는 편향전류 보정에 따른 톱니파전류의 파형도.3 is a waveform diagram of a sawtooth wave current according to deflection current correction.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 11 : 정류부 2, 12 : 바이어스회로1, 11: rectifier 2, 12: bias circuit

3, 13 : 라스터보정부 4, 14 : 수평편향부3, 13: Raster Compensation 4, 14: Horizontal deflection

5, 15 : 수평출력회로 16 : 주파수전압변환부5, 15: horizontal output circuit 16: frequency voltage converter

17 : 바이어스조정부 18 : 정전압부17: bias adjustment unit 18: constant voltage unit

OP1: 연산증폭기 FBT : 플라이백트랜스OP 1 : Operational Amplifier FBT: Flyback Trans

Q1, Q2, Q11-Q13: 트랜지스터 PD1: 발광다이오드Q 1 , Q 2 , Q 11 -Q 13 : Transistor PD 1 : Light emitting diode

PT1: 수광트랜지스터 ZD11, ZD12: 제너다이오드PT 1 : Light receiving transistor ZD 11 , ZD 12 : Zener diode

D1, D2, D11,D12: 다이오드 C1-C3, C11-C15: 콘덴서D 1 , D 2 , D 11 , D 12 : Diodes C 1 -C 3 , C 11 -C 15 : Condenser

R1-R11: 저항 DY : 편향코일R 1 -R 11 : Resistance DY: Deflection coil

L1: 코일L 1 : coil

본 발명은 모니터에서 프리스포트의 위치보정에 관한 것으로, 특히 다중모드모니터에서 각 주파수에 따라 수평라스터(raster) 위치를 보정함에 있어 각 모드마다 선형적으로 디지탈 제어가 가능하도록 하는 모니터의 수평라스터 보정회로에 관한 것이다.The present invention relates to the position correction of a free spot in a monitor. In particular, in a multi-mode monitor, the horizontal raster of a monitor enables linear digital control in each mode in correcting a horizontal raster position according to each frequency. It relates to a stew correction circuit.

제 1 도는 종래 모니터의 수평라스터 보정회로도로서 이에 도시한 바와같이, 다이오드(D1), (D2) 및 콘덴서(C2), (C3)로 구성하여 플라이백트랜스(FBT)의 1차권선에서 전압(B+)을 기준전위로 하여 정전위와 부전위로 정류평활하는 정류부(1)와, 저항(R2-R4)로 구성하여 상기 정류부(1)의 출력을 입력받아 바이어스전압(VB)을 출력하는 바이어스회로(2)와 수평주사용 톱니파전류(I)를 출력하는 수평출력회로(5)와, 수평편향코일(DY), 코일(L1), 저항(R1) 및 콘덴서(C1)로 구성하여 상기 수평출력회로(5)의 톱니파전류에 따라 CPT의 캐소드로부터 방출된 전자를 편향시키는 수평편향부(4)와, 트랜지스터(Q1), (Q2)로 구성하여 상기 바이어스회로(2)의 출력에 따라 상기 수평편향부(4)의 편향전류를 방향을 변화시켜 화면의 수평라스터를 보정하는 라스터보정부(3)로 구성된 것으로, 상기 다이오드(D1), (D2)는 댐퍼(Damper)용 다이오드이고, 상기 콘덴서(C2), (C3)는 공진용콘덴서이다.1 is a horizontal raster correction circuit diagram of a conventional monitor. As shown in FIG. 1 , a diode D 1 , a D 2 , a capacitor C 2 , and a C 3 are formed of a flyback transformer FBT. In the secondary winding, the rectifier 1 rectifies and smoothes the potential and the negative potential with the voltage B + as the reference potential, and the resistor R 2 -R 4 is configured to receive the output of the rectifier 1 to receive the bias voltage ( A bias circuit 2 for outputting V B ), a horizontal output circuit 5 for outputting a horizontal injection sawtooth current I, a horizontal deflection coil DY, a coil L 1 , a resistor R 1 and It consists of a capacitor (C 1 ) and a horizontal deflection portion (4) for deflecting electrons emitted from the cathode of the CPT according to the sawtooth wave current of the horizontal output circuit (5), and transistors (Q 1 ), (Q 2 ) Raster correction unit (3) for correcting the horizontal raster of the screen by changing the direction of the deflection current of the horizontal deflection section 4 in accordance with the output of the bias circuit (2) The diodes D 1 and D 2 are damper diodes, and the capacitors C 2 and C 3 are resonance capacitors.

상기 저항(R3)은 가변저항이다.The resistor R 3 is a variable resistor.

이와 같이 구성된 종래회로의 동작과정을 제 3 도 편향전류 보정에 따른 톱니파전류의 파형도를 참조하여 설명하면 다음과 같다.The operation process of the conventional circuit configured as described above will be described with reference to the waveform diagram of the sawtooth current according to FIG. 3 deflection current correction.

먼저, 수평출력회로(5)에서 수평주사용 톱니파전류가 출력하면 수평편향부(4)의 수평편향코일(DY)은 CPT의 캐소드로부터 방출된 전자를 수평으로 편향시켜 CPT 화면에 화상을 형성한다.First, when the horizontal injection sawtooth current is output from the horizontal output circuit 5, the horizontal deflection coil DY of the horizontal deflection portion 4 horizontally deflects electrons emitted from the cathode of the CPT to form an image on the CPT screen. .

이때, 정류부(1)는 플라이백트랜스(FBT)의 1차권선에 전원(B+)을 기준전위로 하여 댐퍼용 다이오드(D1), (D2)와 공진용 콘덴서(C2), (C3)를 통해 정류평활한 직류전압을 바이어스회로(2)에 출력한다.At this time, the rectifier 1 is a damper diode (D 1 ), (D 2 ) and the resonant capacitor (C 2 ), (with the power source B + as the reference potential to the primary winding of the flyback transformer (FBT)). The rectified smooth DC voltage is output to the bias circuit 2 through C 3 ).

따라서, 수평주파수에 따라 변환된 라스터위치를 보정하기 위해 바이어스회로(2)의 저항(R3)의 중간탭이 저항(R2)쪽에 가깝게 조정하면 정류부(1)의 전압을 입력받은 바이어스회로(2)는 라스터보정부(3)의 트랜지스터(Q1)를 턴온시킨다.Therefore, if the middle tap of the resistor R 3 of the bias circuit 2 is adjusted close to the resistor R 2 side to correct the raster position converted according to the horizontal frequency, the bias circuit receives the voltage of the rectifier 1. (2) turns on the transistor Q 1 of the raster compensator 3.

이에따라, 라스터보정부(3)에서 증폭된 전류(I1)가 수평편향부(4)의 저항(R1), 코일(L1)을 통해 흐르므로 제 3 도에 도시한 바와같이 편향전류를 기준으로 평행이동시켜 라스터를 화면좌측으로 이동시킨다.Accordingly, since the current I 1 amplified by the raster compensator 3 flows through the resistor R 1 and the coil L 1 of the horizontal deflection portion 4, the deflection current is increased as shown in FIG. 3. The raster is moved to the left side of the screen by parallel translation.

한편, 바이어스회로(2)의 저항(R3)의 중간탭을 저항(R4)쪽으로 조정하면 라스터조정부(3)의 트랜지스터(Q2)가 턴온하고 전류(I2)가 수평방향부(4)의 코일(L1), 저항(R1)을 거쳐 상기 트랜지스터(Q2)로 흐르므로 제 3 도에 도시한 바와 같이 편향전류를 영점을 기준으로 왼쪽으로 평행이동시켜 라스터를 화면우측으로 이동시킨다.On the other hand, when the middle tap of the resistor R 3 of the bias circuit 2 is adjusted toward the resistor R 4 , the transistor Q2 of the raster adjusting section 3 is turned on and the current I 2 is turned in the horizontal direction 4. As it flows through the coil L 1 and the resistor R 1 to the transistor Q 2 , as shown in FIG. 3, the deflecting current is moved in parallel to the left side of the zero point to move the raster to the right side of the screen. Move it.

그러나, 이와 같은 종래회로는 플라이백트랜스의 1차권선에서 출력하는 중점전위는 그라운드 전위가 아니고 플라이백트랜스에 입력하는 높은 전압을 기준으로 하여 정전위와 부전위를 발생시킴으로써 바이어스전압의 동작영역은 플라이백트랜스의 전위와 비슷한 전위에서 동작되어야 한다.However, in such a conventional circuit, the midpoint potential output from the primary winding of the flyback transformer is not a ground potential, but a positive potential and a negative potential are generated based on the high voltage input to the flyback transformer. It should be operated at a potential similar to that of the backtrans.

그리고, 종래회로는 가변저항을 사용하여 라스터위치를 고정시키므로 주파수에 따라 변환하지 않고 기준전위가 다른 마이크로프로세서의 제어를 받는 디지탈회로와 인터페이스시킬 수 없어 다중모드모니터에 적용할 수 없는 문제점이 있었다.In addition, since the conventional circuit uses a variable resistor to fix the raster position, there is a problem that it cannot be applied to a multi-mode monitor because it cannot interface with a digital circuit controlled by another microprocessor without changing the frequency according to the frequency. .

본 고안은 이러한 문제점을 간안하여 포토커플러를 이용하여 수평주파수에 따라 바이어스전압을 발생시키고 정전압부로 정전위와 부전위를 안정화시키도록 구성하여 수평주파수에 따라 디지탈제어로 라스터위치를 보정하는 모니터의 수평라스터 보정회로를 창안한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The present invention is designed to generate the bias voltage according to the horizontal frequency by using the photocoupler and to stabilize the electrostatic potential and the negative potential with the constant voltage part, and to correct the raster position by digital control according to the horizontal frequency. Invented a raster correction circuit, it will be described in detail with reference to the accompanying drawings as follows.

제 2 도는 본 발명 모니터의 수평라스터 보정회로도로서 이에 도시한 바와 같이, 수평주사용 톱니파전류(I)를 출력하는 수평출력회로(15)와, 이 수평출력회로(15)의 톱니파전류에 따라 CPT의 캐소드로부터 방출된 전자를 편향시키는 수평편향부(14)와, 전압(B+)을 기준전위로 하여 플라이백트랜스(FBT)의 1차권선에서 평활전류된 정전위와 부전위를 출력하는 정류부(11)와, 이 정류부(11)의 정전위와 부전위를 안정하시키는 정전압부(18)와, 이 정전압부(18)의 출력을 증폭하여 바이어스전압(VB)을 출력하는 바이어스회로(12)와, 이 바이어스회로(12)의 출력에 따라 상기 수평편향부(14)의 편향전류방향을 변화시켜 라스터위치를 보정하는 라스터보정부(13)와, 수평주파수의 변화를 전압으로 변환하는 주파수전압변환부(16)와, 이 주파수전압변환부(16)의 출력에 따라 상기 바이어스회로(12)의 입력전압을 변환시키는 바이어스조정부(17)로 구성한 것으로, 상기 정전압부(18)는 저항(R8), 제너다이오드(ZD11), (ZD12)와 저항(R9)을 직렬접속하여 상기 제너다이오드(ZD11), (ZD12)에 콘덴서(C14), (C15)를 각기 병렬접속하여 구성하고, 상기 바이어스조정부(17)는 주파수전압변환부(16)의 출력이 저항(R10)을 통해 베이스에 접속된 트랜지스터(Q3)의 에미터를 저항(R11), 발광다이오드(PD11)를 통해 접지하고, 일측이 정전압부(18)의 출력(V1)에 접속된 저항(R6)의 타측을 바이어스회로(12)에 접속함과 아울러 에미터가 저항(R7)을 통해 상기 정전압부(18)의 출력(V2)에 접속된 수광트랜지스터(PT11)의 콜렉터에 접속하여 구성하며, 상기 바이어스회로(12)는 비반전단자(+)에 바이어스조정부(17)의 출력(V3)이 저항(R5)을 통해 접속된 연산증폭기(OP1)의 반전단자(-)를 저항(R4)을 통해 정전압부(18)의 기준전압(B+)에 접속함과 아울러 저항(R3)을 통해 상기 연산증폭기(OP1)의 출력(VB)에 접속하고 그 출력(VB)을 저항(R2)을 통해 라스터보정부(13)에 접속하여 구성한다.2 is a horizontal raster correction circuit diagram of the monitor of the present invention, as shown therein, according to the horizontal output circuit 15 for outputting the horizontal injection sawtooth current I and the sawtooth current of the horizontal output circuit 15 according to the present invention. A horizontal deflection portion 14 for deflecting electrons emitted from the cathode of the CPT, and a rectifying portion for outputting an electric potential and a negative potential smoothed at the primary winding of the flyback transformer (FBT) using the voltage B + as a reference potential. (11), a constant voltage unit (18) for stabilizing the static potential and the negative potential of the rectifier (11), and a bias circuit (12) for amplifying the output of the constant voltage unit (18) and outputting a bias voltage (V B ). And a raster compensator 13 for correcting the raster position by changing the deflection current direction of the horizontal deflection section 14 according to the output of the bias circuit 12, and converting the change of the horizontal frequency into voltage. The frequency voltage converter 16 and the output of the frequency voltage converter 16 Comprising a bias adjusting unit 17 for converting the input voltage of the bias circuit 12, the constant voltage unit 18 is a resistor (R 8 ), Zener diodes (ZD 11 ), (ZD 12 ) and the resistor (R 9) ) Is connected in series to the Zener diodes (ZD 11 ), (ZD 12 ) and the capacitors (C 14 ) and (C 15 ) in parallel, respectively, and the bias adjustment unit 17 is a frequency voltage converter 16 The output of the grounded emitter of the transistor (Q 3 ) connected to the base through the resistor (R 10 ) through the resistor (R 11 ), the light emitting diode (PD 11 ), one side of the output of the constant voltage unit 18 ( The other side of the resistor R 6 connected to V 1 ) is connected to the bias circuit 12, and the emitter receives light connected to the output V 2 of the constant voltage unit 18 through the resistor R 7 . and configured to connect to the collector of the transistor (PT 11), the bias circuit 12 is connected via an output (V 3), the resistance (R 5) of the bias adjusting unit 17 to the non-inverting terminal (+) The operational amplifier connected to the reference voltage (B +) of the constant-voltage unit 18 via a resistor (R 4) hereinafter and as well as through a resistor (R 3) (OP 1 - an operational amplifier (OP 1), an inverting terminal of the () ) connected to the output (V B) of the configuration and connected to the output (V B) Las turbo unit 13 via a resistor (R 2).

상기 발광다이오드(PD11)와 수광트랜지스터(PT11)로 포토커플러를 구성한다.A photocoupler is formed of the light emitting diode PD 11 and the light receiving transistor PT 11 .

이와 같이 구성한 본 발명 모니터의 수평라스터 보정회로의 작용 및 효과를 제 3 도 편향전류보정에 따른 톱니파전류의 파형도를 참조하여 상세히 설명하면 다음과 같다.The operation and effects of the horizontal raster correction circuit of the monitor according to the present invention configured as described above will be described in detail with reference to the waveform diagram of the sawtooth wave current according to FIG. 3 deflection current correction.

먼저, 수평출력회로(11)에서 수평주사용 톱니파전류가 출력하면 수평편향부(14)의 수평편향코일(DY)은 CPT의 캐소드로부터 발출된 전자를 수평으로 편향시켜 CPT의 화면에 화상을 형성한다.First, when the horizontal injection sawtooth current is output from the horizontal output circuit 11, the horizontal deflection coil DY of the horizontal deflection portion 14 horizontally deflects electrons emitted from the cathode of the CPT to form an image on the screen of the CPT. do.

이때, 플라이백트랜드(FBT)의 1차권선에 입력한 전압(B+)을 기준전위로 한 정류부(11)는 댐퍼용다이오드(D11), (D12)와 콘덴서(C12), (C13)를 통해 정전위와 부전위로 정류평활한 직류전압을 라스터보정부(13)와 정전압부(18)에 출력하고 이에 따라, 정전압부(18)는 저항(R8), (R9) 및 제너다이오드(ZD11), (ZD12)를 통해 안정화된 정전압(V1), (V2)을 출력한다.At this time, the rectifier 11 using the voltage (B + ) input to the primary winding of the flyback trend (FBT) as the reference potential is the damper diodes (D 11 ), (D 12 ) and the capacitor (C 12 ), ( C 13 ) outputs the rectified smooth DC voltage to the raster compensator 13 and the constant voltage unit 18 through the constant potential and the negative potential, whereby the constant voltage unit 18 outputs the resistors R 8 , R 9 , and The stabilized constant voltages (V 1 ) and (V 2 ) are output through the zener diodes (ZD 11 ) and (ZD 12 ).

또한, 다중모드에 따라 수평주파수의 변화를 감지한 주파수전압변환부(16)는 수평주파수를 해당하는 전압으로 변화시켜 바이어스조정부(17)의 저항부(R10)을 통해 트랜지스터(Q3)의 베이스에 출력한다.In addition, the frequency voltage conversion unit 16 that detects a change in the horizontal frequency in accordance with the multi-mode changes the horizontal frequency to a corresponding voltage to convert the transistor Q 3 through the resistor unit R 10 of the bias adjustment unit 17. Output to base

이때, 트랜지스터(Q3)가 턴온하여 전압(B+)가 입력한 발광다이오드(PD11)는 광전자를 발생시키고 이 광전자가 베이스에 입력한 수광트랜지스터(PT11)는 턴온하여 정전압부(18)의 출력(V1)을 조정한다.At this time, the transistor Q 3 is turned on and the light emitting diode PD 11 inputted by the voltage B + generates photoelectrons, and the phototransistor transistor PT 11 inputted to the base by the photodiode turns on the constant voltage unit 18. Adjust the output of V 1 .

따라서, 베이스에 수광된 광전자의 양이 작아 수광트랜지스터(PT12)가 정전압부(18)의 출력(V1)을 정전위로 조정한 경우 바이어스회로(12)는 비반전단자(+)에 저항(R5)을 통해 입력한 정전위(V3)를 연산증폭기(OP1)가 저항(R3), (R4)의 증폭도에 의해 바이어스전압(VB)으로 증폭하여 라스터조정부(13)의 트랜지스터(Q11)를 턴온시킨다.Therefore, when the light receiving transistor PT 12 adjusts the output V 1 of the constant voltage unit 18 to the electrostatic potential because the amount of photoelectrons received at the base is small, the bias circuit 12 may have a resistance at the non-inverting terminal (+). R 5), a positive potential (V 3) of the operational amplifier (OP 1), the resistance (R 3), raster adjustment element (13 amplifies the bias voltage (V B) by the amplification degree of the (R 4) input through) Turns on transistor Q 11 .

즉, 정류부(11)로부터 라스터보정부(13)를 통해 편향전류(I1)가 수평편향부(14)의 코일(L1), 저항(R1)으로 입력함에 따라 제 3 도에 도시한 바와 같이 편향전류를 영점을 기준으로 평행이동시켜 라스터를 화면좌측으로 이동시킨다.That is, as shown in FIG. 3 as the deflection current I 1 is input from the rectifier 11 through the raster compensator 13 to the coil L 1 and the resistor R 1 of the horizontal deflection portion 14. As described above, the raster is moved to the left side of the screen by moving the deflection current in parallel with respect to the zero point.

한편, 주파수전압변환부(16)의 출력에 의해 바이어스조정부(17)의 수광트랜지스터(PT11)가 정전압부(18)의 출력을 부전위로 하면 바이어스회로(12)의 연산증폭기(OP1)는 증폭된 부전위인 바이어스전압(BB)을 라스터보정부(13)에 출력하여 트랜지스터(Q12)를 턴온시키고, 이에 따라 편향전류(I2)가 수평편향부(14)의 저항(R1), 코일(L2)을 통해 상기 라스터보정부(13)로 흐르므로 제 3 도에 도시한 바와 같이 편향전류가 영점을 기준으로 평행이동하여 라스터를 화면우측으로 이동시킨다.On the other hand, when the light receiving transistor PT 11 of the bias adjusting unit 17 makes the output of the constant voltage unit 18 negative by the output of the frequency voltage converting unit 16, the operational amplifier OP 1 of the bias circuit 12 becomes By outputting the amplified negative potential bias voltage B B to the raster compensator 13, the transistor Q12 is turned on, so that the deflection current I 2 causes the resistance R 1 of the horizontal deflection portion 14, Since it flows through the coil L 2 to the raster compensator 13, as shown in FIG. 3, the deflection current moves in parallel with the zero point to move the raster to the right side of the screen.

상기에서 상세히 설명한 바와같이 본 발명 모니터의 수평라스터 보정회로는 다중모드모니터에서 수평주파수에 따라 라스터위치가 변화하는 것을 수평주파수에 따라 바이어스전압을 조정하여 전범위의 수평주파수에 대해 라스터를 항상 화면의 일정한 위치에 나타낼 수 있다. 즉, 마이크로프로세서의 제어를 받는 디지탈회로와 인터페이스하여 라스터를 항상 화면의 중앙에 나타낼 수 있는 효과가 있다.As described in detail above, the horizontal raster correction circuit of the monitor of the present invention adjusts the bias voltage according to the horizontal frequency to change the raster position according to the horizontal frequency in the multi-mode monitor. It can always appear in a certain position on the screen. In other words, the raster can be always displayed in the center of the screen by interfacing with a digital circuit controlled by a microprocessor.

Claims (4)

수평주사용 톱니파전류를 출력하는 수평출력회로(15)와, 이 수평출력회로(15)의 톱니파전류에 따라 CPT의 캐소드전류를 편향시키는 수평편향부(14)와, 플라이백트랜스(FBT)의 1차권선에 입력한 전압(B+)을 기준전위로 하여 정류평활한 직류전압을 출력하는 정류부(11)와, 이 정류부(11)의 정전위와 부전위의 출력을 일정전위로 유지하는 정전압부(18)와, 수평주파수를 검출하여 이에 해당하는 전압을 출력하는 주파수 전압변환부(16)와, 이 주파수전압변환부(16)의 출력을 변환함에 따라 상기 정전압부(18)의 출력을 조정하여 전압(B+)을 출력하는 바이어스조정부(17)와, 이 바이어스조정부(17)의 출력(V3)을 증폭하여 바이어스전압(VB)을 출력하는 바이어스회로(12)와, 이 바이어스회로(12)의 출력(VB)에 따라 상기 수평편향부(14)의 편향전류(I1), (I2)를 변화시켜 라스터의 위치를 보정하는 라스터보정부(13)로 구성한 것을 특징으로 하는 모니터의 수평라스터 보정회로.The horizontal output circuit 15 for outputting the horizontal injection sawtooth current, the horizontal deflection section 14 for deflecting the cathode current of the CPT according to the sawtooth current of the horizontal output circuit 15, and the flyback transformer FBT. A rectifier 11 for outputting a rectified smooth DC voltage using the voltage (B + ) input to the primary winding as a reference potential, and a constant voltage part for maintaining the output of the static potential and the negative potential of the rectifier 11 at a constant potential. 18, a frequency voltage converter 16 for detecting a horizontal frequency and outputting a voltage corresponding thereto, and adjusting the output of the constant voltage unit 18 by converting the output of the frequency voltage converter 16; And a bias circuit 17 for outputting a voltage B + , a bias circuit 12 for amplifying the output V 3 of the bias controller 17 and outputting a bias voltage V B , and the bias circuit The deflection currents I 1 and I 2 of the horizontal deflection portion 14 are changed in accordance with the output V B of (12). A horizontal raster correction circuit for a monitor, characterized by comprising a raster compensator (13) for correcting the position of the raster. 제 1 항에 있어서, 정전압부(18)는 일측이 정류부(11)와 라스터보정부(13)에 접속된 저항(R8)의 타측을 제너다이오드(ZD11), (ZD12)를 통해 상기 정류부(11)와 라스터보정부(13)에 접속된 저항(R9)의 타측에 접속하여 콘덴서(C14), (C15)를 상기 제너다이오드(ZD11), (ZD12)에 각기 병렬접속하고 상기 콘덴서(C14), (C15) 및 제너다이오드(ZD11), (ZD12)의 공통접속점에 전압(B+)을 입력시켜 상기 콘덴서 및 제너다이오드(C14, ZD11), (C15, ZD12)의 접속점에서 전압(V1), (V2)이 출력하게 구성한 것을 특징으로 하는 모니터의 수평라스터 보정회로.The constant voltage unit 18 of claim 1, wherein one side of the constant voltage unit 18 connects the other side of the resistor R 8 connected to the rectifier 11 and the raster compensator 13 through the zener diodes ZD 11 and ZD 12 . The capacitors C 14 and C 15 are connected to the zener diodes ZD 11 and ZD 12 , respectively, by connecting to the other side of the resistor R 9 connected to the rectifier 11 and the raster compensator 13 . connected to the capacitor (C 14), (C 15 ) and zener diode (ZD 11), (ZD 12 ) to input a voltage (B +) to the common connection point the capacitor and the Zener diode (C 14, ZD 11), A horizontal raster correction circuit of a monitor, characterized in that the voltage (V 1 ) and (V 2 ) are output at a connection point of (C 15 , ZD 12 ). 제 1 항에 있어서, 바이어스조정부(17)는 베이스에 주파수전압변환부(16)의 출력이 저항(R10)을 통해 접속된 트랜지스터(Q13)의 에미터를 저항(R11), 발광다이오드(PD11)를 통해 접지하고 상기 발광다이오드(PD11)의 광전자가 베이스에 입력하는 수광트랜지스터(PT11)의 콜렉터를 바이어스회로(12)에 접속함과 아울러 저항(R6)을 통해 정전압부(18)의 출력(V1)에 접속하며, 그 수광트랜지스터(PT11)의 에미터를 저항(R7)을 통해 상기 정전압부(18)의 출력(V2)에 접속하여 구성한 것을 특징으로 하는 모니터의 수평라스터 보정회로.The method of claim 1, wherein the bias adjusting unit 17 has an emitter resistor (R 11) of the transistor (Q 13) connected to the output of the frequency-to-voltage conversion unit 16 to the base via a resistor (R 10), a light emitting diode (PD 11), the ground and the light emitting diode through (PD 11) photoelectron through the light-receiving transistor (PT 11), junction boxes and the well resistance (R 6) to a bias circuit 12, the collector of the input to the base voltage portion of and connected to the output (V 1) of the (18), characterized in that the light-receiving transistor configured the emitter (PT 11) via a resistor (R 7) connected to the output (V 2) of the constant voltage portion 18 Horizontal raster correction circuit of the monitor. 제 1 항에 있어서, 바이어스회로(12)는 바이어스조정부(17)의 출력(V4)을 저항(R3), (R4)의 증폭도에 따라 증폭하여 바이어스전압(VB)을 라스터보정부(13)에 출력하는 연산증폭기(OP1)로 구성한 것을 특징으로 하는 모니터의 수평라스터 보정회로.2. The bias circuit 12 according to claim 1, wherein the bias circuit 12 amplifies the output V 4 of the bias adjuster 17 according to the amplification degree of the resistors R 3 and R 4 so as to raise the bias voltage V B. A horizontal raster correction circuit for a monitor, characterized by comprising an operational amplifier (OP 1 ) output to (13).
KR1019920009316A 1992-05-29 1992-05-29 Horizontal laster compensating circuit for monitor KR950000291B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920009316A KR950000291B1 (en) 1992-05-29 1992-05-29 Horizontal laster compensating circuit for monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920009316A KR950000291B1 (en) 1992-05-29 1992-05-29 Horizontal laster compensating circuit for monitor

Publications (2)

Publication Number Publication Date
KR930024438A KR930024438A (en) 1993-12-22
KR950000291B1 true KR950000291B1 (en) 1995-01-12

Family

ID=19333886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920009316A KR950000291B1 (en) 1992-05-29 1992-05-29 Horizontal laster compensating circuit for monitor

Country Status (1)

Country Link
KR (1) KR950000291B1 (en)

Also Published As

Publication number Publication date
KR930024438A (en) 1993-12-22

Similar Documents

Publication Publication Date Title
US4254365A (en) Side pincushion correction modulator circuit
KR100229969B1 (en) Raster size regulating apparatus
CA2040253C (en) High voltage stabilization circuit for video display apparatus
JP2641190B2 (en) Raster width adjustment device
US3444426A (en) Horizontal sweep system with automatic raster size regulation
KR0136037B1 (en) Horizontal size adjusting apparatus of monitor
KR950009651B1 (en) Raster width correction apparatus
US4801852A (en) CRT horizontal deflection circuit enabling horizontal sweep width adjustment with stabilized EHT output
EP0240142B1 (en) Raster positioning circuit for a deflection system
JP2583219B2 (en) Display deflection device
KR950000291B1 (en) Horizontal laster compensating circuit for monitor
US5463290A (en) Power supply stabilization circuit with separate AC/DC negative feedback paths
JP3268832B2 (en) A device for controlling the linearity of the horizontal deflection stage
US6091212A (en) Circuit for adjusting a horizontal center of a raster for a monitor
JP3907711B2 (en) Video display device
US6552504B2 (en) Deflection circuit with a feedback controlled capacitive transformation
KR19990005563A (en) Size compensation circuit of multi-mode monitor
JP2692445B2 (en) Horizontal deflection high voltage generation circuit
US5220252A (en) Focus voltage correction circuit for cathode ray tubes
JP2990747B2 (en) Horizontal deflection centering circuit
JPS6238374Y2 (en)
KR100248720B1 (en) Aspect ratio control circuit of a wide screen
KR950009512Y1 (en) Trap correcting circuit
KR930003560Y1 (en) Horizontal scan stabilization circuit for tv
KR0142764B1 (en) High voltage stabilization circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee