Claims (8)
망에서 제공되는 시스템 클럭에 따라 구동되고 외부의 버퍼상태 신호와 관리 신호를 인가받는 입출력신호생성수단(1)과, 상기 입출력 신호생성수단(1)으로 부터의 입출력 제어신호를 인가받고 ATM계층으로 부터 전송되는 SAR_PDU를 수신하여 SAR헤더의 이상 유무를 점검하는 SAR헤더 점검 수단(2)과, 상기 SAR헤더 점검수단(2)에 연결되고 상기 입출력 신호 생성회로수단(1)으로 부터의 입출력 제어 신호를 인가받아 인식 비트 신호를 출력하며 이상있는 SAR PDU를 보상하기 위한 영상정보 보상수단(3)과, 상기 영상 정보 보상 수단(3)으로부터 유효 SAR_PDU 페이로드만을 수신하여 NRZ데이타와 복원 DS3 클럭을 출력하며 CS_PDU를 복원하는 수렴부 계층 복원수단(4)과, 상기 영상 정보 보상 수단(3)으로 부터의 인식 비트와 외부로 부터의 망구동 클럭을 인가받아 고정 비트율의 영상 서비스를 위해 DS3 복원 클럭을 상기 수렴부 계층 복원 회로 수단(4)으로 제공하는 클럭 복원 수단(5)과, 상기 수렴부 복원 수단(4)으로 부터의 NRZ데이타와 복원 DS3 클럭을 인가받아 비디오 코덱으로 전송시 임피던스 매칭 및 선로 부호화를 수행하는 비디오 코덱 접속수단(6), 및 외부 제어부와 연결되어 상태 신호와 관리 신호를 출력하는 관리 및 상태 신호 처리 수단(7)을 구비하는 것을 구비하는 것을 특징으로 하는 ATM적응 계층 영상 수신 장치.Input / output signal generation means (1) driven according to the system clock provided from the network and receiving external buffer status signals and management signals, and input / output control signals from the input / output signal generation means (1) to the ATM layer. SAR header checking means (2) for receiving the SAR_PDU transmitted from and checking whether there is an abnormality of the SAR header, and an input / output control signal from the input / output signal generating circuit means (1) connected to the SAR header checking means (2). Is applied to output a recognition bit signal and compensates for abnormal SAR PDUs, and receives only valid SAR_PDU payloads from the image information compensation means 3 to output NRZ data and a reconstructed DS3 clock. And a fixed bit by receiving a converging layer layer restoring means 4 for restoring the CS_PDU, a recognition bit from the image information compensating means 3 and a network driving clock from the outside. Clock restoring means (5) for providing a DS3 restoring clock to the converging layer restoring circuit means (4) for receiving a video service, and receiving NRZ data and restoring DS3 clock from the converging part restoring means (4); And a video codec connecting means 6 for performing impedance matching and line coding when transmitting to the video codec, and management and status signal processing means 7 connected to an external control unit and outputting status signals and management signals. ATM adaptation layer video receiving apparatus, characterized in that.
제1항에 있어서, 상기 입출력 신호 생성 수단(1)은, 시스템 클럭회로로 부터 시스템 클럭을 인가받고 각각의 버퍼 상태 신호를 인가받아 카운터를 구동시키는 카운터 수단(9), 상기 카운트 수단(9)으로 부터의 카운터 출력을 인가받아 디코딩 하는 디코딩수단(10), 상기 디코딩 수단(10)으로 부터의 디코딩 신호를 인가받아 입출력 신호처리를 하게 하는 입출력 신호 처리 수단(11)을 구비하고 있는 것을 특징으로 하는 ATM적응 계층 영상 수신 장치.2. The counting means (9) according to claim 1, wherein the input / output signal generating means (1) receives a system clock from a system clock circuit and receives a respective buffer status signal to drive a counter and the counting means (9). Decoding means 10 for receiving a counter output from the decoder and decoding, and input / output signal processing means 11 for receiving a decoding signal from the decoding means 10 to perform input / output signal processing. ATM adaptation layer video receiving apparatus.
제1항에 있어서, SAR헤더 점검 수단(2)은, 상기 입출력 신호 생성수단(1)으로 부터 입출력 제어 신호를 인가받고, ATM계층으로 부터 전송되는 SAR_PDU를 저장하는 제1버퍼링 수단(12), 상기 입출력 신호 생성수단(1)으로 부터 입출력 제어 신호를 인가받고 SAR헤더와 페이로드를 분리하는 역다중화 수단(13), 상기 역다중화수단(13)으로 부터의 출력 신호를 인가받아 패리티 경보를 출력하는 패리티 비트 점검수단(14), 상기 입출력 신호 생성수단(1)으로 부터 입출력 제어 신호를 인가받고 상기 패리티 점검수단(14)으로 부터의 출력 신호를 인가받아 에러 검출 및 에러 교정을 교환시키기 위한 에러검출/교정수단(A), 상기 입출력 신호 생성수단(1)으로 부터 입출력 제어 신호를 인가받고 상기 에러검출/교정 수단으로 부터의 페이로드 폐기 신호를 인가 받아 저장하는 제2버퍼링수단(18), 상기 입출력 신호 생성수단(1)으로 부터 입출력 제어 신호를 인가받고 상기 제2버퍼링 수단(18)으로 부터의 출력 신호와 상기 에러 검출/교정 수단(A)으로 부터의 유효 SAR헤더와 페이로드만을 다중화하는 다중화수단(19), 및 상기 입출력 신호 생성수단(1)으로 부터 입출력 제어 신호를 인가받고 상기 다중화 다중화 수단(19)으로 부터의 출력신호를 인가받아 유료 SAR_PDU만을 정렬시켜 출력시켜 유효 SAR_PDU정렬 레지스트 수단(20)을 구비하고 있는 것을 특징으로 하는 ATM 적응 계층 영상 수신 장치.2. The first buffering means (12) according to claim 1, wherein the SAR header checking means (2) receives an input / output control signal from the input / output signal generating means (1) and stores SAR_PDUs transmitted from an ATM layer, The input / output control signal is received from the input / output signal generating means 1 and the demultiplexing means 13 for separating the SAR header and the payload and the output signal from the demultiplexing means 13 are outputted a parity alarm. An error for receiving an input / output control signal from the parity bit checking means 14 and the input / output signal generating means 1 and an output signal from the parity checking means 14 to replace error detection and error correction. The input / output control signal is received from the detection / correction means (A) and the input / output signal generation means (1), and the payload discard signal from the error detection / correction means is received and stored. The second buffering means 18 receives the input / output control signal from the input / output signal generating means 1, and the output signal from the second buffering means 18 and the validity from the error detection / correction means A are effective. Multiplexing means 19 for multiplexing only SAR headers and payloads, and input / output control signals from the input / output signal generating means 1 and output signals from the multiplexing multiplexing means 19 to sort only the paid SAR_PDUs. And an effective SAR_PDU alignment resisting means (20).
제1항에 있어서, 상기 영상 정보 보상수단(3)은, 상기 SAR헤더 점검 수단(2)으로 부터의 유효 SAR_PDU를 저장하는 버퍼링 수단(21), 상기 입출력 신호 생성수단(1)으로 부터 입출력 제어 신호를 인가받고 상기 버퍼링 수단(21)으로 부터의 출력 신호를 인가받아 역다중화시키기 위한 역다중화 수단(22), 상기 입출력 신호 생성수단(1)으로 부터 입출력 제어 신호를 인가받고 상기 역다중화 수단(22)으로 부터 출력신호를 인가받아 이웃된 순서번호의 차를 비교하는 순서번호 비교수단(23), 상기 입출력 신호 생성수단(1)으로 부터 입출력 제어 신호를 인가받고 상기 순서번호 비교수단(23)으로 부터의 상태 신호와 인식정보를 인가받아 클럭 복원을 위한 인식비트를 합성하기 위한 인식비트 합성수단(25), 상기 입출력 신호 생성수단(1)으로 부터 입출력 제어 신호를 인가받고 상기 순서번호 비교수단(23)으로 부터의 순서번호의 차만큼 재생신호를 발생하는 재생신호 발생하는 재생신호 발생수단(24), 상기 재생신호 발생수단(24)으로 부터의 출력신호와 상기 역다중화 수단(22)으로 부터의 출력을 인가받아 다중화하는 다중화 수단(27)의 출력신호를 인가받아 유효 SAR_PDU 페이로드 입력부를 선택하는 페이로드 버퍼링 수단(28), 및 상기 재생신호 발생수단(24)으로 부터의 출력신호와 상기 페이로드 버퍼링 수단(28)으로 부터의 출력신호를 인가받아 상기 다중화 수단으로 입력하도록 하는 보상 버퍼링 수단(29)을 구비하고 있는 것을 특징으로 하는 ATM적응 계층 영상 수신 장치.2. The video information compensating means (3) according to claim 1, wherein the video information compensating means (3) comprises: buffering means (21) for storing valid SAR_PDUs from the SAR header checking means (2), and input / output control from the input / output signal generating means (1). A demultiplexing means 22 for receiving a signal and receiving and demultiplexing an output signal from the buffering means 21, and receiving an input / output control signal from the input / output signal generating means 1 and receiving the demultiplexing means ( A sequence number comparison means 23 for receiving an output signal from 22) and comparing a difference between neighboring sequence numbers; and an input / output control signal from the input / output signal generation means 1 and receiving the sequence number comparison means 23. Recognition bit synthesizing means 25 for synthesizing the recognition bits for clock recovery by receiving the status signal and the recognition information from and the input / output control signal from the input / output signal generating means 1 A reproduction signal generation means 24 for generating a reproduction signal by a difference of the sequence number from the sequence number comparison means 23, and an output signal from the reproduction signal generation means 24 and the inverse of the signal; A payload buffering means 28 for selecting an effective SAR_PDU payload input unit by receiving an output signal of the multiplexing means 27 for receiving and outputting the output from the multiplexing means 22, and the reproduction signal generating means 24; And a compensation buffering means (29) for receiving an output signal from the input signal and the output signal from the payload buffering means (28) and inputting the same to the multiplexing means.
제1항에 있어서, 상기 수렴부 계층 복원 수단(4)은, 상기 입출력 신호 생성수단(1)으로부터의 입출력 신호에 따라 보상된 페이로드를 128행에 따라 저장하여 열로 47옥텟을 형성하여 128옥텟씩 열로 출력하는 옥텟 역인터리빙 수단(30), 상기 입출력 신호 생성수단(1)으로부터의 입출력 신호에 따라 상기 옥텟 역인터리빙 수단(30)으로 부터의 128옥텟의 부호 길이를 점검하여 출력하는 FEC복호수단(31), 상기 FEC복호수단(31)에 연결되어 상기 입출력 신호 생성수단(1)으로 부터의 입출력 신호에 따라 영상 정보 출력순위를 선택하는 복원 선로 결정수단(32), 및 상기 복원 선로 결정수단(32)에 연결되어 입력되는 8비트 병렬 데이타를 직렬로 바꾸어 전송하는 직병렬 버퍼링 수단(33)을 구비하고 있는 것을 특징으로 하는 ATM적응 계층 영상 수신 장치.The method according to claim 1, wherein the converging unit layer restoring means (4) stores the payload compensated according to the input / output signal from the input / output signal generating means (1) in 128 rows to form 47 octets in a row to 128 octets. FEC decoding means for checking and outputting the code length of 128 octets from the octet deinterleaving means 30 in accordance with the input / output signal from the input / output signal generating means 1 and the octet deinterleaving means 30 for outputting each row. (31), restoring line determining means (32) connected to said FEC decoding means (31) for selecting image information output order in accordance with an input / output signal from said input / output signal generating means (1), and said restoring line determining means And serial-to-parallel buffering means (33) which are connected to (32) and serially convert and input 8-bit parallel data.
제1항에 있어서, 상기 클럭 복원 수단(6)은, 망구동 클럭을 인가받고 상기 영상 정보 보상수단(3)으로 부터의 출력신호를 인가받아 분주하는 분주 정보 생성수단(34), 망구동 클럭을 인가받고 상기 분주 정보 생성 수단(34)으로부터 망구동 클럭 분주 정보를 인가받아 기준 주파수를 발생하는 기준 주파수 생성수단(35), 상기 기준 주파수 생성수단(35)로 부터 기준 주파수를 인가받아 기준 주파수와 분주 주파수 입력의 위상차를 검출하여 출력 주파수를 발생시키는 PLL수단(36), 및 상기 PLL수단(36)으로 부터 출력신호를 인가받아 상기 PLL수단(36)으로 피드백시키는 분주수단(37)을 구비하고 있는 것을 특징으로 하는 ATM적응 계층 영상 수신 장치.2. The clock driving means (6) according to claim 1, wherein the clock recovery means (6) receives a network driving clock and receives an output signal from the image information compensation means (3) and divides the frequency information generating means (34) and the network driving clock. A reference frequency generating means (35) for receiving a network driving clock frequency division information from the frequency division information generating means (34) and generating a reference frequency, and receiving a reference frequency from the reference frequency generating means (35). And PLL means 36 for detecting a phase difference between the frequency inputs and generating an output frequency, and a frequency divider 37 for receiving an output signal from the PLL means 36 and feeding it back to the PLL means 36. ATM adaptation layer video receiver.
제1항에 있어서, 상기 비디오 코덱 접속수단(6)은, 상기 수렴부 계층 복원수단(4)으로 부터 NRZ데이타와 DS3 클럭을 인가받는 입/출력 드라이버(38), 상기 입/출력 드라이버(38)로 부터의 출력신호 NRZ데이타와 DS3 클럭을 인가받아 B3ZS/NRZ변환시키기 위한 B3ZS/NRZ변환수단(39), 상기 B3ZS/NRZ변환수단(39)으로 부터 출력신호를 인가받아 임피던스 매칭하여 B3ZS신호를 비디오 코덱으로 전송하는 B3ZS임피던스 매칭수단(40), 및 상기 입/출력 드라이버(38)로 부터의 출력을 임피던스 매칭하여 NRZ신호와 DS3클럭을 출력하여 상기 비디오 코덱으로 전송하는 NRZ임피던스 매칭수단(41)을 구비하고 있는 것을 특징으로 하는 ATM적응 계층 영상 수신 장치.2. The input / output driver 38 and the input / output driver 38 of claim 1, wherein the video codec connection means 6 receives NRZ data and a DS3 clock from the convergence layer reconstruction means 4; B3ZS / NRZ conversion means 39 for receiving the output signal NRZ data and the DS3 clock from B3ZS / NRZ conversion and the output signal from the B3ZS / NRZ conversion means 39 to perform impedance matching to the B3ZS signal. NRZ impedance matching means for impedance matching the output from the B3ZS impedance matching means 40 and the output from the input / output driver 38 to transmit the NRZ signal and the DS3 clock to the video codec. 41. An ATM adaptation layer video receiving apparatus, comprising:
제1항에 있어서, 상기 관리 및 상태 신호 처리 수단(7)은, 외부 제어부와 연결되어 관리 신호 데이타를 출력하는 데이타 입/출력 드라이버(44), 상기 데이타 입/출력 드라이버(44)로 부터의 출력신호를 인가 받아 관리신호를 출력하는 관리 신호 레지스트 수단(47), 외부 제어부와 연결되어 입력 제어 신호를 출력하는 제어 신호 입/출력 드라이버(45), 상기 제어 신호 입/출력 드라이버(45)로 출력 제어 신호를 인가시키며, 상기 관리 신호 레지스트수단(47)으로 입력 신호를 제공하는 제어 신호 처리수단(46), 외부제어부와 연결되어 주소 신호를 출력하는 주소 신호 입력 드라이버(46), 상기 주소 신호 입력 드라이버(46)로 부터의 출력신호를 인가받아 관리 신호 디코딩 신호를 상기 관리 신호 레지스트수단(47)으로 인가하고 상태 신호 디코딩 신호를 출력하는 주소 신호 디코딩 상태신호 데이타를 상기 데이타 입/출력 드라이버(44)로 인가시키는 상태 신호 레지스트 수단(48)을 구비하고 있는 것을 특징으로 하는 ATM적응 계층 영상 수신 장치.The data input / output driver (44) and the data input / output driver (44) for outputting management signal data connected to an external control unit. Management signal registration means 47 for receiving an output signal and outputting a management signal, a control signal input / output driver 45 connected to an external control unit and outputting an input control signal, and the control signal input / output driver 45. Control signal processing means (46) for applying an output control signal and providing an input signal to said management signal registration means (47), an address signal input driver (46) connected with an external control unit to output an address signal, and said address signal An address that receives an output signal from the input driver 46, applies a management signal decoding signal to the management signal registration means 47, and outputs a status signal decoding signal. And a status signal register means (48) for applying signal decoding status signal data to said data input / output driver (44).
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.