KR940011269B1 - Manufacturing method of surface emitting laser diode - Google Patents
Manufacturing method of surface emitting laser diode Download PDFInfo
- Publication number
- KR940011269B1 KR940011269B1 KR1019910019694A KR910019694A KR940011269B1 KR 940011269 B1 KR940011269 B1 KR 940011269B1 KR 1019910019694 A KR1019910019694 A KR 1019910019694A KR 910019694 A KR910019694 A KR 910019694A KR 940011269 B1 KR940011269 B1 KR 940011269B1
- Authority
- KR
- South Korea
- Prior art keywords
- laser diode
- layer
- semiconductor laser
- conductivity type
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/02—MBE
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/04—MOCVD or MOVPE
Abstract
Description
제 1 도는 종래의 표면 방출형 반도체 레이저 다이오드의 수직 단면도.1 is a vertical sectional view of a conventional surface-emitting semiconductor laser diode.
제2(a)도∼제2(d)도는 이 발명에 따른 표면 방출형 반도체 레이저 다이오드의 제조공정도이다.2 (a) to 2 (d) are manufacturing process diagrams of the surface-emitting semiconductor laser diode according to the present invention.
이 발명은 표면 방출형 반도체 레이저 다이오드(Surface Emitting Laser Diode)의 제조방법에 관한 것으로, 특히, 기저층(Bottom layer)으로 알루미늄(Al)이 고농도 함유된 AlGaAs층을 첨가하여 선택적 에칭(Selective Etching)공정에 의한 마이크로 클리빙(Micro-Cleaving)기술을 접목시켜 고신뢰성의 표면 방출형 반도체 레이저 다이오드를 제조하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a surface emitting semiconductor laser diode, and in particular, a selective etching process by adding an AlGaAs layer containing a high concentration of aluminum (Al) as a bottom layer. The present invention relates to a method of manufacturing a highly reliable surface emitting semiconductor laser diode by incorporating Micro-Cleaving technology.
일반적으로, 표면 방출형 반도체 레이저 다이오드는 2차원적 어레이가 가능하기 때문에 1차원 어레이로 구성되는 엣지(Edge) 방출형 레이저 다이오드 보다 큰 출력을 얻을 수 있고, 또다른 응용분야로는 대규모 집적소자(VLSI)의 집적수준이상의 반도체 소자간 고속신호 전달에 표면 방출형 반도체 레이저 다이오드를 이용하는 경향이 대두되면서 이에 관한 연구가 활발히 이루어지고 있다.In general, surface-emitting semiconductor laser diodes are capable of two-dimensional arrays, so they can achieve greater output than edge-emitting laser diodes composed of one-dimensional arrays. As the trend of using surface-emitting semiconductor laser diodes for high-speed signal transmission between semiconductor devices having an integrated level of VLSI) is being actively studied.
상기와 같은 표면 방출형 반도체 레이저 다이오드는 접합면에 수직방향으로 빛을 내게하는 구조로서 활성층에서 발생한 빛이 자기흡수 손실을 거의 받지않고 외부로 방출되기 때문에 고출력을 실현하는데 상당한 이점이 있다.The surface emitting type semiconductor laser diode as described above has a significant advantage in realizing high power because light emitted from the active layer is emitted to the outside with little self-absorption loss.
따라서 이러한 표면 방출형 반도체 레이저 다이오드는 700∼900nm 파장대의 레이저 다이오드를 광원으로 사용하는 모든 시스템과 광통신(Optical-Communlcation) 및 광컴퓨터(Optical-Computing)등의 분야에 있어 중요한 광원으로써 사용되고 있다.Therefore, the surface-emitting semiconductor laser diode is used as an important light source in all systems that use a laser diode in the wavelength range of 700 to 900 nm as a light source, and in the fields of optical communication and optical computing.
제 1 도에 도시한 바와같이 종래의 표면 방출형 반도체 레이저 다이오드는 N형 GaAs 화합물 반도체 기판(1)상에 N형 AlyGa1-yAs의 제 1 클리드층(3), 빛이 나오는 P형 GaAs의 활성층(5), P형 AlyGa1-yAs의 제 2 클래드층(7) 및 P형 GaAs의 캡층(9)을 형성하는 공정과, 45°거울 반사면 영역을 형성하기 위해 상기 P형 GaAs층(9)의 상부에 포토레지스트(Photoresist)를 도포한 후 리소그래피(Lithography)법에 의해 선택식각하여 창(window)을 만들어 패턴을 형성한후 직사각 형태로 수직에칭하여 가운데 부분을 다른 바깥 부분과 차단시키는 차단공간을 형성하는 제 1 에칭공정과, 45°거울 반사면을 형성하기 위해 다시 통상적인 포토리소그래피법이나 드라이 에칭(Dry etching)방법으로 바깥부분의 에칭된 면에는 영향을 미치지 않도록 가운데 부분의 에칭된 면을 경사지게 형성하는 제 2 에칭 공정을 실시한다. 이후 상기 P형 CaAs층(9)의 상부에 P형 전극인 Au Zn/Au를 진공증착하여 P형 전극(11)을 형성하고, 계속해서 N형 GaAs 화합물 반도체 기판(1)의 하부를 연마한후 N형 전극인 AuGe/Ni/Au를 진공증착으로 하여 형성한후 열처리하여 N형 전극(13)을 형성한다. 이때, 상기 P형 및 N형 전극(11), (13)은 상기 P형 CaAs층(9) 및 도전성이 있는 N형 GaAs 화합물 반도체 기판(1)과 각각 오믹접촉(Ohmic contact)를 이룬다.As shown in FIG. 1, the conventional surface-emitting semiconductor laser diode has a first cleaved layer 3 of N-type Al y Ga 1-y As and a light emitting P on the N-type GaAs compound semiconductor substrate 1. To form an active layer 5 of type GaAs, a second cladding layer 7 of P-type Al y Ga 1-y As, and a cap layer 9 of P-type GaAs, and to form a 45 ° mirror reflective surface region. Photoresist is applied on the P-type GaAs layer 9 and then selectively etched by lithography to form a window to form a pattern, followed by vertical etching in a rectangular shape to form a pattern. The first etching process of forming a blocking space to block other outer portions, and the surface of the outer portion etched by conventional photolithography or dry etching to form a 45 ° mirror reflecting surface are affected. An agent that inclines the etched surface of the center portion so as not to fall 2 etching process is performed. Thereafter, Au Zn / Au, which is a P-type electrode, is vacuum-deposited on the P-type CaAs layer 9 to form a P-type electrode 11, and then the lower portion of the N-type GaAs compound semiconductor substrate 1 is polished. Then, AuGe / Ni / Au, which is an N-type electrode, is formed by vacuum deposition, and then heat-treated to form an N-type electrode 13. At this time, the P-type and N-type electrodes 11 and 13 make ohmic contact with the P-type CaAs layer 9 and the conductive N-type GaAs compound semiconductor substrate 1, respectively.
따라서, 종래의 표면 방출형 반도체 레이저 다이오드의 제조방법에 의하면 엣지에서 방출된 빔(Beam)을 표면으로 향하게 하기 위하여 45°거울 반사면을 이용한다. 이러한 45° 거울 반사면을 제작하기 위해서, 패턴 에칭은 기판에 대해서 수직으로 행해지는 이방성 건식에칭이나 다단계 화학적 에칭(multi-step chemical etching)법을 사용하여야 하므로 제조공정이 복잡하며 또한 재현성에 있어서도 좋지 않은 문제점을 갖게 된다.Therefore, according to the conventional method of manufacturing a surface-emitting semiconductor laser diode, a 45 ° mirror reflecting surface is used to direct the beam emitted from the edge to the surface. In order to fabricate this 45 ° mirror reflecting surface, the pattern etching must use anisotropic dry etching or multi-step chemical etching method perpendicular to the substrate, which makes the manufacturing process complicated and good in reproducibility. You do not have the problem.
또한, 엣지에서 방출된 빔을 표면으로 향한 표면 방출을 구현하기 위하여 외부 광학기의 사용과 거울 반사면을 장착하여야 하므로 고가의 장비가 요구되고 이에 따른 번거러운 작업이 수반되어야 하며 시스템이 커지게 되는 문제점을 갖게 된다.In addition, since the use of external optics and mirror reflection surfaces must be mounted to realize surface emission from the edge emitted beams to the surface, expensive equipment is required, and cumbersome work is required, and the system becomes large. Will have
또한, 에피택시(Epitaxy)의 구조적 변형(Structure modification)등을 행하면 에피택시의 구조가 복잡하고 수율도 낮으며, 소자의 특성이 양호하지 못하게 되는 문제점을 갖게 된다.In addition, if structural modification of epitaxy is performed, the structure of the epitaxy is complicated, the yield is low, and the characteristics of the device are not good.
이 발명은 상기한 문제점을 해결하기 위하여 에피택시 후 선태적 에칭(Selective etching) 및 화학적 습식에칭공정과 마이크로 클리빙 기술을 접목시켜 벽개면을 형성시킴으로써 효율과 신뢰성이 높은 표면 방출형 반도체 레이저 다이오드의 제조방법을 제공하는데 그 목적이 있다.In order to solve the above problems, the present invention provides a high efficiency and reliable surface emitting semiconductor laser diode by forming a cleaved surface by combining a selective etching, chemical wet etching process and a micro-cleeving technique after epitaxy. The purpose is to provide a method.
이 발명은 상기한 목적을 달성하기 위하여 표면 방출형 반도체 레이저 다이오드의 제조방법에 있어서, 제 1 도전형의 화합물 반도체 기판상에 기저층이 되는 제 1 도전형의 제 1 반도체층과, 제 1 클래드층이 되는 제 1 도전형의 제 2 반도체층과, 활성층이 되는 제 2 도전형의 제 3 반도체층과, 제 2 클래드층이 되는 제 2 도전형의 제 4 반도체층과 캡층이 되는 제 2 도전형의 제 5 반도체층을 순차적으로 형성하는 공정과, 통상의 포토리소그래피법에 의해 소정부분의 기판이 노출되도록 메사에칭하여 반도체 레이저 다이오드 영역과 거울 반사면 영역을 형성하는 공정과, 상기 구조의 전 표면을 유전체막을 형성한후 선택적 에칭공정과 습식에칭 공정 및 마이크로 클리빙 기술을 조합하여 반도체 레이저 다이오드 영역의 벽개면을 형성하는 공정과, 상기 공정 후 유전체막을 제거한후 상기 제 5 반도체 상부에 제 2 도전형의 전극을 제 1 도전형의 화합물 반도체 기판의 후면에 제 1 도전형의 전극을 각각 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.In order to achieve the above object, the present invention provides a method of manufacturing a surface-emitting semiconductor laser diode, comprising a first semiconductor layer of a first conductivity type and a first cladding layer serving as a base layer on a compound semiconductor substrate of a first conductivity type. The second conductive layer of the first conductivity type, the third semiconductor layer of the second conductivity type to be the active layer, the fourth semiconductor layer of the second conductivity type to be the second cladding layer, and the second conductivity type to be the cap layer Forming a fifth semiconductor layer sequentially; forming a semiconductor laser diode region and a mirror reflecting surface region by mesa etching so as to expose a predetermined portion of the substrate by a conventional photolithography method; and an entire surface of the structure Forming a dielectric film, and then forming a cleaved surface of the semiconductor laser diode region by combining a selective etching process, a wet etching process, and a micro cleaving technique; After removal of the dielectric film it is then characterized by the yirueojim, including the step of forming said fifth semiconductor top electrode of the first conductivity type on a back surface of a compound semiconductor substrate of a first conductivity type an electrode of a second conductivity type, respectively.
이하, 이 발명을 첨부도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제2(a)도∼제2(d)도는 이 발명에 따른 표면 방출형 반도체 레이저 다이오드의 제조공정도를 나타낸 것이다.2 (a) to 2 (d) show a manufacturing process diagram of the surface-emitting semiconductor laser diode according to the present invention.
제2(a)도를 참조하면, N+형 GaAs 화합물 반도체 기판(21)상에 N+형 AlyGa1-yAs층(23)(y=0.7∼0.8), N형 AlxGa1-xAs층(25)(x=0.4), P형 GaAs층(27), P형 AlxGa1-xAs층(29)(x=0.4) 및 P+형 GaAs층(31)을 통상적인 방법인 MBE(Molecular Beam EpitaXy)법이나 MOCVD(Metal Organic Chemical Vapor Deposition)법에 의해 순차적으로 형성한다. (단 여기서 1≥y≥x≥0임)Referring to FIG. 2 (a), an N + type Al y Ga 1-y As layer 23 (y = 0.7 to 0.8) and an N type Al x Ga 1-x are formed on the N + type GaAs compound semiconductor substrate 21. As layer 25 (x = 0.4), P-type GaAs layer 27, P-type Al x Ga 1-x As layer 29 (x = 0.4) and P + type GaAs layer 31 are conventional methods. It is sequentially formed by MBE (Molecular Beam EpitaXy) method or MOCVD (Metal Organic Chemical Vapor Deposition) method. (Where 1≥y≥x≥0)
상기 N+형 AlyGa1-yAs층(23)은 알루미늄(Al)이 70∼80% 정도의 고농도 첨가되어 형성된 기저층으로 이용되며 또한, 선택적 에칭시 측면으로 깊게 에칭이 가능하게 한다. 상기 N형 AlxGa1-xAs층(25)은 제 1 클래드층으로, P형 AlxGa1-xAs층(29)은 제 2 클래드층으로 이용된다. 상기 P형 GaAs층(27)은 빛이 나오는 활성층으로 이용되며, 상기 P+형 CaAs층(31)은 저항성 접촉층으로 이용된다. 그리고 전자와 정공의 재결합에 의해 발생되는 빛을 활성충(27)으로 제한시키기 위해 활성층(27)의 굴절율은 제1 및 제 2 클래드층(25), (29)보다 크고, 에너지 밴드갭은 작게 선택되어야 한다. 즉, 활성층(27)의 굴절율을 제1 및 제 2 클래드층(25), (29)보다 크게 함으로써 내부 전반사가 일어나 발진된 광이 외부로 퍼져 나가지 않으므로 손실이 적고, 한편으로는 양호한 특성으로 광학전송 레이저 발진 내지 광학변조를 행하는 레이저 다이오드를 실현할 수 있다.The N + type Al y Ga 1-y As layer 23 is used as a base layer formed by adding a high concentration of aluminum (Al) of about 70 to 80%, and also enables deep etching to the side during selective etching. The N-type Al x Ga 1-x As layer 25 is used as the first cladding layer, and the P-type Al x Ga 1-x As layer 29 is used as the second cladding layer. The P-type GaAs layer 27 is used as an active layer that emits light, and the P + type CaAs layer 31 is used as an ohmic contact layer. The refractive index of the active layer 27 is greater than that of the first and second cladding layers 25 and 29, and the energy band gap is small, in order to limit the light generated by the recombination of electrons and holes to the active layer 27. Should be chosen. In other words, by making the refractive index of the active layer 27 larger than the first and second clad layers 25 and 29, total internal reflection occurs so that the oscillated light does not spread to the outside, so that the loss is small. A laser diode that performs transmission laser oscillation or optical modulation can be realized.
제2(b)도를 참조하면, 에피택시후 통상의 포토레지스트를 사용하는 포토리소그래피(Photolithography)법을 이용하여 패터닝한다. 그다음 상기 형성된 포토레지스트 패턴을 마스크로 하여 황산(H2SO4)계 에칭액(etchant)을 이용하며 습식에칭(wet-etching)공정을 실시하여 메사에칭한후 포토레지스트를 제거한다. 상기와 같은 공정에 의해 레이저 다이오드의 영역(L)과, 45°거울 반사면의 영역(D)을 형성한다.Referring to FIG. 2 (b), after epitaxy, patterning is performed using a photolithography method using a conventional photoresist. Thereafter, using the sulfuric acid (H 2 SO 4 ) -based etchant using the formed photoresist pattern as a mask, a wet-etching process is performed, followed by mesa etching to remove the photoresist. By the above process, the region L of the laser diode and the region D of the 45 ° mirror reflecting surface are formed.
제2(c)도를 참조하면, 상기 메사에칭된 구조의 상부에 표면 안정화를 위해 보호막을 형성하는 공정으로써, 실리콘 산화막(SiO2) 혹은 실리콘 질화막(Si2N4)을 CVD(Chemical Vapor Deposition)법이나 스퍼터링(Sputtering)법으로 증착하여 유전체막(33)을 형성한다. 그다음 포토레지스트를 사용하는 포토리소그래피법에 의해 상기 레이저 다이오드 영역(L)의 유전체막(33)의 소정부분을 제거하여 개구를 형성한다. 그다음 선택적 드라이 에칭공정을 실시하여 수평방향으로 언더컷 에칭(under~cut etching)이 이루어지게 한다.Referring to FIG. 2 (c), as a process of forming a protective film for surface stabilization on the mesa-etched structure, a silicon oxide film (SiO 2 ) or a silicon nitride film (Si 2 N 4 ) is formed by CVD (Chemical Vapor Deposition). The dielectric film 33 is formed by vapor deposition or sputtering. Then, a predetermined portion of the dielectric film 33 in the laser diode region L is removed by a photolithography method using a photoresist to form an opening. Then, a selective dry etching process is performed to undercut etching in the horizontal direction.
제2(d)도를 참조하면, 상기 공정후 초음파 진동(Ultra-Sonic Vibration)을 이용하여 마이크로 클리빙을 실시하여 벽개면(Cleaved-facet)을 형성한다. 그다음 상기 P+형 GaAs갭층(31) 상부의 유전체막(33)인 절연물질을 제거하여 전극 패턴을 형성한 다음 AuGe/NI/Au으로 이루어진 P형 전극(35)을 형성하는 한편 기판(21) 하부에 Au Zn/Au으로 이루어진 N형 전극(37)을 형성하여 반도체 래이저 다이오드를 제조한다. 상기 P형 전극 및 N형 전극(35), (37)은 상기 P+형 GaAs층(31) 및 N+형 GaAs 화합물 반도체 기판(21)과 각각 오믹접촉을 이룬다.Referring to FIG. 2 (d), micro cleaving is performed by using ultra-sonic vibration to form cleaved-facet. Next, an electrode pattern is formed by removing an insulating material, which is a dielectric layer 33 on the P + type GaAs gap layer 31, and then forming a P-type electrode 35 made of AuGe / NI / Au while lowering the substrate 21. An N-type electrode 37 made of Au Zn / Au is formed on the semiconductor laser diode. The P-type electrode and the N-type electrodes 35 and 37 make ohmic contact with the P + type GaAs layer 31 and the N + type GaAs compound semiconductor substrate 21, respectively.
상술한 바와같이 이 발명은 에피택시 공정후 메사에칭과 선택적 에칭공정후 마이크로 클리빙 기술을 통해 용이하게 벽개면을 형성시켜 반도체 레이저 다이오드 영역과 거울 반사면 영역을 형성시킴으로써 반도체 레이저 다이오드 영역에서 사이드 방출(Side Emitting)하는 광이 거울 반사면 영역의 45° 거울 반사면을 통해 표면 방출하게 되는 표면 방출형 반도체 레이저 다이오드를 구현할 수 있다.As described above, the present invention can easily form a cleaved surface through the mesa etching after the epitaxy process and the micro cleaving technique after the selective etching process to form the semiconductor laser diode region and the mirror reflecting surface region so that the side emission in the semiconductor laser diode region ( It is possible to implement a surface emitting semiconductor laser diode in which side emitting light is emitted through the 45 ° mirror reflection surface of the mirror reflection surface area.
따라서, 이 발명에서는 선택적 에칭공정 및 마이크로 클리빙 기술과 습식 에칭공정을 조합하여 표면 방출형 반도체 레이저 다이오드를 제작하게 되므로 종래 기술에 비해 제조공정이 간단해져 생산성이 향상됨과 아울러 대량생산이 가능한 이점이 있고, 효율과 신뢰성이 높은 고신뢰성 표면 방출형 반도체 레이저 다이오드를 제작할 수 있는 이점이 있다.Therefore, in the present invention, since the surface-emitting semiconductor laser diode is manufactured by combining the selective etching process, the micro-cleaving technique, and the wet etching process, the manufacturing process is simplified compared to the prior art, and the productivity is improved, and the mass production is possible. In addition, there is an advantage in that a highly reliable surface emitting semiconductor laser diode can be manufactured with high efficiency and reliability.
또한, 이 발명은 온-웨이퍼(ON-Wafer) 상태에서 소자의 특성을 검사할 수 있으며 광전집적회로소자(OEIC) 제작에도 쉽게 응용될 수 있는 이점이 있다.In addition, the present invention can inspect the characteristics of the device in the on-wafer (ON-Wafer) state, there is an advantage that can be easily applied to the fabrication of optoelectronic integrated circuit (OEIC).
이상의 설명에서는 GaAs기판을 사용한 화합물 반도체 소자의 예를 들었지만 GaAs기판에 한정되지 않고 AlGaAs,InP등 Ⅲ-V족 화합물 반도체 기판을 사용한 화합물 반도체 소자의 제조에도 이 발명을 적용할 수 있다.Although the above description has given examples of compound semiconductor devices using GaAs substrates, the present invention can be applied to the production of compound semiconductor devices using III-V group compound semiconductor substrates such as AlGaAs and InP, without being limited to GaAs substrates.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910019694A KR940011269B1 (en) | 1991-11-06 | 1991-11-06 | Manufacturing method of surface emitting laser diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910019694A KR940011269B1 (en) | 1991-11-06 | 1991-11-06 | Manufacturing method of surface emitting laser diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930011345A KR930011345A (en) | 1993-06-24 |
| KR940011269B1 true KR940011269B1 (en) | 1994-12-03 |
Family
ID=19322372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910019694A KR940011269B1 (en) | 1991-11-06 | 1991-11-06 | Manufacturing method of surface emitting laser diode |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940011269B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100329208B1 (en) * | 1998-06-18 | 2002-03-21 | 니시무로 타이죠 | Functional device and a method for manufacturing thereof and an optical disc apparatus using the functional device |
| KR102375096B1 (en) * | 2020-10-28 | 2022-03-16 | 한국광기술원 | Laser Light Source Including a Facet at One End and Method for Manufacturing the same |
-
1991
- 1991-11-06 KR KR1019910019694A patent/KR940011269B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930011345A (en) | 1993-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4136928A (en) | Optical integrated circuit including junction laser with oblique mirror | |
| US4956844A (en) | Two-dimensional surface-emitting laser array | |
| US5038356A (en) | Vertical-cavity surface-emitting diode laser | |
| US6658041B2 (en) | Wafer bonded vertical cavity surface emitting laser systems | |
| US4470143A (en) | Semiconductor laser having an etched mirror and a narrow stripe width, with an integrated photodetector | |
| US5363397A (en) | Integrated short cavity laser with bragg mirrors | |
| US8455279B2 (en) | Surface gratings on VCSELS for polarization pinning | |
| CA1151775A (en) | Batch processing of semiconductor devices | |
| US5253263A (en) | High-power surface-emitting semiconductor injection laser with etched internal 45 degree and 90 degree micromirrors | |
| US6888866B2 (en) | Semiconductor laser device with a current non-injection region near a resonator end face, and fabrication method thereof | |
| US4278949A (en) | Semiconductor laser structure and manufacture | |
| Deimel | Micromachining processes and structures in micro-optics and optoelectronics | |
| US4110661A (en) | Light emitting device for optical communications | |
| EP0394167B1 (en) | Formation of laser mirror facets and integration of optoelectronics | |
| US4975752A (en) | Light-emitting diode | |
| KR940011269B1 (en) | Manufacturing method of surface emitting laser diode | |
| JPH07106702A (en) | Method of producing light-emitting and-receiving device | |
| JPH0685456B2 (en) | Method of manufacturing semiconductor laser device | |
| JPH0156547B2 (en) | ||
| KR950002208B1 (en) | Laser diode and manufacturing method thereof | |
| KR960014733B1 (en) | Manufacturing method of surface emitting semiconductor laser diode using substrate with mesa pattern | |
| KR940010167B1 (en) | Manufacturing method of surface emitting laser diode | |
| JP2921385B2 (en) | Surface emitting laser, method for manufacturing the same, and method for manufacturing edge emitting laser | |
| JPH065984A (en) | Semiconductor laser and manufacture thereof | |
| KR100192231B1 (en) | Semiconductor laser diode structure and manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041123 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |