KR940010908B1 - Operating method of semiconductor device - Google Patents

Operating method of semiconductor device Download PDF

Info

Publication number
KR940010908B1
KR940010908B1 KR1019940001637A KR19940001637A KR940010908B1 KR 940010908 B1 KR940010908 B1 KR 940010908B1 KR 1019940001637 A KR1019940001637 A KR 1019940001637A KR 19940001637 A KR19940001637 A KR 19940001637A KR 940010908 B1 KR940010908 B1 KR 940010908B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
substrate
oxide film
nitriding
insulating film
Prior art date
Application number
KR1019940001637A
Other languages
Korean (ko)
Inventor
다까시 호리
Original Assignee
마쓰시다 덴기 산교 가부시기가이샤
다니이 아끼오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019890018792A external-priority patent/KR930008499B1/en
Application filed by 마쓰시다 덴기 산교 가부시기가이샤, 다니이 아끼오 filed Critical 마쓰시다 덴기 산교 가부시기가이샤
Priority to KR1019940001637A priority Critical patent/KR940010908B1/en
Application granted granted Critical
Publication of KR940010908B1 publication Critical patent/KR940010908B1/en

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

내용 없음.No content.

Description

반도체장치의 작동방법How semiconductor devices work

제 1a 도는 내지 1f 도는 본 발명의 반도체장치 제조공정을 나타낸 개략도.1A to 1F are schematic views showing a semiconductor device manufacturing process of the present invention.

제 2 도는 오오거 분광기로 측정되 다양한 질화산화막에서의 질소 변화상태를 나타낸 선도.2 is a diagram showing the state of nitrogen change in various nitride oxide films measured by Auger spectroscopy.

제 3a 도는 7.7nm 두께의 산화막과 950℃에서 60초 동안 질화하여 형성한 질화산화막(NO)에 대하여 상온에서의 게이트 구동전압(VG-VT)에 대한 드레인 전류(ID)의 그래프.3A is a graph of drain current I D versus gate driving voltage V G -V T at room temperature for an 7.7 nm thick oxide film and a nitride oxide film NO formed by nitriding at 950 ° C. for 60 seconds.

제 3b 도는 7.7nm 두께의 산화막과 950℃에서 60초 동안 질화하여 형성한 질화산화막(NO)에 대하여 상온에서의 게이트 구동전압(VG-VT)에 대한 상호 콘덕턴스(gm)의 그래프.3b is a graph of the mutual conductance (g m ) of the gate driving voltage (V G -V T ) at room temperature for an oxide film of 7.7 nm thickness and an oxide nitride film NO formed by nitriding at 950 ° C. for 60 seconds. .

제 4a 도는 7.7nm 두께의 산화막과 950℃에서 60초 동안 질화하여 형성한 질화산화막(NO)에 대하여 상온에서의 게이트 구동전압(VG-VT)에 대한 드레인 전류(ID)의 그래프.4A is a graph of the drain current I D versus the gate driving voltage (V G -V T ) at room temperature for an oxide film 7.7 nm thick and an oxide nitride film NO formed by nitriding at 950 ° C. for 60 seconds.

제 4b 도는 7.7nm 두께의 산화막과 950℃에서 60초 동안 질화하여 형성한 질화산화막(NO)에 대하여 82K에서의 게이트 구동전압(VG-VT)에 대한 상호 콘덕턴스(gm)의 그래프.4b is a graph of the mutual conductance (g m ) versus the gate driving voltage (V G -V T ) at 82K for an 7.7 nm thick oxide film and a nitride oxide film NO formed by nitriding at 950 ° C. for 60 seconds. .

제 5a 도 및 제 5b 도는 산화막과 950℃에서 60초 도안 질화하여 형성한 질화산화막에 대하여 각각 82K에서의 게이트 포화전류를 나타낸 특성곡선.5A and 5B are characteristic curves showing gate saturation currents at 82 K for the oxide film and the nitride oxide film formed by nitriding at 950 ° C. for 60 seconds.

제 6a 도는 각종 질화산화막과 관련된 질화시간에 대한 상온에서의 최대 전계효과 이동도(μFEmax)의 그래프.Figure 6a is a graph of the maximum field effect mobility (μ FEmax ) at room temperature with respect to the nitride time associated with various nitride oxide films.

제 6b 도는 절연막으로 사용된 각종 질화산화막과 관련한 질화시간에 대하여 절연막내에서 3.3MV/cm의 고수직전계가 형성될 때의 전계효과 이동도(μFE)의 그래프.6b is a graph of field effect mobility (μ FE ) when a high vertical electric field of 3.3 MV / cm is formed in an insulating film with respect to the nitride time associated with various nitride oxide films used as the insulating film.

제 7a 도 및 제 7b 도는 질화시간에 대한 각각 상온과 82K에서의 3.3MV/cm의 고수직전계내 유효이동도(μeff)의 그래프.7A and 7B are graphs of effective mobility (μ eff ) in a high vertical field of 3.3 MV / cm at room temperature and 82 K, respectively, versus nitriding time.

제 8 도는 질화온도(TN)에 대한 산화막과 비교한 유효이동도의 개선을 달성한 최대 질화시간(tN)의 그래프.8 is a graph of the maximum nitriding time (t N ) which achieves an improvement in the effective mobility compared to the oxide film against the nitriding temperature (T N ).

제 9 도는 절연막과 기판 사이의 경계면 부근에서의 질소농도([N]int)에 대하여 오오거 분광기로 측정된 절연막내의 4MV/cm의 고수직전계내의 유효이동도(μgff)의 그래프.9 is a graph of the effective mobility (μ gff ) in a high vertical field of 4 MV / cm in an insulating film measured by Auger spectroscopy with respect to nitrogen concentration ([N] int ) near the interface between the insulating film and the substrate.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 반도체기판 2 : 열산화막1: semiconductor substrate 2: thermal oxide film

3 : 질화산화막 4 : 분리절연막3: oxide nitride film 4: isolation insulating film

5 : 게이트전극 6 : 소오스, 드레인 영역5: gate electrode 6: source, drain region

7 : 내층절연막 8 : 알루미늄 전극7: inner layer insulating film 8: aluminum electrode

본 발명은 미소 금속산화물 반도체 전계효과장치(이하 MOS 디바이스라 함)와 이 반도체 장치를 작동시키는 방법에 관한 것이다.The present invention relates to a micro metal oxide semiconductor field effector (hereinafter referred to as a MOS device) and a method of operating the semiconductor device.

이전에는 반도체기판상에 형성된 열산화막이 MOS 디바이스용 게이트 산화막으로 사용되어 왔다. 게이트 절연막으로서 종래의 열산화막을 사용한 미소 MOS 디바이스에 있어서는 채널에 대하여 수직방향으로 작용하는 전계의 증가에 의해 야기되는 이동도의 악화가 중요한 문제점이 되었다. 이동도의 악화가 전류구동력과 MOS 디바이스의 스위칭속도를 감소시킴으로써, MOS 디바이스의 소형화를 저해하는 주요한 요인중의 하나가 되어 왔다.Previously, thermal oxide films formed on semiconductor substrates have been used as gate oxide films for MOS devices. In a micro MOS device using a conventional thermal oxide film as a gate insulating film, deterioration in mobility caused by an increase in an electric field acting in a direction perpendicular to a channel has become an important problem. The deterioration in mobility has been one of the main factors that hinder the miniaturization of MOS devices by reducing the current driving force and the switching speed of the MOS devices.

한편, 유전체 강도등의 신뢰성을 개선하기 위하여 미소 MOS 디바이스에서 열산화막 대신에 질화산화막을 사용하는 연구가 진행되어 왔다. 그러나 현시점에서는, 질화산화막이 열산화막과 비교하여 그 이동도가 매우 낮기 때문에 이것이 질화산화막을 실제에 적용하는 것을 방해하는 중대한 문제점 이었다.On the other hand, in order to improve the reliability of dielectric strength and the like, studies have been conducted using nitride oxide films instead of thermal oxide films in micro MOS devices. However, at the present time, since the mobility of the nitride oxide film is very low as compared with the thermal oxide film, this was a serious problem that prevents the practical application of the nitride oxide film.

상술한 종래의 불이익과 결합을 극복하기 위한 본 발명의 반도체장치는, 반도체 기판과 이 기판상에 배열된 절연막으로 구성되며, 상기 절연막은 상기 기판상에 형성된 열산화막을 106.6-T/225초 이하의 질화시간 동안 질화가스로 이루어진 분위기내에서 질화하여 얻어지는 상기 열산화막 보다 더 큰 이동도를 갖는 질화산화막인 것을 특징으로 하여, 여기서 TN은 섭씨온도에서의 질화온도로서 1100℃ 이하인 것이 바람직하고, 이온도가 높아질수록 질화시간은 단축된다.The semiconductor device of the present invention for overcoming the above-described disadvantages and combinations comprises a semiconductor substrate and an insulating film arranged on the substrate, the insulating film being 10 6.6-T / 225 seconds on the thermal oxide film formed on the substrate. It is characterized in that the nitride oxide film having a greater mobility than the thermal oxide film obtained by nitriding in an atmosphere made of nitriding gas for the following nitriding time, wherein T N is preferably at most 1100 ℃ as the nitriding temperature at the Celsius temperature. The higher the ionicity, the shorter the nitriding time.

바람직한 실시예에 있어서, 질화산화막은 게이트 절연막으로 사용된다.In a preferred embodiment, the nitride oxide film is used as the gate insulating film.

본 발명에 따른 또하나의 반도체장치는 반도체기판과 기판상에 배열된 절연막으로 구성되고, 상기 절연막은 상기 기판상에 형성된 상기 열산화막을 질화하여 만들어진 상기 기판의 경계면 부근에서 약 8오토믹%이하의 피크질소농도를 갖는 질화산화막인 것을 특징으로 한다.Another semiconductor device according to the present invention comprises a semiconductor substrate and an insulating film arranged on the substrate, wherein the insulating film is about 8 atomic percent or less near the interface of the substrate made by nitriding the thermal oxide film formed on the substrate. It is characterized in that it is a nitride oxide film having a peak nitrogen concentration of.

바람직한 실시예에 있어서, 질화산화막은 게이트 절연막으로 사용된다.In a preferred embodiment, the nitride oxide film is used as the gate insulating film.

본 발명에 따른 반도체장치는, 질화산화막의 가로방향으로 전계를 발생시키는 구동전압이 비교적 낮을 경우에는 통상의 산화막과 별 차이 없는 드레인 전류와 상호 콘덕턴스가 나타나지만, 구동전압이 커질수록 상호 콘덕턴스의 개선이 현저해지고 큰 드레인 전류를 얻을 수 있게 된다. 전계(E)의 강도는 구동전압(VG-VT)의 크기에 비례하고 질화산화막의 두께(t)의 반비례한다. 즉 식 E=(VG-VT)/t에 의해 전계가 결정된다. 본 발명에 따른 반도체 장치를 작동시키는데 있어서, 상호 인덕턴스의 개선효과에 의해 큰 드레인 전류를 얻을 수 있는 전계(E)의 범위는 2MV/cm≤E가 바람직하고, 더 바람직하게는 그 2MV/cm≤E≤7MV/cm이며, 가장 바람직하기로는 4/MV/cm≤E7MV≤/cm이다.In the semiconductor device according to the present invention, when the driving voltage for generating an electric field in the lateral direction of the nitride oxide film is relatively low, the drain current and mutual conductance are not significantly different from those of the normal oxide film, but as the driving voltage increases, the mutual conductance is increased. The improvement is remarkable and a large drain current can be obtained. The intensity of the electric field E is proportional to the magnitude of the driving voltage V G -V T and inversely proportional to the thickness t of the oxide nitride film. That is, the electric field is determined by the formula E = (V G -V T ) / t. In operating the semiconductor device according to the present invention, the range of the electric field E for obtaining a large drain current by the effect of improving the mutual inductance is preferably 2 MV / cm ≦ E, more preferably the 2 MV / cm ≦. E≤7MV / cm, most preferably 4 / MV / cm≤E7MV≤ / cm.

상술한 종래 기술의 불이익과 결함을 극복하기 위한 본 발명에 따른 반도체기판을 가진 반도체장치의 제조방법은, 기판상에 열산화막을 형성하는 단계와, 상기 열산화막을 106.6-T/225초이하의 질화시간 동안 질화가스로 이루어진 분위기내에서 질화하여 열산화막보다 높은 이동도를 갖는 질화산화막을 얻는 단계로 이루어지는 것을 특징으로 하며, 여기서 TN은 섭씨 온도에서의 질화온도로서 가장 바람직하게는 1100℃ 이하이다.A method of manufacturing a semiconductor device with a semiconductor substrate according to the present invention for overcoming the disadvantages and deficiencies of the prior art described above comprises the steps of: forming a thermal oxide film on a substrate, the thermal oxide film being 10 6.6-T / 225 seconds or less; Nitriding in an atmosphere composed of nitriding gas for a nitriding time of to obtain a nitriding oxide film having a higher mobility than the thermal oxide film, wherein T N is most preferably 1100 ° C. as a nitriding temperature at Celsius. It is as follows.

바람직한 실시예에 있어서는, 질화단계에서 방사수단에 의한 금속 가열이 이용된다.In a preferred embodiment, metal heating by spinning means is used in the nitriding step.

반도체기판으로 구성되는 반도체장치의 또 하나의 제조방법은, 기판상에 열산화막을 형성하는 단계와, 이 열산화막을 질화가스로 이루어진 분위기내에서 질화하여 상기 기판과의 경계면 부근에서 약 8토오믹% 이하의 피크질소농도를 갖는 질화산화막을 얻는 단계로 이루어진다.Another manufacturing method of a semiconductor device composed of a semiconductor substrate includes forming a thermal oxide film on a substrate, nitriding the thermal oxide film in an atmosphere made of nitride gas, and about 8 tomic near the interface with the substrate. A step of obtaining a nitride oxide film having a peak nitrogen concentration of less than or equal to%.

바람직한 실시예에 있어서는 상기 질화단계에서 방사수단에 의한 금속 가열이 이용된다.In a preferred embodiment, metal heating by spinning means is used in the nitriding step.

따라서, 여기에 설명된 본 발명은(1) 열산화막에 비해 우수한 성능을 가진 서브 미크론 MOS 게이트 절연막을 구비한 반도체장치를 제공하고 ; (2) 그와 같은 반도체장치의 제조방법을 제공하는 목적을 가능하게 한다.Accordingly, the present invention described herein provides (1) a semiconductor device having a sub-micron MOS gate insulating film having superior performance as compared to a thermal oxide film; (2) It makes it possible to provide a method of manufacturing such a semiconductor device.

본 발명에 따르면, 높은 이동도를 가질 뿐만 아니라 고수직전계에 기인한 이동도악화에 대해 현저하게 개선된 저항력을 갖는 질화산화막을 매우 짧은 시간내에서 형성하는 것이 가능하다. 또한, 반도체기판상에 형성된 불순물의 재분포를 방지할 수 있다. 더욱이, 고전계에서의 유효이동도를 열산화막과 비교하여 개선할 수 있다.According to the present invention, it is possible to form a nitride oxide film having a high mobility as well as a markedly improved resistance to mobility deterioration due to a high vertical electric field in a very short time. In addition, redistribution of impurities formed on the semiconductor substrate can be prevented. Furthermore, the effective mobility in the high field can be improved by comparing with the thermal oxide film.

이하에서 첨부도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제 1a 도 내지 1f 도는 본 발명을 반도체장치의 제조공정을 나타낸다. 반도체장치는 MOS형이며 아래와 같이 제조된다.1A to 1F show a process for manufacturing a semiconductor device of the present invention. The semiconductor device is a MOS type and is manufactured as follows.

첫째, 실리콘으로 제조된 반도체기판(1)상에 예를 들어 실리콘의 국부산화법(LOCOS)에 의해 제 1a 도에 도시된 바와 같이 분리절연막(4)이 형성된다. 그런 다은 제 1b 도에 도시된 바와 같이 반도체기판상에 열산화막(2)이 형성된다. 열산화막(2)은 제 1c 도에 도시된 바와 같이, 암모니아 가스 환경하에서 단시간 가열로를 사용한 짧은 시간동안의 가열에 의해 질화산화막(3)으로 변환된다.First, the isolation insulating film 4 is formed on the semiconductor substrate 1 made of silicon, as shown in FIG. 1A, for example, by local oxidation of silicon (LOCOS). Then, as shown in FIG. 1B, a thermal oxide film 2 is formed on the semiconductor substrate. The thermal oxide film 2 is converted into the nitride oxide film 3 by heating for a short time using a short time heating furnace in an ammonia gas environment, as shown in FIG. 1C.

그런 후에, 폴리실리콘등과 같은 게이트 전극용 재료가 전체표면에 도포 및 에칭되어 게이트전극(5)을 형성한다. 이에 의해, 제 1d 도에 도시된 바와 같이 이온주입법에 의하여 자기정합방식으로 소오스 및 드레인영역(6)이 형성된다.Then, a gate electrode material such as polysilicon or the like is applied and etched on the entire surface to form the gate electrode 5. As a result, the source and drain regions 6 are formed in a self-aligning manner by the ion implantation method as shown in FIG. 1D.

다음에, 내층 절연막(7)이 전체표면에 도포되어, 제 1e 도에 도시된 바와 같이, 소오스 및 드레인영역(6)을 위한 접촉홀이 형성되고, 그리고나서 제 1f 도에 도시된 바와 같이 알루미늄전극(8)이 형성되어 본 발명의 MOS 디바이스가 된다.Next, an inner layer insulating film 7 is applied to the entire surface to form contact holes for the source and drain regions 6 as shown in FIG. 1E, and then aluminum as shown in FIG. 1F. An electrode 8 is formed to be the MOS device of the present invention.

제 2 도는 각각 950℃, 1050℃, 1150℃의 온도에서 120초 동안 질화하여 형성한 질화산화막에서 오오거 분광기로 측정된 질소 변화상태를 나타낸다. 측정에서 사용된 샘플은 제 1c 도에 도시된 질화산화막(3)에 해당한다. 이 질화산화막은 막의 표면부근에서 뿐만 아니라 절연막과 반도체기판 사이의 경계면 부근에서도 질화산화층을 가지며, 질소농도는 질화온도가 높을수록 높아진다. 제 2 도에서, 질화시간이 짧더라도 비교적 고농도의 질소가 절연막내에 도입될 수 있다는 것을 알 수 이다.2 shows the nitrogen change state measured by an auger spectrometer in the nitride oxide film formed by nitriding for 120 seconds at temperatures of 950 ° C, 1050 ° C, and 1150 ° C, respectively. The sample used in the measurement corresponds to the nitride oxide film 3 shown in FIG. 1C. This nitride oxide film has a nitride oxide layer not only in the vicinity of the surface of the film but also near the interface between the insulating film and the semiconductor substrate, and the nitrogen concentration increases with higher nitriding temperature. In FIG. 2, it can be seen that a relatively high concentration of nitrogen can be introduced into the insulating film even if the nitriding time is short.

다음에, 게이트 길이와 게이트폭이 모두 100㎛인 MOS 디바이스의 샘플을 제 1f 도에 도시된 바와 같이 제조하여 그들의 전기적 특성을 시험하였다. 이때 형성되어 있는 게이트 산화막의 두께는 7.7m이었다.Next, samples of MOS devices having both a gate length and a gate width of 100 mu m were prepared as shown in FIG. 1f to test their electrical characteristics. The thickness of the gate oxide film formed at this time was 7.7 m.

제 3a 도 및 제 3b 도에는 7.7m 두께의 산화막과 950℃에서 60초 동안 질화하여 형성된 질화산화막(NO)의 상온에서의 드레인전류(ID) 및 상호콘덕턴스(gm)가 게이트 구동전압(VG-VT)에 관련하여 각각 도시되어 있다. 산화막의 경우, 고수직전계에 기인한 심한 이동도의 악화 때문에 게이트 구동전압(1.5V 이상)이 높을때 상호콘덕스턴스의 저하가 현저하고 드레인 전류도 낮아진다. 한편, 질화산화막(NO)의 경우, 비교적 낮은 구동전압(대략 0.5 내지 1V)에서 발생한 최대 상호콘덕턴스가 산화막의 것과 거의 같은 반면, 비교적 높은 수직 전계(E)를 형성하는 높은 게이트 구동전압(1.5V이상)에서는 산화막에서 관측되었던 상호콘덕턴스의 악화와 관련하여 볼 때 현저하게 개선되었으므로 매우 큰 드레인 전류를 얻을 수 있는 것을 알 수 있다. 즉, 이 때의 전계(E)=구동전압(VG-VT)/산화막두께(t)=1.5V이상/7.7mm=2MV/cm이상이 됨을 알 수 있다.3A and 3B, the drain current I D and the mutual conductance g m at the room temperature of the 7.7m thick oxide film and the nitride oxide film NO formed by nitriding at 950 ° C. for 60 seconds are shown in FIG. (V G -V T ) are respectively shown. In the case of the oxide film, due to the deterioration of the high mobility due to the high vertical electric field, when the gate driving voltage (1.5 V or more) is high, the deterioration of the mutual conductance is remarkable and the drain current is also low. On the other hand, in the case of the nitride oxide film NO, the maximum cross-conductance generated at a relatively low driving voltage (approximately 0.5 to 1 V) is almost the same as that of the oxide film, while the high gate driving voltage (1.5) forming a relatively high vertical electric field E is obtained. V and higher), a significant improvement in terms of the deterioration of the interconductance observed in the oxide film shows that a very large drain current can be obtained. That is, it can be seen that the electric field E at this time is equal to the driving voltage (V G −V T ) / oxide thickness (t) = 1.5 V or more / 7.7 mm = 2 MV / cm or more.

제 4a 도 및 제 4b 도에는 제 3a 도 및 제 3b 도에 도시된 것과 동일한 샘플에 대해 질소의 비등점에 가까운 온도인 82K에서 작동시켰을 때의 드레인 전류(ID) 및 상호콘덕턴스(gm)가 게이트 구동전압(VG-VT)에 관련하여 각각 도시되어 있다. 산화막의 경우, 상호콘덕턴스는 게이트 구동전압(1.5V이상)이 높을 때 그 감소율이 현저하고, 드레인전류는 실온에서 낮다. 또한 산화막은 게이트 구동전압이 증가함에 따라 드레인 전류가 감소할 때 음의 상호콘덕턴스를 나타낸다. 이것은 온도가 낮아짐에 따라 고수직전계에 의하여 야기되는 이동도의 악화가 더욱 커지기 때문이다. 한편, 질화산화막(NO)의 경우 비교적 낮은 구동전압(대략 0.5내지 1V)에서 발생하는 최대 상호콘덕턴스는 산화막의 상호인덕턴스 보다 약간 작지만, 산화막에서 관측된 음의 상호콘덕턴스가 존재하지 않으므로 높은 게이트 구동전압(1.5V이상)에서 산화막의 경우 드레인 전류가 더 커지게 된다. 역시 이 경우에도 전계(E)·2MV/cm일때 바람직한 결과가 나옴을 알 수 있다.4A and 4B show drain current I D and interconductance g m when operated at 82K, the temperature close to the boiling point of nitrogen, for the same sample shown in FIGS. 3A and 3B. Are respectively shown in relation to the gate driving voltages V G -V T. In the case of the oxide film, the mutual conductance decreases significantly when the gate driving voltage (1.5 V or more) is high, and the drain current is low at room temperature. The oxide film also exhibits a negative cross-conductance when the drain current decreases as the gate driving voltage increases. This is because as the temperature decreases, the deterioration of mobility caused by the high vertical electric field becomes larger. On the other hand, in the case of the nitride oxide film NO, the maximum mutual conductance generated at a relatively low driving voltage (approximately 0.5 to 1V) is slightly smaller than the mutual inductance of the oxide film, but since the negative cross-conductance observed in the oxide film does not exist, the high gate At the driving voltage (more than 1.5V), the drain current becomes larger in the case of the oxide film. In this case too, electric field (E) It can be seen that the desired result is obtained when the 2MV / cm.

미소 MOS 디바이스에 제 3a, 3b, 4a 및 4b 도에 도시된 것과 같은 질화산화막(NO)을 사용함으로써, 고수직전계내에서의 이동도의 악화를 현저히 저감시킬 수 있으므로, 실제사용시 열산화막을 사용하는 경우보다도 전류구동력이 더 높아지고 회로동작속도가 더 빨라진다는 유용한 장점이 얻어진다.By using a nitride oxide film (NO) as shown in Figs. 3a, 3b, 4a and 4b in the micro MOS device, the deterioration of mobility in a high vertical electric field can be significantly reduced, so that a thermal oxide film is used in actual use. A useful advantage is that the current driving force is higher and the circuit operation speed is faster than the case.

그와 같은 성능에 있어서 주목할만한 개선은 포화전류특성으로도 관찰할 수 있다. 제 5a 도 및 제 5b 도는 산화막과 950℃에서 60초 동안 질화하여 형성된 질화산화막에 대한 각각의 82K에서의 포화전류 특성을 나타낸다.Notable improvements in such performance can also be observed with saturation current characteristics. 5A and 5B show the saturation current characteristics at each 82K of the oxide film and the nitride oxide film formed by nitriding at 950 ° C. for 60 seconds.

산화막의 경우에, 상호콘덕턴스는 매우 작고, 드레인 전류는 현저하게 높은 게이트 구동전압(3V이상)에서 낮아진다. 이것은 상술한 산화막에서의 음 상호콘덕턴스 고유의 특성 때문이다. 한편, 질화산화막(NO)의 경우에는 현저하게 높은 게이트 구동전압(3V이상)에서 상호콘덕턴스의 악화에 대하여 충분하게 개선되므로 매우 큰 드레인 전류가 얻어진다.In the case of an oxide film, the mutual conductance is very small, and the drain current is lowered at a significantly higher gate drive voltage (3V or more). This is because of the intrinsic characteristics of the negative interconductance in the oxide film described above. On the other hand, in the case of the nitride oxide film NO, a sufficiently large drain current can be obtained since the sufficiently improved resistance to deterioration of the mutual conductance at a significantly high gate driving voltage (3 V or more).

질화조건에 따른 전계효과 이동도의 의존성을 실험하기 위해, 제 6a 도 및 제 6b 도는 상온에서 최대 전계효과 이동도를, 그리고 제 6b 도는 절연막내에서 3.3MV/cm의 고수직전계가 형성될 때의 전계효과 이동도를 질화시간에 대하여 도시한 것이다. 전계효과 이동도(μFE)는 다음과 같이 정의된다.In order to test the dependence of the field effect mobility on the nitriding conditions, FIGS. 6a and 6b show the maximum field effect mobility at room temperature, and FIG. 6b shows the high vertical electric field of 3.3 MV / cm in the insulating film. Field effect mobility is plotted against nitriding time. The field effect mobility (μ FE ) is defined as follows.

여기서, L=채널길이, W=채널폭, VD=드레인전압, C1=절연막의 단위면적당 용량, ID=드레인 전류, VG-VT=게이트 구동전압이다. 전계효과 이동도(μFE)가 소신호를 위한 이동도로 간주되므로 각각의 전압(VG-VT)에서 이동도가 명백하게 반영된다.Where L = channel length, W = channel width, V D = drain voltage, C 1 = capacitance per unit area of insulating film, I D = drain current, and V G -V T = gate driving voltage. Since the field effect mobility (μ FE ) is regarded as the mobility for the small signal, the mobility is clearly reflected at each voltage V G -V T.

제 6a 도로부터 명백한 바와 같이, 낮은 구동전압(대략 0.5 내지 1V)에서의 최대 효과 이동도는 산화막의 경우에는 매우 크게 되고, 질화가 진행됨에 따라, 즉 질화시간이 길어지거나 또는 질화온도가 증가함에 따라 감소된다. 한편, 제 6b 도로부터 명백한 바와 같이, 3.3MV/cm의 고수직전계내의 전계효과 이동도는 질화시간이 매우 짧더라도 현저하게 증가된다. 예를 들어 950℃에서 단지 15초 동안 질화하는 경우, 고전계에서 얻어진 이동도는 산화막의 경우에서 얻어진 것보다도 대략 두배 정도가 된다.As is apparent from FIG. 6A, the maximum effect mobility at a low driving voltage (approximately 0.5 to 1 V) becomes very large in the case of an oxide film, and as the nitriding proceeds, that is, the nitriding time increases or the nitriding temperature increases. Accordingly. On the other hand, as is apparent from FIG. 6B, the field effect mobility in a high vertical field of 3.3 MV / cm is significantly increased even if the nitriding time is very short. For example, when nitrided for only 15 seconds at 950 ° C, the mobility obtained in the high field is approximately twice that obtained in the case of the oxide film.

질화가 오랜 시간동안 계속되면, 고전계에서의 개선된 전계효과 이동도는 매우 작게 변화한다. 이러한 것에 의해 질화는 산화막내의 고전계 고유의 전계효과 이동도의 악화에 대하여 개선된 저항력을 제공하며, 제 2 도에 도시된 바와 같이 질화에 의해 경계면 부근에 형성된 질화산화층은 상술한 전계효과 이동도의 실제적인 개선에 크게 기여하게 된다.If nitriding continues for a long time, the improved field effect mobility in the high field changes very small. In this way, nitriding provides improved resistance to deterioration of the field effect mobility inherent in the high electric field in the oxide film, and as shown in FIG. 2, the nitride oxide layer formed near the interface by nitriding has the above-described field effect mobility. Will contribute greatly to the practical improvement of the

제 7a 도 및 제 7b 도는 상온과 82K에서 3.3MV/cm의 고수직전계내의 유효이동도가 질화조건에 따른다는 실험을 하기 위해 질화시간에 대하여 도시한 것이다. 유효이동도(μFE)는 아래와 같이 결정한다.7a and 7b show the nitriding time for the experiment that the effective mobility in the high vertical electric field of 3.3 MV / cm at 82K depends on the nitriding conditions. The effective mobility (μ FE ) is determined as follows.

위에 언급한 전계효과 이동도(μFE)와 대조하면, 유효이동도(μEFF)는 대신호를 위한 이동도로 고려되고 실제로 측정된 회로동작 속도를 더욱 더 정확히 나타내기 위해 고찰한다. 유효이동도는 최대 전계효과 이동도(μFEmax)와 고전계내 전계효과 이동도(μFE)에 의해 영향을 받는다. 유효이동도(μeff)와 최대 전계효과 이동도(μFEmax)와 고전계내의 전계이동도(μFE)사이의 관계는 아래와 같이 정의된다.In contrast to the above mentioned field effect mobility (μ FE ), the effective mobility (μ EFF ) is considered as the mobility for the large signal and is considered to more accurately represent the actually measured circuit operating speed. The effective mobility is influenced by the maximum field effect mobility (μ FEmax ) and the field effect mobility (μ FE ) in the high field. The relationship between the effective mobility (μ eff ), the maximum field effect mobility (μ FEmax ) and the field mobility in the high field (μ FE ) is defined as follows.

여기서, (VG-VT)max는 μFEmax가 얻어질 때의 게이트 구동전압이다. 제 7a 도로부터 명백한 바와 같이, 각각의 질화온도에 있어서 유효이동도는 처음 증가하여 어떤 질화시간후에 최고에 도달한 다음 점차로 감소하는 것을 나타낸다. 높은 질화온도는 이러한 경향이 단시간에 진행되게 한다. 저질화상태 예를 들어 좀더 짧은 질화시간에서는 제 6 도에 도시된 바와 같이 최대전계효과 이동도의 악화와 비교하여 매우 짧은 시간에서 고전계내에서의 전계효과 이동도의 개선이 이루어지므로, 산화막과 비교하여 유효이동도가 개선되어 더욱 큰 구동전류가 얻어진다. 한편, 고질화상태, 예를 들어 좀더 긴 질화시간에서는, 최대 전계이동도의 악화에 대한 영향이 더 커지게 되어 산화막 보다 더 작은 유효이동도를 발생시키므로 구동전류의 악화가 초래된다. 제 7b 도는 82K에서 측정된 경우에 적용되어 상온에서 관찰한 바와 같은 경향을 나타난다. 그러나 산화막 보다 더 큰 유효이동도를 지니는 질화시간의 범위는 상온의 경우와 비교하여 좁고 정밀하게 얻어진다.Here, (V G -V T ) max is a gate driving voltage when µ FEmax is obtained. As is apparent from FIG. 7A, the effective mobility at each nitriding temperature is initially increased, reaches a maximum after a certain nitriding time, and then gradually decreases. High nitriding temperatures allow this trend to proceed in a short time. In a low nitriding state, for example, a shorter nitriding time, the field effect mobility in the high electric field is improved in a very short time as compared with the deterioration of the maximum field effect mobility as shown in FIG. The effective mobility is improved to obtain a larger driving current. On the other hand, in a high nitriding state, for example, a longer nitriding time, the influence on the deterioration of the maximum field mobility becomes greater, resulting in smaller effective mobility than the oxide film, resulting in deterioration of the drive current. Figure 7b applies to the case measured at 82K to show the trend as observed at room temperature. However, the range of nitriding time, which has a greater effective mobility than the oxide film, is obtained narrower and more precisely than in the case of room temperature.

제 8 도에는 산화막과 비교하여 유효이동도의 개선이 이루어진 최대질화시간(tN)이 질화온도(TN(℃))에 대하여 도시되어 있다. 제 8 도로부터 명백한 바와 같이 tN=106.6-T/225관계는 실온에서 이루어진다. 이것은 산화막에 비해 더 우수한 회로의 동작속도를 달성할 수 있도록 질화산화막을 형성하기 위해서는 106.6-T/225이하의 질화시간을 선택하여야 한다는 것을 의미한다.In FIG. 8, the maximum nitriding time t N at which the effective mobility is improved compared to the oxide film is shown with respect to the nitriding temperature T N (° C.). As evident from Figure 8 the t N = 10 6.6-T / 225 relationship is at room temperature. This means that a nitride time of 10 6.6-T / 225 or less should be selected to form the nitride oxide film so that the operation speed of the circuit which is superior to the oxide film can be achieved.

제 8 도로부터 경함적으로 산출된 이 관계식(tN=106.6-T/225)에서 900∼1200℃의 온도범위에 있어서의 질화시간을 계산한 계산에는 다음 표 1와 같다.In this relational formula (t N = 10 6.6-T / 225 ) calculated from FIG. 8, the calculation of the nitriding time in the temperature range of 900 to 1200 ° C is shown in Table 1 below.

[표 1]TABLE 1

제 9 도는 오오거 분광기로 측정한 4.0MV/cm의 고수직전계내의 유효이동도(μeff)를 절연막과 기판상이의 경계면 부근에서의 질소농도([N]int)에 대하여 도시한 그래프를 나타낸다. MOS 전계효과 디바이스 게이트 절연막으로 사용되는 질화산화막은 단시간 가열로를 이용하여 짧은 시간동안 암모니아가스 환경하에서 가열함으로서 형성되었다. 제 9 도로부터 명백한 바와 같이, 유효이동도(μeff)에 질소농도와 ([N])가 증가함에 따라 증가하여 약 2 내지 3오토믹% 최대 질소농도에 도달한 다음 서서히 감소한다.9 shows a graph showing the effective mobility (μ eff ) in a high vertical field of 4.0 MV / cm measured by an auger spectroscopy with respect to the nitrogen concentration ([N] int ) near the interface between the insulating film and the substrate. . The nitride oxide film used as the MOS field effect device gate insulating film was formed by heating in ammonia gas environment for a short time using a short time heating furnace. As is apparent from FIG. 9, as the nitrogen concentration ([N]) increases in the effective mobility (μ eff ), the maximum nitrogen concentration is about 2 to 3%, and then gradually decreases.

동도면으로부터 알 수 있는 바와 같이 또한 약 8토오믹% 이하의 질소농도([N]int)를 갖는 질화산화막은 열산화막과 비교하여 실제 회로동작에 유용한 고전계내에서 유효이동도를 개선하는데 사용할 수 있다.As can be seen from the diagram, the nitride oxide film having a nitrogen concentration ([N] int ) of about 8 atomic% or less can be used to improve the effective mobility in high electric field which is useful for actual circuit operation as compared with the thermal oxide film. have.

상술한 바와 같이, 본 발명에 따르면 높은 이동도를 갖는 절연막을 아주 간단한 방법으로 얻을 수가 있다. 미소 MOS 디바이스에서 이러한 절연막을 사용하여 고수직 전계내의 이동도의 악화를 충분하게 감소시킴으로써, 실제로 사용에 있어서 높은 전류 구동력과 더욱 빠른 회로동작속도에 대한 유용한 장점이 제공된다.As described above, according to the present invention, an insulating film having high mobility can be obtained by a very simple method. By using such an insulating film in a micro MOS device to sufficiently reduce the deterioration of the mobility in the high vertical electric field, in practical use, a useful advantage for higher current driving force and faster circuit operating speed is provided.

본 발명은 여러가지 변경이 본 발명의 범위와 취지에 벗어남이 없이 이 기술분야에서 숙련된 사람들에 의해 쉽게 가능한 것으로 이해되어야 한다.It is to be understood that the present invention can be readily made by those skilled in the art without departing from the scope and spirit of the invention.

따라서 첨부된 청구범위는 기재된 설명으로 한정하려고 하는 것이 아니라 오히려 본 발명이 속하는 기술분야에서 숙련된 사람들에 의하여 동등하게 취급될 모든 특징을 포함하여 본 발명에 있는 특허받을 만한 신규성의 모든 특징을 포함하는 것으로 해석되어야 한다Accordingly, the appended claims are not intended to be limited to the description set forth but rather to include all features of patentable novelty in the invention, including all features that would be treated equally by those skilled in the art. Should be interpreted as

Claims (16)

반도체 장치의 작동방법에 있어서, 상기 반도체 장치는, 반도체 기판(1)과, 상기 기판(1)상에 형성된 절연막(3)과, 상기 절연막(3)상에 배치된 게이트 전극(5)과, 상기 기판(1)내에 형성된 드레인(6) 및 소스(6)를 포함하며, 상기 절연막(3)은, 상기 기판(1)상에 형성한 열산화막(2)을 106.6-TN 225초 이하의 질화시간동안 질화가스 분위기내에서 질화하여 얻어지는 질화산화막이고, 여기서 TN은 900℃≤TN≤1150℃의 범위를 갖는 섭씨 온도에서의 질화온도이며 ; 상기 반도체 장치는 상기 질화산화막(3)의 가로방향으로 2MV/cm≤E 범위의 전계(E)를 제공하는 게이트 구동전압(VG-VT)에서 작동되는 것을 특징으로 하는 반도체 장치의 작동방법.In the method of operating a semiconductor device, the semiconductor device includes a semiconductor substrate 1, an insulating film 3 formed on the substrate 1, a gate electrode 5 disposed on the insulating film 3, And a drain 6 and a source 6 formed in the substrate 1, wherein the insulating film 3 comprises 10 6.6- T N 225 seconds or less of the thermal oxide film 2 formed on the substrate 1; A nitride oxide film obtained by nitriding in a nitriding gas atmosphere during a nitriding time of, wherein T N is a nitriding temperature at a celsius degree having a range of 900 ° C. ≦ T N ≦ 1150 ° C .; The semiconductor device is operated at a gate driving voltage (V G -V T ) which provides an electric field (E) in the range of 2 MV / cm≤E in the horizontal direction of the nitride oxide film 3. . 제 1 항에 있어서, 상기 게이트 구동전압(VG-VT)은 상기 질화산화막(3)의 가로방향으로 2MV/cm≤E≤7MV/cm 범위의 전계(E)를 제공하는 것을 특징으로 하는 반도체 장치의 작동방법.The method of claim 1, wherein the gate driving voltage (V G -V T ) is characterized in that to provide an electric field (E) in the range of 2MV / cm ≤ E ≤ 7MV / cm in the transverse direction of the nitride oxide film (3). Method of operation of semiconductor device. 제 2 항에 있어서, 상기 게이트 구동전압(VG-VT)은 상기 질화산화막(3)의 가로방향으로 4MV/cm≤E≤7MV/cm 범위의 전계(E)를 제공하는 것을 특징으로 하는 반도체 장치의 작동방법.The method of claim 2, wherein the gate driving voltage (V G -V T ) is characterized in that the electric field (E) in the range of 4MV / cm ≤ E ≤ 7MV / cm in the transverse direction of the nitride oxide film (3) Method of operation of semiconductor device. 제 1 항 내지 제 3 항중 어느 한항에 있어서, 상기 반도체 장치가 상온에서 작동되는 것을 특징으로 하는 반도체 장치의 작동방법.The method of operating a semiconductor device according to any one of claims 1 to 3, wherein the semiconductor device is operated at room temperature. 제 1 항 내지 제 3 항중 어느 한항에 있어서, 상기 반도체 장치가 질소의 비등점 근방의 온도에서 작동되는 것을 특징으로 하는 반도체 장치의 작동방법.The method of operating a semiconductor device according to any one of claims 1 to 3, wherein the semiconductor device is operated at a temperature near a boiling point of nitrogen. 반도체 장치의 작동방법에 있어서, 상기 반도체 장치는, 반도체 기판(1)과, 상기 기판(1)상에 형성된 절연막(3)을 포함하고, 상기 절연막(3)은, 상기 기판(1)상에 형성된 열산화막(2)을 질화가스 분위기내에서 질화하여 만들어진, 상기 기판과의 경계면 부근에서 약 8아토믹% 이하의 질소 농도를 갖는 질화산화막(3)이며 ; 상기 반도체 장치는 상기 질화산화막(3)의 가로방향으로 2MV/cm≤E 범위의 전계(E)를 제공하는 게이트 구동전압(VG-VT)에서 작동되는 것을 특징으로 하는 반도체 장치의 작동방법.In the method of operating a semiconductor device, the semiconductor device includes a semiconductor substrate 1 and an insulating film 3 formed on the substrate 1, wherein the insulating film 3 is formed on the substrate 1. A nitride oxide film 3 formed by nitriding the formed thermal oxide film 2 in a nitriding gas atmosphere and having a nitrogen concentration of about 8 atomic% or less near the interface with the substrate; The semiconductor device is operated at a gate driving voltage (V G -V T ) which provides an electric field (E) in the range of 2 MV / cm≤E in the horizontal direction of the nitride oxide film 3. . 제 6 항에 있어서, 상기 게이트 구동전압(VG-VT)은 상기 질화산화막(3)의 가로방향으로 2MV/cm≤E≤7MV/cm 범위의 전계(E)를 제공하는 것을 특징으로 하는 반도체 장치의 작동방법.The method of claim 6, wherein the gate driving voltage (V G -V T ) is characterized in that to provide an electric field (E) in the range of 2MV / cm ≤ E ≤ 7MV / cm in the transverse direction of the nitride oxide film (3). Method of operation of semiconductor device. 제 7 항에 있어서, 상기 게이트 구동전압(VG-VT)은 상기 질화산화막(3)의 가로방향으로 4MV/cm≤E≤7MV/cm 범위의 전계(E)를 제공하는 것을 특징으로 하는 반도체 장치의 작동방법.The method of claim 7, wherein the gate driving voltage (V G -V T ) is characterized in that the electric field (E) in the range of 4MV / cm ≤ E ≤ 7MV / cm in the transverse direction of the nitride oxide film (3) Method of operation of semiconductor device. 제 6 항 내지 제 8 항중 어느 한항에 있어서, 상기 반도체 장치가 상온에서 작동되는 것을 특징으로 하는 반도체 장치의 작동방법.The method of operating a semiconductor device according to any one of claims 6 to 8, wherein the semiconductor device is operated at room temperature. 제 6 항 내지 제 8 항중 어느 한항에 있어서, 상기 반도체 장치가 질소의 비등점 근방의 온도에서 작동되는 것을 특징으로 하는 반도체 장치의 작동방법.The method of operating a semiconductor device according to any one of claims 6 to 8, wherein the semiconductor device is operated at a temperature near a boiling point of nitrogen. 반도체 장치의 있어서, 반도체 기판(1)과, 상기 기판(1)상에 형성된 절연막(3)과, 상기 절연막(3)상에 배치된 게이트 전극(5)과, 상기 기판(1)내에 형성된 드레인 및 소스(6)를 포함하며; 상기 절연막(3)은, 상기 기판(1)상에 형성된 열산화막(2)을 106.6-TN 225초 이하의 질화시간동안 질화가스 분위기내에서 질화하여 얻어지는 질화산화막이고, 여기서 TN은 900℃≤TN≤1150℃의 범위를 갖는 섭씨 온도에서의 질화온도인 것을 특징으로 하는 반도체 장치.In the semiconductor device, a semiconductor substrate 1, an insulating film 3 formed on the substrate 1, a gate electrode 5 disposed on the insulating film 3, and a drain formed in the substrate 1 And a source 6; The insulating film 3 is a nitride oxide film obtained by nitriding a thermal oxide film 2 formed on the substrate 1 in a nitriding gas atmosphere for a nitriding time of 10 6.6- T N 225 seconds or less, wherein T N is 900. ℃ ≤T N semiconductor device characterized in that the nitriding temperature in degrees C in the range of ≤1150 ℃. 반도체 장치에 있어서, 상기 반도체 장치는, 반도체 기판(1)과, 상기 기판(1)상에 형성된 절연막(3)과, 상기 절연막(3)상에 배치된 게이트전극(5)과, 상기 기판(1)내에 형성되는 드레인 및 소스(6)를 포함하며 ; 상기 절연막(3)은 상기 기판(1)상에 형성된 열산화막(2)을 질화하여 만들어진, 상기 기판과의 경계면 부근에서 약 8아토믹% 이하의 질소 농도를 갖는 질화산화막(3)인 것을 특징으로 하는 반도체 장치.In the semiconductor device, the semiconductor device includes a semiconductor substrate 1, an insulating film 3 formed on the substrate 1, a gate electrode 5 disposed on the insulating film 3, and the substrate ( A drain and a source 6 formed in 1); The insulating film 3 is characterized in that the nitride oxide film 3 having a nitrogen concentration of about 8 atomic% or less near the interface with the substrate, which is made by nitriding the thermal oxide film 2 formed on the substrate 1. Semiconductor device. 반도체 장치의 제조방법에 있어서, 반도체 기판(1)상에 절연막(3)을 형성하는 단계와, 상기 절연막(3)상에 배치된 게이트전극(5)을 형성하는 단계와, 상기 반도체 기판(1)내에 소스 및 드레인 영역(6)을 형성하는 단계를 포함하고 ; 상기 절연막은, 상기 기판(1)상에 형성한 열산화막(2)을 106.6-TN 225초 이하의 질화시간동안 질화가스 분위기내에서 질화함으로써 형성되며, 여기서 TD은 900℃≤TN≤1150℃의 범위를 갖는 섭씨 온도에서의 질화온도인 것을 특징으로 하는 반도체 장치의 제조방법.A method of manufacturing a semiconductor device, comprising: forming an insulating film 3 on a semiconductor substrate 1, forming a gate electrode 5 disposed on the insulating film 3, and forming the semiconductor substrate 1. Forming a source and drain region (6) therein; The insulating film is formed by nitriding a thermal oxide film 2 formed on the substrate 1 in a nitriding gas atmosphere for a nitriding time of 10 6.6- T N 225 seconds or less, where T D is 900 ° C. ≦ T N A method of manufacturing a semiconductor device, characterized in that the nitriding temperature at a degree Celsius having a range of ≤1150 ℃. 제 11 항에 있어서, 상기 질화단계에서는 방사수단에 의한 금속가열이 이용되는 것을 특징으로 하는 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 11, wherein in the nitriding step, metal heating by radiating means is used. 반도체 장치의 제조방법에 있어서, 반도체 기판(1)상에 절연막(3)을 형성하는 단계와, 상기 절연막(3)상에 게이트전극(5)을 형성하는 단계와, 상기 반도체 기판(1)상에 소스 및 드레인 영역(6)을 형성하는 단계를 포함하고 ; 상기 절연막은, 상기 기판상에 형성된 열산화막(2)을 질화가스 분위기에서 질화하여 상기 기판(1)과의 경계면 부근에서 약 8%이하의 질소농도를 갖도록 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.A method of manufacturing a semiconductor device, comprising: forming an insulating film 3 on a semiconductor substrate 1, forming a gate electrode 5 on the insulating film 3, and forming a semiconductor substrate 1 on the semiconductor substrate 1. Forming source and drain regions 6 in the trenches; The insulating film is formed such that the thermal oxide film 2 formed on the substrate is nitrided in a nitride gas atmosphere to have a nitrogen concentration of about 8% or less near the interface with the substrate 1. Way. 제 12 항에 있어서, 상기 질화단계에서는 방사수단에 의한 급속가열이 이용되는 것을 특징으로 하는 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 12, wherein in the nitriding step, rapid heating by radiating means is used.
KR1019940001637A 1988-12-20 1994-01-29 Operating method of semiconductor device KR940010908B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940001637A KR940010908B1 (en) 1988-12-20 1994-01-29 Operating method of semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP88-321186 1988-12-20
JP32118688 1988-12-20
KR1019890018792A KR930008499B1 (en) 1980-12-20 1989-12-18 Semiconductor device and fabricating method thereof
KR1019940001637A KR940010908B1 (en) 1988-12-20 1994-01-29 Operating method of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019890018792A Division KR930008499B1 (en) 1980-12-20 1989-12-18 Semiconductor device and fabricating method thereof

Publications (1)

Publication Number Publication Date
KR940010908B1 true KR940010908B1 (en) 1994-11-19

Family

ID=26570396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940001637A KR940010908B1 (en) 1988-12-20 1994-01-29 Operating method of semiconductor device

Country Status (1)

Country Link
KR (1) KR940010908B1 (en)

Similar Documents

Publication Publication Date Title
US5874766A (en) Semiconductor device having an oxynitride film
Ahn et al. Furnace nitridation of thermal SiO/sub 2/in pure N/sub 2/O ambient for ULSI MOS applications
US5397720A (en) Method of making MOS transistor having improved oxynitride dielectric
US3793090A (en) Method for stabilizing fet devices having silicon gates and composite nitride-oxide gate dielectrics
JP5021860B2 (en) Multilayer dielectrics in silicon carbide semiconductor structures
US6875678B2 (en) Post thermal treatment methods of forming high dielectric layers in integrated circuit devices
US7494940B2 (en) Post thermal treatment methods of forming high dielectric layers over interfacial layers in integrated circuit devices
US5578848A (en) Ultra thin dielectric for electronic devices and method of making same
US6667251B2 (en) Plasma nitridation for reduced leakage gate dielectric layers
US5436481A (en) MOS-type semiconductor device and method of making the same
US5254506A (en) Method for the production of silicon oxynitride film where the nitrogen concentration at the wafer-oxynitride interface is 8 atomic precent or less
US20050245034A1 (en) Semiconductor device and its manufacturing method
US20050247985A1 (en) Semiconductor device and its manufacturing method
KR20020019047A (en) A high voltage thin film transistor with improved on-state characteristics and method for making same
JPH05315608A (en) Semiconductor device
CN101266929A (en) Method of manufacturing silicon carbide semiconductor device
US20080203400A1 (en) Semiconductor device and method of manufacturing same
US20070218624A1 (en) Semiconductor device and method of manufacturing the same
KR19980042733A (en) Low defect density composite dielectric
KR20040016376A (en) Semiconductor device including nitride layer
US20040061181A1 (en) Semiconductor device and mehtod of manufacturing the same
KR930008499B1 (en) Semiconductor device and fabricating method thereof
KR940010908B1 (en) Operating method of semiconductor device
Efavi et al. Tungsten work function engineering for dual metal gate nano-CMOS
US10109710B2 (en) Semiconductor device having germanium layer as channel region and method for manufacturing the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J202 Request for trial for correction [limitation]
FPAY Annual fee payment

Payment date: 20091110

Year of fee payment: 16

EXPY Expiration of term