KR940008464A - Digital copy protection circuit - Google Patents

Digital copy protection circuit Download PDF

Info

Publication number
KR940008464A
KR940008464A KR1019920017553A KR920017553A KR940008464A KR 940008464 A KR940008464 A KR 940008464A KR 1019920017553 A KR1019920017553 A KR 1019920017553A KR 920017553 A KR920017553 A KR 920017553A KR 940008464 A KR940008464 A KR 940008464A
Authority
KR
South Korea
Prior art keywords
signal
copy protection
counter
edge
reset
Prior art date
Application number
KR1019920017553A
Other languages
Korean (ko)
Other versions
KR100189962B1 (en
Inventor
홍순양
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920017553A priority Critical patent/KR100189962B1/en
Publication of KR940008464A publication Critical patent/KR940008464A/en
Application granted granted Critical
Publication of KR100189962B1 publication Critical patent/KR100189962B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/913—Television signal processing therefor for scrambling ; for copy protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

본 발명은 영상처리장치의 복사 방지 회로에 관한 것으로 본 발명의 영상신호처리장치의 디지탈 복사 방지 회로는, 1필드마다 헤드 스위치 에지펄스를 발생시키기 위한 에지펄스 발생부와 복사 방지 신호의 위치를 카운트하여 상기 복사 방지 신호의 위치만을 리셋시키는 리셋 펄스 발생부와 상기 리셋 펄스 발생 구간에서 복사 방지 신호를 검출하기 위한 복사 방지 신호 검출부 및 상기 복사 방지 신호 검출부로부터 검출신호가 발생하면 영상신호의 출력을 방지하는 킬러신호를 발생하기 위한 킬러 신호 발생부를 구비하여 이루어지는 것을 특징으로 한다. 따라서 본 발명의 디지탈 복사 방지 회로는 회로의 모든 부분을 디지탈화 함으로써 집적도를 향상시키고 영상처리 시스템의 기록매체에 대한 무단복사를 방지할 수 있다.The present invention relates to a copy protection circuit of an image processing apparatus. The digital copy protection circuit of the image signal processing apparatus of the present invention counts the position of an edge pulse generator and a copy protection signal for generating a head switch edge pulse for each field. A reset pulse generator for resetting only the position of the copy protection signal, a copy protection signal detector for detecting a copy protection signal in the reset pulse generation section, and a detection signal generated from the copy protection signal detector to prevent the output of an image signal. And a killer signal generator for generating a killer signal. Therefore, the digital copy protection circuit of the present invention can improve the degree of integration and prevent unauthorized copying of the recording medium of the image processing system by digitalizing all parts of the circuit.

Description

디지탈 복사방지 회로Digital copy protection circuit

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 영상처리장치의 복사방지신호의 파형을 나타내는 파형도.1 is a waveform diagram showing waveforms of a copy protection signal of an image processing apparatus.

제2도는 영상처리장치의 한 필드에서 복사 방지 신호의 위치를 나타내는 예시도.2 is an illustration showing the position of the copy protection signal in one field of the image processing apparatus.

제3도는 본 발명에 따른 영상처리장치의 디지탈 복사 방지 회로의 블럭도.3 is a block diagram of a digital copy protection circuit of an image processing apparatus according to the present invention.

제4도는 본 발명의 일실시예로서 제3도의 에지 펄스발생부의 구체적인 회로도.4 is a detailed circuit diagram of an edge pulse generator of FIG. 3 as an embodiment of the present invention.

제5도는 본 발명의 일실시예로서 제3도의 리셋 펄스 발생부의 구체적인 회로도.FIG. 5 is a detailed circuit diagram of the reset pulse generator of FIG. 3 as an embodiment of the present invention. FIG.

제6도는 본 발명의 일실시예로서 제3도의 복사 방지 검출신호 발생부의 구체적인 회로도.6 is a detailed circuit diagram of the copy protection detection signal generator of FIG. 3 as an embodiment of the present invention.

제7도는 본 발명의 일실시예로서 제3도의 킬러 신호 발생부의 구체적인 회로도.7 is a detailed circuit diagram of a killer signal generator of FIG. 3 as an embodiment of the present invention.

제8도는 제4, 5, 6도 및 제7도의 출력을 나타내는 출력 파형도.8 is an output waveform diagram showing the outputs of FIGS. 4, 5, 6 and 7;

Claims (6)

영상처리장치의 무단 복사를 방지 하기 위한 디지탈 복사 방지 회로에 있어서, 1필드마다 헤드 스위치 에지펄스를 발생시키기 위한 에지펄스 발생부; 복사 방지 신호의 위치를 카운트하여 상기 복사 방지 신호의 위치만을 리셋시키는 리셋 펄스 발생부; 상기 리셋 펄스 발생 구간에서 복사 방지 신호를 검출하기 위한 복사 방지 신호 검출부; 및 상기 복사 방지 신호 검출부로부터 검출신호가 발생하면 영상신호의 출력을 방지하는 킬러신호를 발생하기 위한 킬러 신호 발생부를 구비하여 이루어지는 것을 특징으로 하는 디지탈 복사 방지회로.A digital copy protection circuit for preventing unauthorized copying of an image processing apparatus, comprising: an edge pulse generator for generating a head switch edge pulse for each field; A reset pulse generator for counting the position of the copy protection signal and resetting only the position of the copy protection signal; A copy protection signal detector for detecting a copy protection signal in the reset pulse generation period; And a killer signal generator for generating a killer signal for preventing output of a video signal when a detection signal is generated from the copy protection signal detector. 제1항에 있어서, 상기 에지 펄스 발생부는 상기 헤드 스위치 펄스의 상승 에지를 검출하기위한 제1에지 검출부; 상기 헤드 스위치 펄스의 하강 에지를 검출하기 위한 제2에지검출부; 및 상기 제1 및 제2 에지 검출부에서 검출된 상승 및 하강 에지에 따라 펄스를 발생시키는 펄스 발생부를 구비하여 이루어지는 것을 특징으로 하는디지탈 복사 방지 회로.The display apparatus of claim 1, wherein the edge pulse generator comprises: a first edge detector configured to detect a rising edge of the head switch pulse; A second edge detector for detecting a falling edge of the head switch pulse; And a pulse generator for generating pulses according to rising and falling edges detected by the first and second edge detectors. 제1항에 있어서, 상기 리셋 펄스 발생부는 상기 펄스 발생부; 및 상기 복사 방지 신호가 있는 곳에서만 상기 펄스 발생부의 리셋 펄스가 발생하도록 사방지 신호의 위치를 카운트하기 위한 제1카운터부를 구비하여 이루어지는 것을 특징으로 하는 디지탈 복사 방지 회로.The pulse generator of claim 1, wherein the reset pulse generator comprises: the pulse generator; And a first counter unit for counting the position of the deadlock signal such that a reset pulse of the pulse generator is generated only where the copy protection signal is present. 제3항에 있어서, 상기 제1카운터분는 리셋 신호의 하강 에지 위치를 카운트 하기 위한 16진 카운터; 및 상기 리셋 신호의 상승 에지 위치를 카운트 하기 위한 19진 카운터를 구비하여 이루어지는 것을 특징으로 하는 디지탈 복사 방지 회로.4. The apparatus of claim 3, wherein the first counter further comprises: a hexadecimal counter for counting falling edge positions of a reset signal; And a nineteen-counter counter for counting rising edge positions of said reset signal. 제1항에 있어서, 상기 복사 방지 신호 검출부는 상기 리셋 신호 발생부의 리셋신호와 복합동기신호를 전송받아 상기 리셋 펄스가 발생한 구간에서 상기 복합동기신호상의 복사 방지 신호를 카운트하기 위한 제2카운터부; 및 상기 제2카운터에서 소정수 이상이 카운트되면 복사 방지 신호의 검출 신호를 발생시키는 검출신호발생부를 구비하여 이루어지는 것을 특징으로 하는 디지탈 복사 방지 회로.2. The apparatus of claim 1, wherein the copy protection signal detector comprises: a second counter unit configured to receive a reset signal of the reset signal generator and a complex synchronization signal to count a copy protection signal on the complex synchronization signal in a section in which the reset pulse is generated; And a detection signal generator for generating a detection signal of a copy protection signal when a predetermined number or more is counted in said second counter. 제5항에 있어서, 상기 제2카운터부는 12진 카운터임을 특징으로 하는 디지탈 복사 방지 회로.6. The digital copy protection circuit according to claim 5, wherein the second counter part is a decimated counter. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019920017553A 1992-09-25 1992-09-25 Digital circuit for preventing illegal dubbing KR100189962B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920017553A KR100189962B1 (en) 1992-09-25 1992-09-25 Digital circuit for preventing illegal dubbing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920017553A KR100189962B1 (en) 1992-09-25 1992-09-25 Digital circuit for preventing illegal dubbing

Publications (2)

Publication Number Publication Date
KR940008464A true KR940008464A (en) 1994-04-29
KR100189962B1 KR100189962B1 (en) 1999-06-01

Family

ID=19340124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920017553A KR100189962B1 (en) 1992-09-25 1992-09-25 Digital circuit for preventing illegal dubbing

Country Status (1)

Country Link
KR (1) KR100189962B1 (en)

Also Published As

Publication number Publication date
KR100189962B1 (en) 1999-06-01

Similar Documents

Publication Publication Date Title
KR890012236A (en) Rapid signal validity inspection device
KR930017019A (en) Device for detecting copy protection
ATE368245T1 (en) DATA PROCESSING DEVICE
KR950003811A (en) Vehicle earthquake warning device
KR840006893A (en) Sampling pulse generation circuit
KR880010392A (en) Disk unit
JPS5545151A (en) Detection circuit for vertical synchronizing signal
KR870005534A (en) Circuit device for video recorder
KR840009018A (en) Fire detector
KR940008464A (en) Digital copy protection circuit
JPS5750021A (en) Periodic signal detector
KR950703253A (en) TV LINE AND FIELD DETECTION APPARATUS WITH GOOD NOISE IMMUNITY
KR890001272A (en) Signal discrimination circuit
KR950004238A (en) Optical information access system capable of generating one sector initialization signal for each sector
JP3116201B2 (en) Sensor circuit
JPS5794862A (en) Display system of data error
KR920022087A (en) Vertical synchronization processing circuit
KR930018846A (en) Synchronous signal generator
KR900002624A (en) Clamp Pulse Writing Circuit
SU970405A1 (en) Device for picture recognition
KR970014307A (en) Specific line position detection device of composite video signal
SU1711347A1 (en) Television device for measuring small-dimension objects
ATE209840T1 (en) DETECTOR FOR A VERTICAL SYNCHRONIZATION SIGNAL
KR930011635A (en) Multi-synchronous frequency discrimination circuit
JP2743041B2 (en) Image display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee