KR940007072B1 - Multilayer wiring method of semiconductor device - Google Patents
Multilayer wiring method of semiconductor device Download PDFInfo
- Publication number
- KR940007072B1 KR940007072B1 KR1019910010394A KR910010394A KR940007072B1 KR 940007072 B1 KR940007072 B1 KR 940007072B1 KR 1019910010394 A KR1019910010394 A KR 1019910010394A KR 910010394 A KR910010394 A KR 910010394A KR 940007072 B1 KR940007072 B1 KR 940007072B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- vertical connection
- metal
- fluoride
- wirings
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 46
- 239000010409 thin film Substances 0.000 claims abstract description 36
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims abstract description 35
- 238000010894 electron beam technology Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000001678 irradiating effect Effects 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 33
- 238000009413 insulation Methods 0.000 claims description 6
- 230000001133 acceleration Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000012212 insulator Substances 0.000 description 15
- 239000010410 layer Substances 0.000 description 15
- 229910004261 CaF 2 Inorganic materials 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- -1 CaF 2 Chemical compound 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910016036 BaF 2 Inorganic materials 0.000 description 2
- 229910004573 CdF 2 Inorganic materials 0.000 description 2
- 229910017768 LaF 3 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910017555 NdF Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 229910001512 metal fluoride Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000003608 radiolysis reaction Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
제1도 (a),(b)는 다층배선 간의 수직접속 부분이 포함된 회로의 예.1 (a) and (b) show an example of a circuit including a vertical connection portion between multilayer wirings.
제2도 (a)∼(e)는 제1도와 같은 수직접속을 형성하기 위한 종래의 공정순서를 나타낸 단면도.2 (a) to 2 (e) are sectional views showing a conventional process sequence for forming a vertical connection as shown in FIG.
제3도 (a)∼(e)는 본 발명의 공정순서를 나타낸 단면도.3 (a) to 3 (e) are cross-sectional views showing the process sequence of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 반도체 기판 2 : 제1전극 또는 배선1: semiconductor substrate 2: first electrode or wiring
3 : 수직접속이 필요한 제1전극 또는 배선 4 : 제2배선3: first electrode or wiring requiring vertical connection 4: second wiring
5 : 수직접속 부분 6 : 절연체 격리막5: vertical connection part 6: insulator isolation film
7 : 포토레지스트 8 : 노광용 마스크7: photoresist 8: exposure mask
9 : 불화물(Fluoride) 박막9: Fluoride thin film
10 : 불화물에서 변화된 금속 박막(수직 접속 부분)10: metal film changed from fluoride (vertical connection part)
본 발명은 반도체 소자 제조에 필요한 다층 배선(multilevel interconnection)간의 수집 접속 부분을 형성시키는 방법에 관한 것으로, 특히 CaF2, MgF2, SrF2, BaF2, CdF2, LaF3, NdF3, CeF3등과 같은 금속-불소 화합물(fluorides)을 배선층 사이에 삽입되는 절연 박막으로서 이용하여 반도체 장치의 다층 배선 절연층 및 수직 접속 부분을 형성시키는 방법에 관한 것이다.The present invention relates to a method for forming a collection connection portions between the multilayer wiring (multilevel interconnection) required for the manufacture of semiconductor devices, in particular CaF 2, MgF 2, SrF 2 , BaF 2, CdF 2, LaF 3, NdF 3, CeF 3 The present invention relates to a method for forming a multilayer wiring insulation layer and a vertical connection portion of a semiconductor device using a metal-fluoride compound such as an insulating thin film inserted between wiring layers.
반도체 장치 제작에 있어서, 전극들 상호간을 연결하는 배선들이 서로 교차되는 복잡한 회로에서 상호간 교차되는 배선들 각각은 통상적으로 절연체 박막으로 분리되고 다층을 이루게 된다. 이와 같은 다층 배선구조에서 전극들과 배선들 간의 연결 또는 배선층들 상호간의 연결을 위해서는 수직 접속(vertical interconnection) 이 필요하게 된다.In fabricating a semiconductor device, in a complicated circuit in which wirings connecting the electrodes cross each other, each of the wirings crossing each other is usually separated by an insulator thin film and multilayered. In such a multilayer interconnection structure, vertical interconnection is required for interconnection between electrodes and interconnections or interconnection between interconnection layers.
종래에는 수직 접속을 위해 절연체 삽입층에 관통 구멍(via-hole)을 내고 금속재료를 채워 넣는 방법을 사용하였다. 이와 같은 종래의 관통 구멍 접속 방법에 대해 도면을 참조하여 구체적으로 설명하면 다음과 같다. 우선, 다층 배선 간의 격리 부분과 수직 접속 부분이 포함된 회로의 일례를 제1도에 나타내었다. 제1도의 (a)는 평면도이며, (b)는 평면도에서 선 A-A'을 따라 자른 단면도를 나타낸 것이다. 여기서 참조번호 2와 3으로 각각 나타낸 금속선들은 아래층의 배선들 또는 전극들에 해당하고 참조번호 4로 나타낸 금속선은 금속선 2와 3을 가로질러 지나가는 윗층의 배선에 해당한다.Conventionally, a via-hole is made in the insulator insertion layer and a metal material is filled for the vertical connection. The conventional through hole connection method will be described in detail with reference to the accompanying drawings as follows. First, an example of a circuit including an isolation portion and a vertical connection portion between multilayer wirings is shown in FIG. (A) of FIG. 1 is a top view, (b) shows sectional drawing cut along the line A-A 'in a top view. Here, the metal wires indicated by reference numerals 2 and 3 respectively correspond to the wirings or the electrodes of the lower layer, and the metal wire indicated by reference numeral 4 corresponds to the wiring of the upper layer passing through the metal wires 2 and 3.
이런 회로에서, 금속선 2와 4는 상호간 전기적으로 격리되게 하고, 금속선 3과 4는 상호간 전기적으로 연결되게 하고자 할 경우에, 종래에는 통상적으로 제2도에 도시된 바와 같은 방법을 사용하였다. 즉, 제2도(a)과 같이, 반도체 기판(1) 위에 아랫층의 금속선 2와 3을 형성한 후, 제2도(b)와 같이, 절연체막 (6)을 증착시킨다. 상기 절연체막(6)의 재료로서는 SiO2, Si3N4가 주로 사용되었다. 다음, 제2도(c)와 같이, 포토레지스터(photo resist)막(7)을 표면 전체에 도포시킨 후, 원하는 형상이 새겨진 노광용 마스크(8)을 사용해 자외선으로 노광시킨다. 다음, 제2도(d)와 같이, 노광된 포토레지스트 부분과 그 아래의 절연체막을 선택적으로 식각하여 관통 구멍을 형성한다. 다음, 금속막을 관통 구멍 속과 절연체막(7) 위에 증착시켜 금속선(4)를 형성시킨다. 이 공정에서, 관통 구멍의 깊이가 너비에 비해 상대적으로 깊을 경우에 상기 구멍의 위쪽 모서리 부분에서 금속막이 끊어지는 문제가 있으므로, 이 경우에는 금속막의 끊어짐을 방지하기 위해 상기 관통 구멍 속에 금속을 먼저 채워넣고 평탄화 시킨 다음 금속막(4)을 증착하는 단계적 증착법을 사용하기도 한다. 이상과 같이, 관통 구멍으로 수직 접속부를 형성하는 종래 기술의 특징은, 첫째, SiO2나 Si3N4의 절연체를 배선간 격리막으로 사용하고, 둘째, 포토레지스트와 노광용 마스크를 사용해 수직접속 부분의 미세형상을 얻고, 셋째, 포토레지스트와 절연체막을 건식각 또는 습식각으로 식각하여 수직접속 부분에 관통구멍을 만들고, 넷째, 관통구멍에 금속을 증착시켜 배선 간의 수직접속을 달성한다는 것이다.In such a circuit, when the metal wires 2 and 4 are to be electrically isolated from each other and the metal wires 3 and 4 are to be electrically connected to each other, a conventional method as shown in FIG. 2 is conventionally used. That is, as shown in FIG. 2A, after forming the metal layers 2 and 3 of the lower layer on the semiconductor substrate 1, the insulator film 6 is deposited as shown in FIG. As the material of the insulator film 6, SiO 2 and Si 3 N 4 were mainly used. Next, as shown in FIG. 2C, after the photoresist film 7 is applied to the entire surface, the photoresist film 7 is exposed to ultraviolet rays using an exposure mask 8 having a desired shape engraved thereon. Next, as shown in FIG. 2 (d), the exposed photoresist portion and the insulator film below it are selectively etched to form through holes. Next, a metal film is deposited in the through hole and on the insulator film 7 to form the metal wire 4. In this process, when the depth of the through hole is relatively deep compared to the width, there is a problem that the metal film is broken at the upper edge portion of the hole. In this case, the metal is first filled in the through hole to prevent the metal film from breaking. A step deposition method may be used in which the metal film 4 is deposited and planarized. As described above, the characteristics of the prior art for forming the vertical connection portion through the through-holes are, firstly, using an insulator of SiO 2 or Si 3 N 4 as an inter-wire isolation film, and secondly, using a photoresist and a mask for exposure. A fine shape is obtained, and third, the photoresist and the insulator film are etched by dry etching or wet etching to form through holes in the vertical connection portions, and fourth, metal is deposited in the through holes to achieve vertical connection between the wirings.
상기와 같은 종래 기술의 단점은, 첫째, 관통구멍을 만드는 과정이 복잡하고, 둘째, 관통구멍 속으로 금속막을 평탄하게 채워넣기가 어려운 문제들이 있다.The disadvantages of the prior art as described above, first, the process of making the through hole is complicated, and second, there is a problem that it is difficult to flatly fill the metal film into the through hole.
본 발명의 목적은 다층 배선 구조의 반도체 소자의 제조공정을 간략하게 하여 생산비용을 절감하는 것이다.An object of the present invention is to reduce the production cost by simplifying the manufacturing process of a semiconductor device having a multilayer wiring structure.
본 발명의 다른 목적은 다층 배선 구조의 반도체 소자의 제조에 있어서 배선들 간의 수직 접속 부분을 간단히 형성하고 배선공정으로 인한 수율의 감소를 방지하는 것이다.Another object of the present invention is to simply form a vertical connection portion between wirings in the manufacture of a semiconductor device having a multilayer wiring structure and to prevent a decrease in yield due to the wiring process.
본 발명의 또 다른 목적은 다층 배선 구조 반도체 장치의 수직 접속용 금속을 미세한 패턴으로 형성할 수 있는 방법을 제공하는 것이다.Still another object of the present invention is to provide a method capable of forming a metal for vertical connection in a multilayer wiring structure semiconductor device in a fine pattern.
이와 같은 목적들을 달성하기 위한 본 발명의 방법은 적어도 하나 이상의 제1의 배선들이 형성된 반도체 기판 위에 불화물 박막을 증착하는 공정과, 수직접속이 필요한 부분의 상기 불화물 박막 위에 전자 빔(electron beam)을 선택적으로 조사(irradiation)하는 공정을 포함하되, 상기 불화물 박막에 전자 빔을 조사하여 얻은 금속 박막은 배선층 간의 수직접속 회로 부분으로 이용하고 전자빔이 조사되지 않은 부분은 배선층 간의 절연막으로 이용하는 것이 특징이다. 즉, 본 발명에서는 불화물 박막에 전자 빔을 조사하여 불소(F) 성분을 분해시킴으로써 금속박막을 얻고, 금속으로 전환된 박막부분을 선택적으로 식각하여 미세형상을 형성시킨다.The method of the present invention for achieving the above object is a process for depositing a fluoride thin film on a semiconductor substrate on which at least one first wiring is formed, and selectively selecting an electron beam on the fluoride thin film in a portion requiring vertical connection Irradiation (irradiation), the metal thin film obtained by irradiating the electron beam to the fluoride thin film is used as a vertical connection circuit portion between the wiring layer, and the portion not irradiated with the electron beam is used as an insulating film between the wiring layer. That is, in the present invention, a metal thin film is obtained by decomposing a fluoride thin film with an electron beam to decompose a fluorine (F) component, and the thin film portion converted to metal is selectively etched to form a fine shape.
본 발명에 대한 상세한 설명에 앞서, 먼저, 불화물에 전자 빔을 조사할 때 빔이 조사된 불화물이 금속으로 전환되는 과정에 대해 설명하도록 하겠다.Prior to the detailed description of the present invention, first, a process of converting a fluoride to which a beam is irradiated into a metal when irradiating an electron beam to a fluoride will be described.
CaF2와 같은 불화물은 큰 전기 저항 특성을 가지므로 반도체 장치의 제조에 있어서 주로 절연체로서 사용된다. 그러나, 절연체인 불화물 박막에 고에너지(예를 들면,1∼5KeV정도)의 전자빔이 조사되면 그것의 합성물이 분해되는 방사선 분해(radiolysis) 현상이 발생된다.Fluoride, such as CaF 2 , has a large electrical resistance characteristic and is therefore mainly used as an insulator in the manufacture of semiconductor devices. However, when a fluoride thin film, which is an insulator, is irradiated with an electron beam of high energy (for example, about 1 to 5 KeV), a radiolysis phenomenon occurs in which its composite is decomposed.
따라서, 불화물이 예를 들어 CaF2인 경우에는 전자빔의 조사에 의해 Ca와 F2는 분해되고, 그 결과 F2가스는 박막의 표면으로 부터 방출(desorption)된다. 이러한 현상은 다음의 문헌들 「T.R. Harrison 등의 "Thin film CaF2inorganic electron resist and optical-read storage medium", Appl. Phys. Lett. 41, P1102,1982」와 「P.M. Mankiewich 등의 ''High reso1ution electron beam lithography on CaF2", App1. Phys. Lett 44, P486,1984」 및 「박경호 등의 "Growth and Chracterization of Calciunl Fluorideon Si and GaAs", Proc. 5th Seou1 Ipt. Symp.(Semicond.), P302, 1990」에 상세히 개시되어 있다.Therefore, when fluoride is CaF 2 , for example, Ca and F 2 are decomposed by irradiation of an electron beam, and as a result, F 2 gas is released from the surface of the thin film. This phenomenon is described in the following article "Thin film CaF 2 inorganic electron resist and optical-read storage medium" by TR Harrison et al., Appl. Phys. Lett. 41, P1102,1982 '' and `` High reso1ution electron beam lithography on CaF 2 '' by PM Mankiewich, App. Phys. ", Proc. 5th Seou1 Ipt. Symp. (Semicond.), P302, 1990".
전자빔 조사에 의해 CaF2박막으로 부터 F2가스가 방출될 때 저진공(약 1×10-7Torr)에서는 진공 챔버 내에 잔류하는 산소가 남아있는 금속 원소 Ca와 결합하게 됨으로써 산화물 CaO가 형성된다. 반면, 초고진공(Ultra High Vacuum)(약 1×10-10Torr)에서는 진공 챔버 내에 잔류하는 산소의 양이 극히 적으므로 CaO는 거의 형성되지 않고 순수한 금속 Ca가 그대로 남아 있게 된다.When the F 2 gas is released from the CaF 2 thin film by electron beam irradiation, in a low vacuum (about 1 × 10 −7 Torr), oxygen remaining in the vacuum chamber is combined with the remaining metallic element Ca to form oxide CaO. On the other hand, in Ultra High Vacuum (about 1 × 10 -10 Torr), since the amount of oxygen remaining in the vacuum chamber is extremely small, CaO is hardly formed and pure metal Ca remains.
따라서, 초고진공 분위기 하에서 불화물 박막에 전자빔이 조사되면, 빔이 조사된 영역은 금속 박막으로 전환되고, 빔이 조사되지 않은 영역은 원래의 절연성을 그대로 갖고 있게 된다. 본 발명에서는, 불화물 박막으로 부터 금속막을 얻는 방법을 반도체 장치의 금속 배선 제작에 적용한다.Therefore, when the fluoride thin film is irradiated with the electron beam in an ultra-high vacuum atmosphere, the area irradiated with the beam is converted to the metal thin film, and the area where the beam is not irradiated has the original insulation. In this invention, the method of obtaining a metal film from a fluoride thin film is applied to metal wiring manufacture of a semiconductor device.
제3도의 (a) 내지 (e)는 본 발명에 따라 제1도의 다층 구조 반도체 회로의 금속 배선을 형성하는 방법을 공정 순서대로 나타낸 단면도이다. 제1도의 공정 대상회로와 제3도의 공정 흐름에 나타낸 배선들의 배열은 본 발명에 따른 공정의 특징을 나타내기 위해 하나의 예로 설정한 것이다.3 (a) to 3 (e) are cross-sectional views showing a method of forming metal wirings of the multilayer structure semiconductor circuit of FIG. 1 according to the present invention in the order of processes. The arrangement of the wirings shown in the process target circuit of FIG. 1 and the process flow of FIG. 3 is set as an example to illustrate the characteristics of the process according to the present invention.
이제 부터 제3도를 참조하면서 본 발명의 방법에 대해 구체적으로 설명하겠다.The method of the present invention will now be described in detail with reference to FIG. 3.
먼저, 제3도의 (a)를 참조하여, 반도체 기판(1) 위에 이미 잘 알려진 공정들에 의해 제1의 금속 배선의 패턴(2,3)을 형성한다. 상기 제1의 금속 배선 2와 3은 실제의 반도체 장치의 구조에 있어서 게이트(gate), 소오스(source), 에미터 (emitter), 콜렉터 (collector) 또는 베이스(base) 와 같은 전극들이거나, 이 전극들 상호간을 연결하는 배선 부분에 상당하는 것이다.First, referring to FIG. 3A, the patterns 2 and 3 of the first metal wirings are formed on the semiconductor substrate 1 by well-known processes. The first metal wires 2 and 3 are or may be electrodes such as a gate, a source, an emitter, a collector, or a base in an actual semiconductor device structure. It corresponds to the wiring part which connects electrodes.
이어, 제3도의 (b)를 참조하여, 제1의 금속 배선(2,3)이 형성된 기판(1) 위에 불화물 박막(9)을 소정의 두께로 증착한다. 상기 불화물 박막(9)으로서는, 전자빔에 의해 쉽게 분해되어 금속만 남길 수 있는 CaF2, MgF2, SrF2, BaF2, ZnF2, CdF2등의 2족 불소 화합물이 사용되거나, LaF3, NdF3, CeF3등과 같은 란타늄(lanthanum,)계 희토류 금속의 불화물이 사용될 수 있다. 상기 불화물 박막(9)은 상하 배선들즉, 상기 제1의 배선(2,3)과 이후에 형성될 배선(제1도의 4참조) 상호간을 전기적으로 충분히 절연시킬수 있고 금속박막이 형성되는 수직접속 부분에서의 전기적인 접촉 특성을 만족시킬 수 있는 정도의 두께로 형성된다.Next, referring to (b) of FIG. 3, the fluoride thin film 9 is deposited to a predetermined thickness on the substrate 1 on which the first metal wires 2 and 3 are formed. Examples of the fluoride thin film 9, and is easily decomposed by an electron beam CaF 2, to leave only the metal MgF 2, SrF 2, BaF 2, ZnF 2, CdF 2 group fluorine compound in the second place or used, LaF 3, NdF Fluoride of lanthanum-based rare earth metals such as 3 and CeF 3 may be used. The fluoride thin film 9 can vertically connect the upper and lower wirings, that is, the first wirings 2 and 3 and the wirings to be formed later (see 4 in FIG. 1) to be sufficiently electrically insulated and to form a metal thin film. It is formed to a thickness sufficient to satisfy the electrical contact characteristics in the portion.
다음, 제3도의 (c)를 참조하여, 초고진공 분위기에서 수직 접속이 필요한 부분이 불화물 박막(9)에만 전자빔을 조사하여, 제3도의 (d)에 도시된 바와 같이, 상기 수직 접속 부분에 전기수송통로로서 작용하는 금속막(10)이 형성되게 한다. 이때, 전자 빔의 가속 에너지와 조사량은 불화물 박막(9)이 금속으로 전환되기에 충분한 정도로 한다. 예를 들어, 불화물 박막(9)의 두께가 50∼100nm일 경우 상기 전자빔 조사 공정은 약 1∼500KeV 정도의 가속 에너지, 약 0.1∼10Coulomb/cm2정도의 도스(dose)로 수행된다. 상기 박막(9)의 두께가 100nm보다 두꺼울 경우에는 가속에너지 또는/및 도스를 위 조건 보다 더 늘리며, 50nm 보다 얇을 경우에는 더 줄인다. 상기 금속막(10)의 성분은 위에서 제3도의 (b)를 참조하여 설명된 불화물을 구성하는 금속원소들이다. 예로써 CaF2의 경우 Ca이, ZnF2의 경우 Zn가 잔류 금속막의 성분원소이다.Next, referring to (c) of FIG. 3, a portion requiring vertical connection in an ultra-high vacuum atmosphere irradiates an electron beam only to the fluoride thin film 9, and as shown in (d) of FIG. 3, to the vertical connection portion. The metal film 10 serving as the electric transport passage is formed. At this time, the acceleration energy and the irradiation amount of the electron beam are such that the fluoride thin film 9 is sufficient to be converted into a metal. For example, when the thickness of the fluoride thin film 9 is 50 to 100 nm, the electron beam irradiation process is performed with an acceleration energy of about 1 to 500 KeV and a dose of about 0.1 to 10 Coulomb / cm 2 . When the thickness of the thin film 9 is thicker than 100 nm, the acceleration energy or / and dose is increased more than the above conditions, and when thinner than 50 nm, the thickness is further reduced. The components of the metal film 10 are metal elements constituting the fluoride described with reference to FIG. 3 (b) above. For example, Ca for CaF 2 and Zn for ZnF 2 are component elements of the residual metal film.
마지막으로, 제3도의 (e)를 참조하여, 기판 위에 잘 알려진 방법으로 제2의 금속 배선(4)을 형성한다.Finally, referring to FIG. 3E, the second metal wiring 4 is formed on the substrate in a well known manner.
이상에서 실시예를 통하여 상세히 설명된 바와 같이 본 발명에서는 금속 배선들 상호간을 전기적으로 절연하기 위한 층간 절연체막이 재료로 불화물을 사용하고, 배선들간의 수직접촉에 필요한 금속막으로서 불화물막 위에 전자빔을 조사하는 것에 의해 그기에 생성되는 금속막을 이용함으로써 종래의 금속배선 공정에서 발생되는 문제점들을 모두 해결할 수 있게 된다.In the present invention, as described in detail through the embodiment in the present invention, the interlayer insulator film for electrically insulating the metal wires is fluoride as a material, and the electron beam is irradiated on the fluoride film as the metal film required for vertical contact between the wires. By using the metal film generated therein, all the problems caused in the conventional metallization process can be solved.
이외에도 미세형상을 얻기 위한 기술적인 측면에서, 전자 빔에 의한 리소그라피(lithography)는 빛을 사용하는 리소그라피보다 훨씬 미세한 형상을 얻을 수 있다는 장점이 있다. 구체적으로 설명하면 다음과 같다.In addition, in the technical aspect of obtaining a fine shape, lithography by an electron beam (lithography) has the advantage that can obtain a much finer shape than lithography using light. Specifically, it is as follows.
첫째, 배선간 수직접속 회로의 형성에 필요한 금속막을, 절연체로 사용하는 불화물 박막으로 부터 직접 얻을 수 있기 때문에 금속막을 별도로 중착시킬 필요가 없다.First, since the metal film required for the formation of the interconnection vertical interconnection circuit can be directly obtained from the fluoride thin film used as the insulator, there is no need to separately deposit the metal film.
둘째, 종래의 수직접속 방법에서 필요하였던, 절연체막에 수직접속 통로용의 관통구멍을 만들 필요가 없으므로 미세패턴 형성 공정이 매우 간단해진다.Secondly, since there is no need to make through holes for the vertical connection passages in the insulator film, which are necessary in the conventional vertical connection method, the fine pattern forming process is very simple.
세째, 불화물에서 변환된 금속막의 두께는 불화물막의 두께와 거의 같게 유지되므로 절연층과 수직접속층은 평탄한 표면이 유지된다. 따라서 종래의 관통구멍에 의한 수직접속 방법에서 기술적 난관이 되었던 절연층의 표면과 관통구멍을 채운 금속층 표면 사이의 평탄화(planarization)처리 문제가 없게 된다.Third, since the thickness of the metal film converted from the fluoride is maintained to be substantially the same as the thickness of the fluoride film, the insulating layer and the vertical connection layer maintain a flat surface. Therefore, there is no problem of planarization between the surface of the insulating layer and the surface of the metal layer filling the through hole, which has been a technical difficulty in the conventional vertical connection method.
네째, 불화물막은 절연특성이 우수하여 얇은 불화물막으로 배선층 사이에 좋은 절연효과를 얻을 수 있다.Fourth, the fluoride film is excellent in insulation properties, and thus a thin fluoride film can obtain a good insulation effect between the wiring layers.
다섯째, 전자 빔 리소그라피를 사용함으로써, 매우 미세한 형상으로 수직접속용 금속회로의 형상을 절연체막 위에 직접 묘사 시킬 수 있다.Fifth, by using electron beam lithography, the shape of the metal circuit for vertical connection in a very fine shape can be described directly on the insulator film.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910010394A KR940007072B1 (en) | 1991-06-22 | 1991-06-22 | Multilayer wiring method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910010394A KR940007072B1 (en) | 1991-06-22 | 1991-06-22 | Multilayer wiring method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930001393A KR930001393A (en) | 1993-01-16 |
| KR940007072B1 true KR940007072B1 (en) | 1994-08-04 |
Family
ID=19316144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910010394A KR940007072B1 (en) | 1991-06-22 | 1991-06-22 | Multilayer wiring method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940007072B1 (en) |
-
1991
- 1991-06-22 KR KR1019910010394A patent/KR940007072B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930001393A (en) | 1993-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1286795C (en) | Fabrication of interlayer conductive paths in integrated circuits | |
| US6271127B1 (en) | Method for dual damascene process using electron beam and ion implantation cure methods for low dielectric constant materials | |
| CA1175956A (en) | Semiconductor integrated circuits and manufacturing process thereof | |
| US5486493A (en) | Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators | |
| US5106781A (en) | Method of establishing an interconnection level on a semiconductor device having a high integration density | |
| US4746621A (en) | Planar tungsten interconnect | |
| US5580615A (en) | Method of forming a conductive film on an insulating region of a substrate | |
| KR20010034203A (en) | A method of manufacturing an electronic device comprising two layers of organic-containing material | |
| US7651892B2 (en) | Electrical programmable metal resistor | |
| US4907066A (en) | Planar tungsten interconnect with implanted silicon | |
| US6316833B1 (en) | Semiconductor device with multilayer interconnection having HSQ film with implanted fluorine and fluorine preventing liner | |
| US5110762A (en) | Manufacturing a wiring formed inside a semiconductor device | |
| US5783459A (en) | Method for fabricating a semiconductor device | |
| KR100614782B1 (en) | A process for manufacturing an integrated circuit including a dual- damascene structure and an integrated circuit | |
| US6686643B2 (en) | Substrate with at least two metal structures deposited thereon, and method for fabricating the same | |
| KR940007072B1 (en) | Multilayer wiring method of semiconductor device | |
| JPH09116015A (en) | Filling method for contact hole | |
| JPH10303295A (en) | Manufacture of semiconductor device | |
| KR100187686B1 (en) | Metal layer forming method of semiconductor device | |
| WO2006000175A1 (en) | Electric circuit comprising a carbon conductor structure, and method for the production of a carbon conductor structure of an electric circuit | |
| US5804504A (en) | Method for forming wiring of semiconductor device | |
| US5950103A (en) | Manufacture of dielectric oxide lamination structure and electronic circuit device | |
| KR20000010134A (en) | Method for manufacturing semiconductor apparatus | |
| JP3623061B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0856024A (en) | Manufacture of integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19980616 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |