KR940006820B1 - Error processing method and circuit of decoder - Google Patents

Error processing method and circuit of decoder Download PDF

Info

Publication number
KR940006820B1
KR940006820B1 KR1019910025253A KR910025253A KR940006820B1 KR 940006820 B1 KR940006820 B1 KR 940006820B1 KR 1019910025253 A KR1019910025253 A KR 1019910025253A KR 910025253 A KR910025253 A KR 910025253A KR 940006820 B1 KR940006820 B1 KR 940006820B1
Authority
KR
South Korea
Prior art keywords
data
error
filter
output
error processing
Prior art date
Application number
KR1019910025253A
Other languages
Korean (ko)
Other versions
KR930014013A (en
Inventor
유병석
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR1019910025253A priority Critical patent/KR940006820B1/en
Publication of KR930014013A publication Critical patent/KR930014013A/en
Application granted granted Critical
Publication of KR940006820B1 publication Critical patent/KR940006820B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring

Abstract

The circuit differently handles the error of the decoder according to the selected filter in order to eliminate the output signal saturation caused by the errors. The circuit comprises: data from CD-ROM; an error processing unit (10) handling the error position interpolation according to the selected filter number; an adding unit (20A) outputting the revision data plus the output data of the error processing unit (10); a saturation protection unit (30); a filter (50A) carrying out filtering for the output of the saturation protection unit (30); and an adder (20B) providing the input signal of the adder (20A).

Description

디코더의 에러 처리 회로Decoder Error Handling Circuit

제1도는 일반적인 디코더의 블록도.1 is a block diagram of a general decoder.

제2도는 필터 계수표.2 is a filter coefficient table.

제3도는 본 발명 디코더의 에러 처리 블록도.3 is an error processing block diagram of the decoder of the present invention.

제4도는 본 발명의 에러 제거에 대한 신호 흐름도.4 is a signal flow diagram for error cancellation of the present invention.

제5도는 제3도에서 포화방지부의 일실시 예시도.FIG. 5 is a diagram illustrating one embodiment of the saturation prevention unit in FIG.

제6도는 제3도에서 포화방지부의 다른 실시예시도.6 is another embodiment of the saturation prevention part in FIG.

제7도는 제3도에서 포화방지부의 또다른 실시예시도.7 is another embodiment of the saturation prevention in FIG.

제8도는제7도의 감쇄특성도.8 is attenuation characteristic diagram of FIG.

제9도는 필터번호가 "0"일때의 에러 처리 설명도.9 is an error processing explanatory diagram when the filter number is "0".

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 에러 처리부 20A,20B : 가산기10: error processing unit 20A, 20B: adder

30 : 포화방지부 40A,40B : 지연기30: Saturation prevention part 40A, 40B: Delay

50A,50B : 필터50A, 50B: Filter

본 발명은 CD-I ADPCM 디코더의 에러 처리에 관한 것으로, 특히 데이타에 에러 가 불규칙적으로 발생할 경우 에러를 은폐(concealment) 처리하고, 에러 가 누적됨으로 인하여 디코더의 출력이 한쪽방향으로 포화되는 것을 방지하는데 적당하도록한 CD-I ADPCM 디코더의 에러 처리 회로에 관한 것이다.The present invention relates to error processing of a CD-I ADPCM decoder. In particular, when an error occurs irregularly in data, the error is concealed, and an error is accumulated to prevent the output of the decoder from being saturated in one direction. It relates to an error processing circuit of a CD-I ADPCM decoder suitably.

제1도는 일반적인 CD-I ADPCM 디코더의 블록도로서 이에 도시한 바와 같이 가산기(1A,1B), 1샘플지연기(2A,2B) 및 필터(3A,3B)로 구성된 것으로 이와 같이 구성된 디코더의 작용을 제2도를 참조하여 설명하면 다음과 같다.FIG. 1 is a block diagram of a typical CD-I ADPCM decoder, which is comprised of adders 1A and 1B, one sample delayers 2A and 2B, and filters 3A and 3B as shown therein. Referring to Figure 2 as follows.

가산기(1A)를 통해 출력되는 입력 데이타{X(n)}는 1샘플 지연기(2A),(2B)를 통하게 되는데, 상기 지연기(2A)를 통해 1샘플 지연된 데이타와 지연기(2B)를 통해 2샘플 지연된 데이타는 필터(3A),(3B)를 각기 통해 제2도에서와 같이 입력신호의 상태에 따라 4가지 종류의 필터 계수가 선택된후, 이들이 가산기(1B)에서 서로 가산된다.The input data {X (n)} outputted through the adder 1A is passed through one sample delayers 2A and 2B, which are delayed by one sample and delayed by the delayer 2A. The data delayed by two samples through is selected through four types of filter coefficients according to the state of the input signal as shown in FIG. 2 through the filters 3A and 3B, respectively, and these are added to each other in the adder 1B.

그리고 상기 가산기(1B)의 출력신호가 다시 가산기(1A)에 공급되어 현재 입력되는 데이타{X(n)}에 가산되고, 이 값이 출력 데이타{Y(n)}로 다음단의 D/A 변환기에 공급된다.The output signal of the adder 1B is supplied to the adder 1A again and added to the currently input data {X (n)}, and this value is output data {Y (n)}, which is the next D / A. Supplied to the transducer.

그러나 이와 같은 종래의 디코더에 있어서는 입력 데이타에 에러 가 발생될 경우 귀에 거슬리는 소리가 제거되지 않은채 그대로 출력되고, 더욱이 에러 로 인하여 출력신호가 포화되어 출력에 더 크게 찌그러진 신호가 출력되는 문제점이 있었다.However, in the conventional decoder, when an error occurs in the input data, the unobtrusive sound is output as it is, and furthermore, the output signal is saturated due to the error, and a signal that is greatly distorted at the output is output.

본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 선택된 필터에 따라 에러 처리를 다르게 하고 포화를 방지할 수 있게 창안한 것으로 이를 첨부한 도면에 의하여 상세히 설명한다.The present invention has been made in order to solve the conventional problems, and to prevent the saturation of the error processing according to the selected filter will be described in detail with reference to the accompanying drawings.

제3도는 본 발명의 에러 처리수단이 적용된 CD-I ADPCM 디코더의 블록도로서 이에 도시한 바와 같이, CD-롬으로부터 데이타(D), 에러 플래그 (EF) 및 필터 계수(FN)를 공급받아 ADPCM 인코딩 과정에서 선댁된 필터번호(FN)에 따라 에러 위치의 보간을 다르게 처리해주는 에러 처리부(10)와, 상기 에러처리부(10)의 출력 데이타에 보정 데이타를 가산하여 출력하는 가산기(20A)와, 상기 가산기(20A)의 출력데이타를 공급받아 소정시간 동안의 평균값을 산출한후, 이를 부궤환시켜 출력신호의 포화를 방지하는 포화방지부(30)와, 지연기(40A)를 통해 1샘플 지연된 상기 포화 방지부(30)의 출력신호에 대하여 필터 계수(K0)로 필터링을 수행하는 필터(50A)와, 지연기(40A),(40B)를 연속적으로 통해 2샘플 지연된 상기 포화방지부(30)의 출력신호에 대하여 필터 계수(K1)로 필터링을 수행하는 필터(50B)와, 상기 필터(50A),(50B)의 출력신호를 가산하여 상기 가산기(20A)의 일측 입력신호로 공급하는 가산기(20B)로 구성한 것으로 이와 같이 구성한 본 발명을 첨부한 제4도 내지 제6도를 참조하여 상세히 설명하면 다음과 같다.3 is a block diagram of a CD-I ADPCM decoder to which the error processing means of the present invention is applied, and as shown therein, ADPCM receives data (D), an error flag (EF), and a filter coefficient (FN) from a CD-ROM. An error processor 10 for differently interpolating error positions according to the filter number FN selected in the encoding process, an adder 20A for adding correction data to the output data of the error processor 10, and outputting the correction data; After receiving the output data of the adder 20A and calculating an average value for a predetermined time, the sample is delayed by one sample through a saturation preventing unit 30 and a delay unit 40A to negatively feedback the output signal. The saturation prevention unit delayed by two samples through a filter 50A for performing filtering on the output signal of the saturation prevention unit 30 by a filter coefficient K 0 , and delayers 40A and 40B. Filter by the filter coefficient (K 1 ) The filter 50B to be performed and the adder 20B which adds the output signal of the said filter 50A, 50B, and supplies it as the input signal of the one side of the adder 20A, are attached to this invention. A detailed description with reference to FIGS. 4 to 6 is as follows.

CD-I에 사용되는 ADPCM은 일반적인 ADPCM과 다른면을 가지게 되는데, 즉, 값싼 디코더를 구현하기 위해서 여러가지의 파라미터를 제한하고 있는 것이다. 그중에서 하나가 예측기에 사용되는 필터의 파라미터를 제한하여 4개로 한정지은 것이다. 제1도에 보인 것이 예측기에 사용된 예측필터이고, 제2도에 보인 것이 필터값인데, 입력신호에 따라 각각 다른 필터번호(FN)가 선택되어 인코딩된다.The ADPCM used for CD-I has a different aspect from the general ADPCM, that is, to limit various parameters to implement a cheap decoder. One of them limits the parameters of the filter used in the predictor to four. Shown in FIG. 1 is a predictive filter used in the predictor, and shown in FIG. 2 is a filter value. Different filter numbers FN are selected and encoded according to input signals.

제4도를 참조하여 에러 처리부(10)의 작용을 설명하면, CD-롬으로부터 데이타(D), 에러 플래그(EF) 및 필터 번호(FN)가 에러 처리부(10)에 공급되면, 에러가 발생된 데이타에 의해 불필요하게 발생되는 잡음을 줄이기 의하여 ADPCM 인코딩에서 선택된 필터 계수(K0,K1)에 따라 에러 위치의 보간을 다르게 처리해주게 되는데, 그 처리과정을 제4도에 도시하였다.Referring to FIG. 4, the operation of the error processing unit 10 will be described. When data D, an error flag EF and a filter number FN are supplied from the CD-ROM to the error processing unit 10, an error occurs. By reducing the noise caused by the data unnecessarily, the interpolation of the error position is handled differently according to the filter coefficients K 0 and K 1 selected in the ADPCM encoding, which is illustrated in FIG.

선택된 필터 번호(FN)가 0인 경우 이때는 차(DIFFERENCE)신호가 아닌 PCM 데이타가 그대로 인코딩된 경우이므로 즉, 제1도에서와 같이 입력신호가 그대로 인코딩되는 경우로서 청각특성상 신호의 갑작스런 변화는 좋지않게 받아들여지므로 제9도에서와 같이 이전의 데이타를 기억했다가 그 값을 출력한다.If the selected filter number FN is 0, since the PCM data is encoded as it is, not the DIFFERENCE signal, that is, the input signal is encoded as it is in FIG. Since it is not accepted, the previous data is stored and the value is output as shown in FIG.

그러나, 필터 번호(FN)가 0이 아닌 경우 데이타는 예측기 필터를 통해 압축되어 있는 것으로, 기울기 혹은 기울기의 변화량을 나타낸다. 이러한 데이타에 에러가 발생한 경우에는 이전의 곡선이 변화하는 추세 그대로의 변화를 값으로 보정해주면 원래 신호와의 차이가 적게됨을 알수 있다. 예측기의 입력을 "0"으로 한다는 의미가 바로 이것이 되는 것이다.However, if the filter number FN is not 0, the data is compressed through the predictor filter, indicating the slope or the amount of change in the slope. If an error occurs in such data, it can be seen that the difference between the original signal and the original signal is reduced by correcting the change as the trend of the previous curve. This means that the input of the predictor is "0".

필터 번호(FN)가 1인 경우 에러가 발생된 데이타는 리던던시(REDENDENCE)가 많이 제거된 형태이므로 에러가 발생된 데이타 값을 0으로 해주든지 디코딩된 이전의 소정갯수 샘플로 대치시키며, 상기 필터 번호(FN)가 2 또는 3인 경우는 이미 데이타(D)에서 리던던시가 많이 제거된 형태이므로 에러가 발생된 데이타의 값을 0으로 대치시켜 출력한다.If the filter number (FN) is 1, the error-prone data is a form of elimination of redundancy, so the error-prone data value is set to 0 or replaced with a predetermined number of decoded samples. If (FN) is 2 or 3, since redundancy is already removed from the data D, the value of the data where an error has occurred is replaced with 0 and output.

한편, 제5도를 참조하여 포화 방지부(30)의 작용을 설명하면, 에러가난 데이타는 에러 처리부(10)에서 잡음처리가 되었더라도 에러가 누적되거나 큰 에러에 의해서 오디오 출력의 포화가 발생되는데, 이 출력의 포화를 없애기 위하여 오디오신호는 장시간의 평균값이 0이 된다는 사실에 근거하여 장시간 출력신호의 평균값을 부궤환시켜주면 에러로 인한 포화를 막을 수 있게 된다Meanwhile, referring to FIG. 5, the operation of the saturation prevention unit 30 will be described. Even though the poor data contains noise processing in the error processing unit 10, the error is accumulated or a saturation of the audio output occurs due to a large error. In order to eliminate the saturation of this output, the audio signal has a long average value of zero, and if the negative value of the long output signal is negative feedback, the saturation caused by an error can be prevented.

상기 장시간 평균값을 산정하기 위하여 샘플링 갯수를 산출하게 되는데, 여기서 취급되는 오디오신호가 저역에서 손상받지 않으려면 저역의 주파수를 FL이라 할때,1/FL시간 이상의 샘플을 취해야 한다.In order to calculate the average value for the long time, the number of sampling is calculated. In order that the audio signal to be handled is not damaged in the low range, a sample of 1 / F L time or more must be taken when the low frequency is F L.

예로써, FL=100ZH이라하면 10MS이상 즉, 37.8KHZ의 샘플링 주파수에서는 약 400샘플 이상을 취하여 메모리에 저장시켰다가 이의 평균을 취하여 피드백시키게 되며, 제5도는 이 회로의 설계예를 보인 것이다.For example, if F L = 100ZH, at a sampling frequency of 10MS or more, that is, at 37.8KHZ, more than 400 samples are taken and stored in the memory, and averaged and fed back. FIG. 5 shows a design example of this circuit.

제6도는 1개의 메모리를 사용하여 상기 포화 방지부(30)를 구현한 것을 보인것으로 여기서 선택 스위치는 N/2샘플마다 2-1이 선택되어 곱해지도록 스위칭된다.The sixth turning chosen here to be seen that the implementation of the saturation prevention element (30) by using one memory switches are switched so that the multiplied 2-1 is selected every N / 2 samples.

제7도는 제3도에서 포화 방지부의 다른 실시예시도이고, 제8도는 제7도의 감쇄특성도를 보인 것으로 이는 하나의 메모리만을 사용하여 정확한 평균값은 아니지만 대체적인 평균값을 취할 수 있게 한 것이며, 여기서는 0-1사이의 값을 갖고, 필터(30A)의 응답은이고,이며, 이를 나타낸 것이 제8도이다.FIG. 7 is another exemplary embodiment of the saturation prevention part in FIG. 3, and FIG. 8 shows the damping characteristic of FIG. 7, which allows using a single memory to take an alternative average value, although not an accurate average value. Has a value between 0-1, and the response of the filter 30A is ego, This is shown in FIG.

이상에서 상세히 설명한 바와 같이 본 발명은 CD-I ADPCM 디코더에서 불규칙적인 에러가 발생될 경우 선택된 필터 계수에 따라 에러 처리를 다르게 하고, 출력의 평균값을 부궤환시키거나 하나의 레지스터를 이용하여 평균값을 구현함으로써 잡음을 감소시키고, 출력이 일측으로 포화되는 것을 방지할 수 있는 이점이 있다.As described in detail above, when an irregular error occurs in the CD-I ADPCM decoder, the error processing is changed according to the selected filter coefficient, and the mean value of the output is negatively feedback or the average value is implemented by using one register. This reduces the noise and has the advantage of preventing the output from saturating to one side.

Claims (5)

CD-롬으로부터 데이다(D), 에러 플래그(EF) 및 필터 계수(FN)를 공급받아 ADPCM 인코딩 과정에서 선택될 필터 번호(FN)에 따라 에러 위치의 보간을 다르게 처리해주는 에러 처리부(10)와, 상기 에러처리부(10)의 출력 데이타에 보정 데이타를 가산하여 출력하는 가산기(20A)와, 상기 가산기(20A)의 출력데이타를 공급받아 소정시간 동안의 평균값을 산출한후, 이를 부궤환시켜 출력신호의 포화를 방지하는 포화방지부(30)와, 지연기(40A)를 통해 1샘플 지연된 상기 포화 방지부(30)의 출력신호에 대하여 필터 계수(K0)로 필터링을 수행하는 필터(50A)와, 지연기(40A),(40B)를 연속적으로 통해 2샘플 지연된 상기 포화방지부(30)의 출력신호에 대하여 필터계수(K1)로 필터링을 수행하는 필터(50B)와, 상기 필터(50A),(50B)의 출력신호를 가산하여 상기 가산기(20A)의 일측 입력신호로 공급하는 가산기(20B)로 구성한 것을 특징으로 하는 디코더의 에러 처리 회로.The error processor 10 receives the dada (D), the error flag (EF), and the filter coefficient (FN) from the CD-ROM and handles the interpolation of error positions differently according to the filter number (FN) to be selected in the ADPCM encoding process. After receiving the adder 20A for adding the correction data to the output data of the error processing unit 10 and outputting the output data of the adder 20A, calculating an average value for a predetermined time period, the feedback unit is negatively fed. A filter for filtering the output signal of the saturation prevention unit 30 to prevent the saturation of the output signal and the output signal of the saturation prevention unit 30 delayed by one sample through the delay unit 40A by a filter coefficient K 0 . A filter 50B for performing filtering with a filter coefficient K 1 on the output signal of the saturation prevention unit 30 delayed by two samples through 50A) and delayers 40A and 40B, and The output signals of the filters 50A and 50B are added to one input signal of the adder 20A. An error processing circuit of a decoder comprising: an adder 20B to be supplied. 제1항에 있어서, 선택된 필터번호(FN)가 0인 경우 소정시간동안의 이전 데이타를 기억했다가 그 값을 출력하고, 필터번호(FN)가 1인 경우 에러가 발생된 데이타 값을 0으로 해주든지 디코딩된 이전의 소정 갯수 샘플로 대치시키며, 상기 필터번호(FN)가 2 또는 3인 경우 에러가 발생된 데이타의 값을 0으로 대치시켜 출력하게 에러 처러부(10)를 구성한 것을 특징으로 하는 디코더의 에러 처리회로.2. The method of claim 1, wherein when the selected filter number (FN) is 0, the previous data for a predetermined time is stored and the value is output. If the filter number (FN) is 2 or 3, the error handling unit 10 is configured to replace the value of the data where the error occurs with 0 and output the same. Error processing circuit of the decoder. 제1항에 있어서, 소정시간동안의 평균값을 산정하기 위해 샘플링 갯수를 산출할때 1/FL시간 이상의 샘플을 취한후, 이를 입력 데이타(Din)와 더하여 보정 데이타로 출력하게 포화 방지부(30)를 구성된 것을 특징으로 하는 디코더의 에러 처리회로.The saturation prevention unit (100) according to claim 1, further comprising taking a sample of 1 / F L time or more when calculating the number of sampling to calculate an average value for a predetermined time period, and outputting the sample data as correction data by adding it with input data (D in ). 30). The error processing circuit of the decoder characterized by the above-mentioned. 제1항에 있어서, 입력 데이타(Din)에 대하여 N/2샘플마다 2-l이 선택되어 보정 데이타로 공급되게 포화 방지부(30)를 구성한 것을 특징으로 하는 디코더의 에러 처리회로.2. The error processing circuit of claim 1, wherein the saturation prevention section (30) is configured so that 2 -l is selected for every N / 2 samples for the input data (D in ) and supplied as correction data. 제1항에 있어서, 입력 데이타(Din)를 응답특성이인 필터(30A)를 통하고, 여기에 상수(A)를 곱하여 보전 데이타로 공급되게 포화 방지부(30)를 구성한 것을 특징으로 하는 디코더의 에러 처리회로.The method of claim 1, wherein the response characteristic of the input data D in is An error processing circuit of a decoder comprising a saturation prevention section (30) configured to pass through an in-filter (30A) and multiply it by a constant (A) to be supplied as maintenance data.
KR1019910025253A 1991-12-30 1991-12-30 Error processing method and circuit of decoder KR940006820B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910025253A KR940006820B1 (en) 1991-12-30 1991-12-30 Error processing method and circuit of decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910025253A KR940006820B1 (en) 1991-12-30 1991-12-30 Error processing method and circuit of decoder

Publications (2)

Publication Number Publication Date
KR930014013A KR930014013A (en) 1993-07-22
KR940006820B1 true KR940006820B1 (en) 1994-07-28

Family

ID=19326773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910025253A KR940006820B1 (en) 1991-12-30 1991-12-30 Error processing method and circuit of decoder

Country Status (1)

Country Link
KR (1) KR940006820B1 (en)

Also Published As

Publication number Publication date
KR930014013A (en) 1993-07-22

Similar Documents

Publication Publication Date Title
CA1293693C (en) Noise canceling apparatus
US5123050A (en) Sound field control system
US4920507A (en) Recursive digital filter with less no-signal noise
JPH08508374A (en) Decimation filter
EP0887797B1 (en) Method, equipment and recording device for suppressing pulsed interference in analogue audio and/or video signals
US4750146A (en) Method and apparatus for compensating for the truncation error in a filtered signal by adding the error to the positive part of the signal and subtracting the error from the negative part of the signal
KR940006820B1 (en) Error processing method and circuit of decoder
US5627746A (en) Low cost controller
JP3109389B2 (en) Adaptive filter system
US5257292A (en) Circuit arrangement for influencing the frequency response of a digital audio signal
US5974156A (en) Circuit arrangement for influencing the frequency response of a digital audio signal
EP0336684A2 (en) Noise reduction in the playback of recorded sound
US20060156159A1 (en) Audio data interpolation apparatus
JPH0346813A (en) Digital filter circuit
WO2008110867A2 (en) Method and device for reducing ringing in a filter output signal
KR19990001296A (en) Adaptive Noise Canceling Device and Method
JP2008099182A (en) Digital filter apparatus
JP3199889B2 (en) Adaptive processing control method
US5097197A (en) Signal level attenuating device
KR0152343B1 (en) Arithmatic correction circuit of digital transform coder
CN117917007A (en) Signal processing system, signal processing method, and signal processing program
CN117941258A (en) Signal processing system, signal processing method, and signal processing program
WO1994001810A9 (en) Low cost controller
JPS63287118A (en) Echo canceller
JPH01233826A (en) Adaptive filter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030707

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee