KR940006752B1 - Voice delete circuit of stereo system - Google Patents

Voice delete circuit of stereo system Download PDF

Info

Publication number
KR940006752B1
KR940006752B1 KR1019910018322A KR910018322A KR940006752B1 KR 940006752 B1 KR940006752 B1 KR 940006752B1 KR 1019910018322 A KR1019910018322 A KR 1019910018322A KR 910018322 A KR910018322 A KR 910018322A KR 940006752 B1 KR940006752 B1 KR 940006752B1
Authority
KR
South Korea
Prior art keywords
signal
output
stereo
channel signal
channel
Prior art date
Application number
KR1019910018322A
Other languages
Korean (ko)
Other versions
KR930009459A (en
Inventor
강병석
정상철
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019910018322A priority Critical patent/KR940006752B1/en
Publication of KR930009459A publication Critical patent/KR930009459A/en
Application granted granted Critical
Publication of KR940006752B1 publication Critical patent/KR940006752B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S1/00—Two-channel systems

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Stereophonic System (AREA)
  • Amplifiers (AREA)
  • Stereo-Broadcasting Methods (AREA)

Abstract

The voice eliminating circuit includes a stereophonic decoder for checking whether an input sound signal is stereophony or mono and generating a signal corresponding to a left channel and a right channel, a voice eliminator for eliminating a voice signal having the same phase in the signal of the left channel and the signal of the right channel generated from the stereophonic decoder, and an output unit for amplifying an output of the voice eliminator to a magnitude which is audible by a human being, thereby generating only pure sound.

Description

스테레오 시스템의 음성제거회로Speech Rejection Circuit of Stereo System

제1도는 본 발명에 따른 스테레오의 음성제거회로의 실시예를 나타내는 회로도.1 is a circuit diagram showing an embodiment of a stereo speech canceling circuit according to the present invention;

제2도는 제1도에 도시된 이득제어부의 상세회로도.FIG. 2 is a detailed circuit diagram of the gain control unit shown in FIG.

제3도는 제1도에 도시된 샘플링부의 상세회로도.FIG. 3 is a detailed circuit diagram of the sampling unit shown in FIG.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

10,11 : 반전기 12,13 : 가산기10,11: Inverter 12,13: Adder

20 : 신호비교처리부 21,22 : AC/DC 변환기20: signal comparison processing unit 21, 22: AC / DC converter

23 : 비교기 24 : 마이콤23: comparator 24: micom

25 : 제어부 31,32 : 연산증폭기25 control unit 31,32 operational amplifier

100 : 스테레오데코더 200 : 이득제어부100: stereo decoder 200: gain control unit

300 : 샘플링부 400 : 동상신호검출기300: sampling unit 400: in-phase signal detector

500,501 : 증폭기 600,601 : 스피커500,501: Amplifier 600,601: Speaker

Q1,Q2 : 트랜지스터 R1, R2 : 저항Q1, Q2: transistors R1, R2: resistors

C1,C2 : 콘덴서C1, C2: Capacitor

본 발명은 스테레오 시스템에 있어서 음성신호 제거하기 위한 회로에 관한 것으로, 특히 각 채널에 실리는 음성신호는 같은 성분임을 이용하여 음성신호를 제거하기 위한 스테레오 시스템의 음성제거회로에 관한것이다.The present invention relates to a circuit for removing a speech signal in a stereo system, and more particularly, to a speech removing circuit of a stereo system for removing a speech signal by using the same component of the speech signal on each channel.

일반적으로 음향이라 함은 사람의 소리를 나타내는 음성과 기타 여러가지 소리를 통틀어 음향이라 하며, 음이 통과하는 전송로가 두개 이상으로 구성되어 전송로를 통과하는 신호의 가산기약 19kHz상에 파일럿신호(Pilot signal)가 존재하면 스테레오신호로 판별된다.In general, sound refers to sound, which refers to human voice and various other sounds, and consists of two or more transmission paths through which sound passes. signal), it is determined as a stereo signal.

통상의 신호처리에서 스테레오신호로 판별된 신호는 스피커를 통해 출력되기 전에 스테레오 데코더(Stereo Decoder)에서 각 채널에 적당한 신호가 출력되어 증폭기에서 증폭과정을 거쳐 스피커로 출력되는것이다.In the normal signal processing, a signal determined as a stereo signal is output to a speaker through an amplification process from an amplifier after an appropriate signal is output to each channel from a stereo decoder (Stereo Decoder) before being output through the speaker.

상기와 같은 스테레오신호를 갖는 음향시스템에서 각 채널에 실리는 음성신호는 같은 성분 즉 같은 위상을 갖는 것을 이용하여 통상의 신호처리에서 사용되는 스테레오데코더와 증폭기사이에 음성제거기능을 갖는 회로를 구비하므로서 음성이 제거된 신호만을 추출하여 다른 음향시스템으로 공급하여 응용할 수 있다.In the acoustic system having the stereo signal as described above, the audio signal carried on each channel has the same component, that is, the same phase, and has a circuit having a voice canceling function between the stereo decoder and the amplifier used in normal signal processing. Only the signal from which the voice is removed can be extracted and supplied to other sound systems.

따라서, 본 발명의 목적은 스테레오 시스템에서 음향에 포함된 음성신호를 제거하기 위한 스테레오 시스템의 음성제거회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a speech removing circuit of a stereo system for removing a speech signal included in sound in a stereo system.

상술한 목적을 달성하기 위하여 본 발명은 스테레오 시스템에 있어서, 입력되는 음향신호가 스테레오인지 모노인지를 판별하고 스테레오신호일때 좌측채널(Left; 이하 L채널이라고 함)과 우측채널(Right; 이하 R채널이라고 함)에 해당되는 신호를 출력하기 위한 스테레오데코더와, 상기 스테레오데코더에서 출력된 L채널의 신호와 R채널의 신호에서 같은 위상을 지닌 음성신호를 추출하여 제거하기 위한 음성제거부와, 상기음성제거부의 출력을 사람이 들을 수 있는 크기로 증폭시켜 출력하는 출력장치를 포함함을 특징으로 한다.In order to achieve the above object, the present invention provides a stereo system for determining whether an input sound signal is stereo or mono, and when a stereo signal is input, a left channel (Lft) and a right channel (Right) A stereo decoder for outputting a signal corresponding to the signal, a voice remover for extracting and removing a voice signal having the same phase from the L channel signal and the R channel signal output from the stereo decoder, and the voice It characterized in that it comprises an output device for amplifying and outputting the output of the removal unit to a human hearing.

이하 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the drawings will be described in detail.

제1도는 본 발명에 따른 스테레오 시스템의 음성제어회로의 실시예를 나타내는 회로도이다. 먼저 구성을 살펴보면, 공급되는 음향신호를 유입하기 위한 입력단자(5)는 스테레오데코더(100)의 입력단자와 접속하고,스테레오데코더(100)의 제 1출력단자는 이득제어부(200)의 제1입력단자와 제1가산기(12)의 제1입력단자와 각각 접속한다. 스테레오데코더(100)의 제2출력단자는 이득제어부(200)의 제2입력단자와 제2가산기(13)의 제1입력단자와 각각 접속하고, 이득제어부(200)의 제1출력단자는 샘플링부(300)의 제1입력단자와 접속하며, 이득제어부(200)의 제2출력단자는 샘플링부(300)의 제2입력단자와 접속한댜. 샘플링부(300)의 제1출력단자는 동상신호검출기(400)의 제1입력단자와 접속하고, 샘플링부(300)의 제2 출력단자는 동상신호검출기(400)의 제2 입력단자와 접속한다. 동상신호검출기(400)의 제2출력단자는 제2반전기(11)의 입력단자와 접속하고, 제2반전기(11)의 출력단자는 제2가산기(13)의 제2입력단자와 접속한다. 제1가산기(12)의 출력단자는 제2가산기(13)의 제2입력단자와 접속한다. 제1가산기(12)의 출력단자는 제1증폭기(500)의 입력단자와 접속하고, 제1증폭기(500)의 출력단자는 제1스피커(600)의 입력단자와 접속한다. 제2가산기 (13) 의 출력 단자는 제2증폭기 (50l) 의 입력 단자와 접 속하고, 제2증폭기 (501) 의 출력 단자는 제1스피커(601)의 입력단자와 접속한다. 그리고 제1,2스피커(600,601)의 또다른 입력단자는 각각 기저전원과 접속되어 있다,1 is a circuit diagram showing an embodiment of a voice control circuit of a stereo system according to the present invention. First, the configuration, the input terminal 5 for introducing the supplied sound signal is connected to the input terminal of the stereo decoder 100, the first output terminal of the stereo decoder 100, the first input of the gain control unit 200 A terminal and a first input terminal of the first adder 12 are respectively connected. The second output terminal of the stereo decoder 100 is connected to the second input terminal of the gain control unit 200 and the first input terminal of the second adder 13, respectively, and the first output terminal of the gain control unit 200 is a sampling unit ( 300 is connected to the first input terminal, and the second output terminal of the gain control unit 200 is connected to the second input terminal of the sampling unit 300. The first output terminal of the sampling unit 300 is connected to the first input terminal of the in-phase signal detector 400, and the second output terminal of the sampling unit 300 is connected to the second input terminal of the in-phase signal detector 400. The second output terminal of the in-phase signal detector 400 is connected to the input terminal of the second inverter 11, and the output terminal of the second inverter 11 is connected to the second input terminal of the second adder 13. The output terminal of the first adder 12 is connected to the second input terminal of the second adder 13. The output terminal of the first adder 12 is connected to the input terminal of the first amplifier 500, and the output terminal of the first amplifier 500 is connected to the input terminal of the first speaker 600. The output terminal of the second adder 13 is connected with the input terminal of the second amplifier 50l, and the output terminal of the second amplifier 501 is connected with the input terminal of the first speaker 601. The other input terminal of the first and second speakers 600 and 601 is connected to the base power source, respectively.

이하 작동과정을 설명하면, 입력단자(5)로 음향신호가 유입되어 스테레오데코더(100)으로 전송된다.In the following description, the sound signal is input to the input terminal 5 and transmitted to the stereo decoder 100.

스테레오데코더(100)에서는 인가된 신호에 파일럿신호의 유무를 판별하여, 파일럿신호가 없으면 모노신호로 규정하고, 파일럿신호가 있는 경우 스테레오신호로 판별하여 L채널의 신호와 R채널의 신호에 해당하는신호를 제1,2출력단자를 통해 출력한다.The stereo decoder 100 determines the presence or absence of a pilot signal in the applied signal, defines a mono signal if there is no pilot signal, and identifies a stereo signal if there is a pilot signal, corresponding to an L channel signal and an R channel signal. The signal is output through the first and second output terminals.

이득제어부(200)는 스테레오데코더(100)에서 출력된 L채널의 신호와 R채널의 신호를 제1,2입력단자로 유입하여, 두신호를 비교할 수 있도록 두신호의 이득을 제어하고, L채널의 신호와 R채널의 신호를 제1,2출력단자로 출력한다. 이하 이득제어부(200)의 상세한 설명은 제2도에서 한다.The gain controller 200 flows the L channel signal and the R channel signal output from the stereo decoder 100 into the first and second input terminals, and controls the gain of the two signals so that the two signals can be compared, and the L channel. The signal of R and the signal of the R channel are output to the first and second output terminals. Hereinafter, the gain control unit 200 will be described in detail with reference to FIG. 2.

샘플링부(300)는 이득제어부(200)의 이득제어된 L채널의 신호와 R채널의 신호를 제1,2입력단자로 유입하여 샘플링과정을 거친후 제1,2출력단자를 통해 출력한다.The sampling unit 300 flows the gain-controlled L-channel signal and the R-channel signal of the gain control unit 200 into the first and second input terminals, undergoes a sampling process, and outputs them through the first and second output terminals.

이하 샘플링부(300)의 상세,한 설명은 제3도에서 한다.Hereinafter, the detailed description of the sampling unit 300 will be described with reference to FIG. 3.

동상신호검출기(400)는 샘플링부(300)에서 샘플링된 L채널의 신호와 R채널의 신호를 제1,2입력단자로 유입하여 두신호를 비교하여 같은 위상을 지닌 음성신호만 추출하여 제1,2출력단자를 통해 출력한다.The in-phase signal detector 400 inputs the L channel signal and the R channel signal sampled by the sampling unit 300 to the first and second input terminals, compares the two signals, and extracts only the audio signal having the same phase. Output through 2 output terminal.

제1반전기(10)는 동상신호검출기(400)의 제1출력단자를 통해 출력된 음성신호의 위상을 반전시켜서 제1가산기(12)의 제2입력단자로 전송한다.The first inverter 10 inverts the phase of the audio signal output through the first output terminal of the in-phase signal detector 400 and transmits the inverted phase to the second input terminal of the first adder 12.

제2반전기(11)는 동상신호검출기(400)의 제2출력단자를 통해 출력된 음성신호의 위상을 반전시켜서 제2가산기(13)의 제2입력단자로 전송한다.The second inverter 11 inverts the phase of the audio signal output through the second output terminal of the in-phase signal detector 400 and transmits the inverted phase to the second input terminal of the second adder 13.

제1가산기(12)는 스테레오데코더(100)에서 출격된 L채널의 신호를 제1입력단자로 유입하고, 제1반전기(10)에서 출력된 위상의 반전된 음성신호를 제2입력단자로 유입하여 제1,2입력단자로 유입된 두신호를 가산한다.The first adder 12 injects the L channel signal from the stereo decoder 100 to the first input terminal, and converts the inverted audio signal of the phase output from the first inverter 10 to the second input terminal. The two signals introduced to the first and second input terminals are added.

제2가산기(13)는 스테레오데코더(100)에서 출력된 R채널의 신호를 제1입력단자로 유입하고, 제2반전기(11)에서 출력된 위상이 반전된 음성신호를 제2입력단자로 유입하며, 제1,2입력단자로 유입된 두신호를가산한다.The second adder 13 introduces the R channel signal output from the stereo decoder 100 into the first input terminal, and outputs the audio signal of which the phase reversed from the second inverter 11 is inverted to the second input terminal. Inflow, and adds two signals introduced into the first and second input terminals.

제1증폭기(500)는 제1가산기(12)의 출력신호 즉, 음성이 제거된 L채널의 신호를 사람이 들을 수 있는 크기의 신호로 증폭한다.The first amplifier 500 amplifies the output signal of the first adder 12, that is, the L channel signal from which the voice is removed, into a signal of a human hearing level.

제2증폭기(50l)는 제2가산기(13)의 출력신호 즉, 음성이 제거된 R채널의 신호를 사람이 들을 수 있는크기의 신호로 증폭한다.The second amplifier 50l amplifies the output signal of the second adder 13, that is, the signal of the R channel from which the voice is removed, into a signal of a human hearing level.

제1피커(600)는 제1증폭기(500)의 출력을 출력하고, 제2스피커(601)은 제2증폭기(501)의 출력을 출력한다.The first speaker 600 outputs the output of the first amplifier 500, and the second speaker 601 outputs the output of the second amplifier 501.

제2도는 제1도에 도시된 이득제어부(200)의 상세회로도이다. 먼저 구성을 살펴보면, 스테레오데코더(100)의 제1출력단자는 콘덴서(C1)의 일측과 제1AC/DC 변환기(21)의 입력단자와 각각 접속한다. 스테레오데코더(100)의 제2출력단자는 콘덴서(C2)의 일측과 제2AC/DC 변환기(22)의 입력단자와 각각 접속한다. 콘덴서(C1)의 다른 일측은 제어부(25)의 제1입력단자와 접속하고, 콘덴서(C2)의 다른 일측은 제어부(25)의 제2입력단자와 접속한다. 제1AC/DC 변환기(21)의 출력단자는 비교기(23)의 제1입력단자와 접속하고, 제2AC/DC 변환기(22)의 출력단자는 비교기(23)의 제2입력단자와 접속한다. 비교기(23)의 출력단자는 마이크로 컴퓨터(이하 마이콤이라고 함 ; 24)의 입력단자와 접속하고, 마이콤(24)의 제1출력단자는 제어부(25)의 제1제어단자와 접속하며, 마이콤(24)의 제2출력단자는 제어부(25)의 제2제어단자와 접속한다. 제어부(25)의 제1출력단자는 샘플링부(300)의 제1입력단자와 접속하고, 제어부(25)의 제2출력단자는 샘플링부(300)의 제2입력단자와 접속한다.FIG. 2 is a detailed circuit diagram of the gain control unit 200 shown in FIG. First, the configuration, the first output terminal of the stereo decoder 100 is connected to one side of the capacitor (C1) and the input terminal of the first AC / DC converter (21), respectively. The second output terminal of the stereo decoder 100 is connected to one side of the capacitor C2 and the input terminal of the second AC / DC converter 22, respectively. The other side of the capacitor C1 is connected to the first input terminal of the control unit 25, and the other side of the capacitor C2 is connected to the second input terminal of the control unit 25. The output terminal of the first AC / DC converter 21 is connected with the first input terminal of the comparator 23, and the output terminal of the second AC / DC converter 22 is connected with the second input terminal of the comparator 23. The output terminal of the comparator 23 is connected to an input terminal of a microcomputer (hereinafter referred to as a microcomputer) 24, and the first output terminal of the microcomputer 24 is connected to a first control terminal of the control unit 25, and the microcomputer 24 is connected to the input terminal of the microcomputer 24. The second output terminal of is connected to the second control terminal of the control unit 25. The first output terminal of the controller 25 is connected to the first input terminal of the sampling unit 300, and the second output terminal of the control unit 25 is connected to the second input terminal of the sampling unit 300.

이하 작동과정을 설명하면, 스테레오데코더(100)에서 출력된 L채널의 신호는 제1AC/DC 변환기(21)로 인가되어 교류신호를 직류값으로 변환되고, 스테레오데코더(100)에서 출력된 R채널의 신호는 제2AC/DC변환기(22)로 인가되어 직류값으로 변환된다.In the following description, the L channel signal output from the stereo decoder 100 is applied to the first AC / DC converter 21 to convert an AC signal into a DC value, and the R channel output from the stereo decoder 100. Is applied to the second AC / DC converter 22 and converted into a DC value.

비교기(23)는 제1AC/DC 변환기(21)와 제2AC/DC 변환기(22)의 출력을 비교하여 차성분을 발생한 후, 발생된 차성분의 신호를 마이콤(24)으로 인가되기 전에 디지탈신호로 변환한다.The comparator 23 compares the outputs of the first AC / DC converter 21 and the second AC / DC converter 22 to generate a difference component, and then, before applying the generated difference component signal to the microcomputer 24, the digital signal. Convert to

마이콤(24)은 비교기(23)에서 출력된 차성분의 신호를 가지고 L채널의 신호와 R채널의 신호의 이득을 제어할 수 있도록 펄스폭변조신호(Pullse Width Modulation; 이하 PWM 신호라고 함)를 제어부(25)로 인가한다.The microcomputer 24 has a pulse width modulation signal (hereinafter referred to as a PWM signal) to control the gain of the L channel signal and the R channel signal with the difference component signal output from the comparator 23. It applies to the control part 25.

제어부(25)는 제1입력단자로 유입한 L채널의 신호와 제2입력단자로 유입한 R채널의 신호를 마이콤(24)에서 인가한 PWM 신호에 의해 이득조절하여 출력한다.The controller 25 gain-adjusts and outputs the L channel signal introduced into the first input terminal and the R channel signal introduced into the second input terminal by the PWM signal applied by the microcomputer 24.

제3도는 제1도에 도시된 샘플링부(300)의 상세회로도이다. 먼저 접속관계를 살펴보면, 이득제어부(200)의 제1출력단자는 제1연산증폭기(31)의 비반전단자와 접속하고, 제1연산증폭기(31)의 반전단자는 제1연산증폭기(31)의 출력단자와 접속한다. 제1연산증폭기(31)의 출력단자는 트랜지스터(Q1)의 콜렉터단자와도 접속하고, 트랜지스터(Q1)의 베이스단자는 저항(121)의 일측과 접속한다. 트랜지스터(Q1)의 에미터단자는 동상신호검출기(400)의 제1입력단자와 접속한다. 이득제어부(200)의 제1출력단자는 제1연산증폭기(32)의 비반전단자와 접속하고, 제 2 연산증폭기(32)의 반전단자는 제2연산증폭기(32)의 출력단자와 접속한다. 제2연산증폭기(32)의 출력단자는 트랜지스터(Q2)의 콜렉터단자와도 접속하고, 트랜지스터(Q2)의 베이스단자는 저항(R2)의 일측과 접속한다. 트랜지스터(Q2)의 에미터단자는 동상신호검출기(400)의 제2입력단자와 접속하며, 저항(R1,R2)의 다른 일측은 외부에서 인가되는 주파수를 유입하기 위한 제2입력단자(15)와 접속한다.3 is a detailed circuit diagram of the sampling unit 300 shown in FIG. First, referring to the connection relationship, the first output terminal of the gain control unit 200 is connected to the non-inverting terminal of the first operational amplifier 31, the inverting terminal of the first operational amplifier 31 of the first operational amplifier 31 Connect to the output terminal. The output terminal of the first operational amplifier 31 is also connected to the collector terminal of the transistor Q1 and the base terminal of the transistor Q1 is connected to one side of the resistor 121. The emitter terminal of the transistor Q1 is connected to the first input terminal of the in phase signal detector 400. The first output terminal of the gain control unit 200 is connected to the non-inverting terminal of the first operational amplifier 32, and the inverting terminal of the second operational amplifier 32 is connected to the output terminal of the second operational amplifier 32. The output terminal of the second operational amplifier 32 is also connected to the collector terminal of the transistor Q2, and the base terminal of the transistor Q2 is connected to one side of the resistor R2. The emitter terminal of the transistor Q2 is connected to the second input terminal of the in-phase signal detector 400, and the other side of the resistors R1 and R2 is the second input terminal 15 for introducing a frequency applied from the outside. Connect with.

이하 작동과정을 설명하면, 이득제어부(200)에서 이득조절된 L채널의 신호는 제1연산증폭기(31)로 인가되어 트랜지스더(Q1)의 콜렉터단자로 인가된다. 제1입력단자(15)를 통해 유입된 신호에 의해 온/오프(ON/OFF) 작용을 하는 트랜지스터(Q1)는 온(ON)작용을 하는 동안에 콜렉터단자에 인가된 신호를 에미터단자를 통해 동상신호검출기(400)의 제1입력단자로 전송한다.In the following description, the L channel signal gain-adjusted by the gain control unit 200 is applied to the first operational amplifier 31 and applied to the collector terminal of the transistor Q1. Transistor Q1, which is ON / OFF by the signal introduced through the first input terminal 15, receives a signal applied to the collector terminal through the emitter terminal during ON. The signal is transmitted to the first input terminal of the in-phase signal detector 400.

이득제어부(200)에서 이득조절된 R채널의 신호는 제2연산폭기(32)로 인가되어 트랜지스터(Q2)의 콜렉터단자로 인가된다. 제2입력단자(15)를 통해 유입된 신호에 의해 온/오프(ON/OFF) 작용을 하는 트랜지스터(Q2)은 온(ON)작용을 하는 동안에 콜렉터단자에 인가된 신호를 에미터단자를 통해 동상신호검출기(400)의 제2입력단자로 전송한다. 즉, 동상신호검출기(400)로 인가되는 신호는 원래의 L채널과, R채널의 신호를 가지면서 75KHz만큼 단속된 신호가 출력된다.The signal of the R channel gain-adjusted by the gain control unit 200 is applied to the second operational amplifier 32 and applied to the collector terminal of the transistor Q2. Transistor Q2 acting on / off by the signal input through the second input terminal 15 receives the signal applied to the collector terminal through the emitter terminal during the ON operation. It is transmitted to the second input terminal of the in-phase signal detector 400. That is, the signal applied to the in-phase signal detector 400 outputs a signal interrupted by 75 KHz while having an original L channel and an R channel signal.

여기서 L채널의 신호와 R채널의 신호를 샘플링하기 위하여 제2입력단자(15)를 통해 유입되는 펄스반복주파수(Pulse Repetition Frequency: RPF)는 75KHz로 통상의 샘플링주파수(약 15KHz)보다 5배로 하여 더욱 정밀한 샘플링을 하게 했다.Here, the pulse repetition frequency (RPF) flowing through the second input terminal 15 to sample the L channel signal and the R channel signal is 75 KHz, which is 5 times higher than the normal sampling frequency (about 15 KHz). It allows for more precise sampling.

상술한 바와 같이, 본 발명에 따른 스테레오 시스템의 음성제거회로는 사람의 음성은 각 채널에 같은 성분으로 실리는 것을 이용하여 음성을 제거하여 순수한 음향만을 출력하여 다른 음향시스템에 이용할 수 있는 이점이 있다.As described above, the voice removing circuit of the stereo system according to the present invention has the advantage that the voice of a person can be used in another sound system by outputting pure sound only by removing the voice using the same component on each channel. .

Claims (7)

스테레오 시스템에 있어서, 입력되는 음향신호가 스테레오인지 모노인지를 판멸하고 스테레오 신호일때L채널과R채널에 해당하는 신호를 출력하기 위한 스테레오데코더와, 상기 스테레오데코더에서 출력된 L채널의 신호와 R채널의 신호에서 같은 위상을 지닌 음성신호를 추출하여 제거하기 위한 음성제거부와, 상기 음성제거부의 출력을 사람이 들을 수 있는 크기로 증폭시켜 출력하는 출력장치를 포함함을 특징으로 하는 스테레오 시스템의 음성제거회로.In a stereo system, a stereo decoder for determining whether an input sound signal is stereo or mono and outputting signals corresponding to L channels and R channels when the stereo signal is a stereo signal, the L channel signal and the R channel output from the stereo decoder And a voice removing unit for extracting and removing a voice signal having the same phase from the signal of the signal, and an output device for amplifying and outputting the output of the voice removing unit to a human hearing level. Voice rejection circuit. 제1항에 있어서, 상기 음성제거부는 상기 스테레오 데코더에서 출력된 L채널의 신호와 R채널의 신호중 같은 위상을 지닌 신호를 검출하기 위한 동상신호검출기와, 상기 스테레오데코더에서 출력된 L채널의 신호와 상기 동상신호검출기에서 출력된 신호를 감산하기 위한 제1감산기와, 상기 스테레오데코더에서 출력된 R채널의 신호와 상기 동상신호검출기에서 출력된 신호를 감산시키기 위한 제2감산기를 포함함을 특징으로 하는 스테레오 시스템의 음성제거회로.The audio canceling unit of claim 1, wherein the speech canceling unit comprises: an in-phase signal detector for detecting a signal having the same phase among the L-channel signal and the R-channel signal output from the stereo decoder, and an L-channel signal output from the stereo decoder. And a first subtractor for subtracting the signal output from the in-phase signal detector, and a second subtractor for subtracting the signal of the R channel output from the stereo decoder and the signal output from the in-phase signal detector. Voice cancellation circuit in stereo system. 제2항에 있어서, 상기 음성제거부는 상기 스테레오데코더에서 출력된 L채널의 신호와 R채널의 신호의 이득을 조절하는 이득제어부를 더 포함함을 특징으로 하는 스테레오 시스템의 음성제거회로.The voice canceling circuit of claim 2, wherein the voice removing unit further comprises a gain control unit configured to adjust gains of the L channel signal and the R channel signal output from the stereo decoder. 제3항에 있어서. 상기 이득제어부는 상기 스테레오 데코더에서 출력된 L채널의 신호와 R채널의 신호를 비교하여 두 신호의 차성분을 검출하고 검출된 값에 따라 이득제어값을 출력하는 신호비교처리부와, 상기 스테레오데코더에서 출력된 L채널의 신호와 R채널의 신호를 상기 신호비교처리부에서 출력된 이득제어값에 따라 조절하는 제어부를 포함함을 특징으로 하는 스테레오 시스템의 음성제거회로.The method of claim 3. The gain control unit compares an L channel signal output from the stereo decoder with an R channel signal to detect a difference component between the two signals and outputs a gain control value according to the detected value, and in the stereo decoder. And a control unit for adjusting the output L-channel signal and the R-channel signal according to the gain control value output from the signal comparison processing unit. 제4항에 있어서, 상기 신호비교처리부는 상기 스테레오데코더에서 출력된 L채널의 신호를 직류값으로 변환하는 제1AC/DC 변환기와, 상기 스테레오데코더에서 출력된 R채널의 신호를 직류값으로 변환하는 제1AC/DC 변환기와, 상기 제1,2AC/DC 변환기의 출력을 비교하여 차성분을 검출하는 비교기와, 상기 비교기의 출력에 띠라 상기 스테레오데코더에서 출력된 L채널의 신호와 R채널의 신호의 이득을 제어할 수 있도록 펄스폭변조신호들을 인가하는 PWM 발생수만을 포함함을 특징으로 하는 스테레오 시스템의 음성제거회로.The apparatus of claim 4, wherein the signal comparison processor converts the L channel signal output from the stereo decoder into a DC value, and the R channel signal output from the stereo decoder into a DC value. A comparator for detecting a difference component by comparing a first AC / DC converter with an output of the first and second A / C converters, an L channel signal and an R channel signal output from the stereo decoder according to the output of the comparator Voice cancellation circuit of a stereo system, characterized in that it comprises only the number of PWM generation to apply the pulse width modulated signals to control the gain of. 제3항에 있어서, 상기 음성제거부는 상기 이득제어부와 상기 동상신호검출기 사이에 접속되어 상기 이득제어부의 출력을 샘플링하는 샘플링부를 더 포함함을 특징으로 하는 스테레오 시스템의 음성제거회로.4. The speech removing circuit of claim 3, wherein the speech removing unit further comprises a sampling unit connected between the gain control unit and the in-phase signal detector to sample an output of the gain control unit. 제6항에 있어서, 상기 샘플링부는 인가되는 L채널의 신호와 R채널의 신호를 샘플링하기 위하여 펄스반복주파수를 통상의 샘플링 주파수의 5배로 하여 샘플링함을 특징으로 하는 스테레오 시스템의 음성제거회로.7. The speech rejection circuit of claim 6, wherein the sampling unit samples the pulse repetition frequency by five times the normal sampling frequency in order to sample the L channel signal and the R channel signal.
KR1019910018322A 1991-10-17 1991-10-17 Voice delete circuit of stereo system KR940006752B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910018322A KR940006752B1 (en) 1991-10-17 1991-10-17 Voice delete circuit of stereo system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910018322A KR940006752B1 (en) 1991-10-17 1991-10-17 Voice delete circuit of stereo system

Publications (2)

Publication Number Publication Date
KR930009459A KR930009459A (en) 1993-05-22
KR940006752B1 true KR940006752B1 (en) 1994-07-27

Family

ID=19321420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910018322A KR940006752B1 (en) 1991-10-17 1991-10-17 Voice delete circuit of stereo system

Country Status (1)

Country Link
KR (1) KR940006752B1 (en)

Also Published As

Publication number Publication date
KR930009459A (en) 1993-05-22

Similar Documents

Publication Publication Date Title
US4490585A (en) Hearing aid
KR940006752B1 (en) Voice delete circuit of stereo system
JP2979119B2 (en) Automatic dynamic range control circuit
GB2211685A (en) Differential volume adjusters
JP3284747B2 (en) Sound field control device
JP2562433B2 (en) Automatic sound field correction device
JPH09116362A (en) Automatic volume control equipment
JP2000023282A (en) Acoustic reproducer
JP2002095095A (en) Sound volume control device
JPH02143700A (en) Howling preventing device
KR940000956B1 (en) Voice signal removing circuit
JP3269832B2 (en) On-board audio equipment
JPH05297881A (en) Sound image localizing device
JPH0746069A (en) Sound reproduction device
KR960043970A (en) Howling noise prevention device and method
KR19990002202A (en) Automatic volume control
JPH10117115A (en) Dynamic low pass amplifier circuit
KR0132876B1 (en) Method and circuit of low audio signal emphasizing and surround signal simultaneous treating
KR960036849A (en) Stereo converter of audio signal
KR0139882Y1 (en) Noise eliminating circuit for camcorder
KR930007296Y1 (en) Channel ballance autocontrolling circuit
JP2509823Y2 (en) Telephone line control voice signal processor
KR940005332Y1 (en) Automatic mixing system for voice signal
JPS6180997A (en) Loudspeaker with sound volume adjuster
KR950002766Y1 (en) Echo noise preventing circuit of audio set

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970619

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee