KR940006744B1 - Synchronous clock distributing apparatus of full electronics exchange - Google Patents

Synchronous clock distributing apparatus of full electronics exchange Download PDF

Info

Publication number
KR940006744B1
KR940006744B1 KR1019910024067A KR910024067A KR940006744B1 KR 940006744 B1 KR940006744 B1 KR 940006744B1 KR 1019910024067 A KR1019910024067 A KR 1019910024067A KR 910024067 A KR910024067 A KR 910024067A KR 940006744 B1 KR940006744 B1 KR 940006744B1
Authority
KR
South Korea
Prior art keywords
clock
matching device
switch
data matching
network
Prior art date
Application number
KR1019910024067A
Other languages
Korean (ko)
Other versions
KR930015910A (en
Inventor
이창문
주범순
김옥희
박권철
김정식
Original Assignee
한국전기통신공사
이해욱
재단법인 한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기통신공사, 이해욱, 재단법인 한국전자통신연구소, 경상현 filed Critical 한국전기통신공사
Priority to KR1019910024067A priority Critical patent/KR940006744B1/en
Publication of KR930015910A publication Critical patent/KR930015910A/en
Application granted granted Critical
Publication of KR940006744B1 publication Critical patent/KR940006744B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q1/00Details of selecting apparatus or arrangements
    • H04Q1/18Electrical details
    • H04Q1/30Signalling arrangements; Manipulation of signalling currents

Abstract

The synchronizing clock distribution apparatus comprises a first electric line for distributing a space switch clock and an 8 KHz synchronizing signal to a space switch from a network synchronizing unit, a first optical fiber for distributing a sum signal of a system basic clock and the 8 KHz synchronizing signal to a central data matching unit from the network synchronizing unit, a second optical fiber line for distributing the system basic clock and the synchronizing signal to a local data matching unit from the central data matching unit, and a second electric line for distributing a time switch clock to a time switch from the local data matching unit, thereby improving the reliability of an electric switching system.

Description

전전자 교환기의 동기 클럭 분배 장치Synchronous Clock Distribution Device for Electronic Switching System

제1도는 종래의 전전자 교환기의 클럭 분배장치의 구성도.1 is a block diagram of a clock distribution apparatus of a conventional all-electronic exchange.

제2도는 전전자 교환기의 구성도.2 is a configuration diagram of an electronic exchanger.

제3도는 본 발명에 의한 동기 클럭 분배 장치의 구성도.3 is a configuration diagram of a synchronous clock distribution device according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

1,10 : 망동기장치 2,20 : 스페이스 스위치1,10: Synchronous device 2,20: Space switch

3,30 : 타임 스위치 4 : 중앙 데이타 정합장치3,30: time switch 4: central data matching device

5 : 로컬 데이타 정합장치 6,60 : 회선정합장치5: local data matching device 6,60: line matching device

7 : 서비스 유니트 11,21,51 : 전선7: service unit 11, 21, 51: electric wire

13,41 : 광섬유 선로 61 : 가입자 정합장치13,41: fiber optic line 61: subscriber matching device

62 : 디지틀 트렁크 정합장치 621 : 디지틀 선로62: digital trunk matching device 621: digital track

80 : 디지틀 집선장치 101 : 클럭선로80: digital concentrator 101: clock line

401 : 데이타선로401 data line

본 발명은 전전자 교환기에 있어서, 동기 상태의 클럭을 분배하는 동기 클럭 분배장치에 관한 것이다.The present invention relates to a synchronous clock distribution device for distributing a clock in a synchronous state in an all-electronic exchange.

제1도는 종래의 전전자 교환기의 클럭 분배장치의 구성도로, 10은 망동기장치, 20은 스페이스 스위치, 30은 타임 스위치, 60은 회전 정합장치, 80은 디지틀 집선장치, 101은 클럭선로, 401은 데이타 선로를 각각 나타낸다.1 is a configuration diagram of a clock distribution device of a conventional electronic switch, 10 is a network device, 20 is a space switch, 30 is a time switch, 60 is a rotation matching device, 80 is a digital concentrator, 101 is a clock line, 401 Represents a data line, respectively.

종래에는 제1도에 도시한 바와 같이 망동기장치(10)로부터 스페이스 스위치(20)와 타임 스위치(30), 디지틀 집선장치(80)에 각각의 전선(101)에 의해 고주파의 시스템 클럭 및 동기 신호를 전송하었다. 이 경우 타임 스위치(30)와 디지틀 집선장치(80) 사이의 송수신 데이타는 데이타 선로(401)를 통해 전달되고 클럭은 망동기장치(10)로 부터 클럭선로(101)를 통해 클럭을 수신하여 사용하였다. 이때 클럭 전기선호의 지연 특성의 차에 의한 수신단 사이에 위상 불일치등의 문제가 발생할 수 있으며 클럭의 주파수가 높아짐에 따라 잡음에 의해 왜곡되고, 전전자 교환기의 교환 용량이 커지게 되며 디지틀 집선장치(80)등이 증가하여 클럭의 전기선로의 길이가 길어지게 되고, 선로의 길이가 길어질수록 신호의 감쇄가 심하여져 수신기의 설계가 어려워지고 복잡하여 진다. 따라서 이경우 일정 이상의 거리가 되면 경제성 측면에서 주파수를 더이상 높일수없어진다.Conventionally, as shown in FIG. 1, a high frequency system clock and synchronization are performed by the wires 101 from the network synchronizer 10 to the space switch 20, the time switch 30, and the digital concentrator 80, respectively. The signal was sent. In this case, transmission and reception data between the time switch 30 and the digital concentrator 80 is transmitted through the data line 401, and the clock is used by receiving the clock from the network synchronizer 10 through the clock line 101. It was. At this time, there may be a problem such as phase mismatch between the receiving end due to the difference of delay characteristics of the clock electrical preference. As the frequency of the clock increases, it is distorted by noise, and the exchange capacity of the electronic switch increases. 80) increases, the longer the electric line of the clock, the longer the length of the line becomes more attenuated signal, making the design of the receiver difficult and complicated. Therefore, in this case, if the distance is over a certain distance, the frequency can no longer be increased.

따라서, 본 발명은 전전자 교환기에 있어서, 통신망 내에서 동기망의 입출력 기준 클럭에 동기된 동기클럭을 효을적으로 분배하여 스위칭을 수행하도록 하기 위한 동기 클럭 분배장치를 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a synchronous clock distribution device for performing switching by efficiently distributing a synchronous clock synchronized with an input and output reference clock of a synchronous network in an all-electronic exchange.

상기 목적을 달성하기 위해 본 발명은 망동기장치, 상기 망동기장치에 연결된 스페이스 스위치, 상기 스페이스 스위치에 연결된 중앙 데이타 정합장치, 상기 중앙 데이타 정합장치에 연결된 로컬 데이타 정합장치, 상기 로컬 데이타 정합장치에 연결된 타임 스위치, 및 상기 타임 스위치에 연결된 가입자 정합장치와 디지틀 트렁크 정합장치를 포함하여 구성되는 전전자 교환기의 동기 클럭 분배장치에 있어서, 상기 망동기장치에서 상기 스페이스 스위치로 스페이스 스위치 클럭과 8KHz 동기신호를 분배하는 제1전선, 상기 망동기장치에서 상기 중앙 데이타 정합장치로 시스템 기본 클럭과 8KHz 동기신호가 합성된 신호를 분배하는 제1광섬유 선로, 상기 중앙 데이타 정합장치에서 로컬 데이타 정합장치로 시스템 기본 클럭 및 동기신호를 분배하는 제2광섬유 선로, 및 상기 로컬 데이타 정합장치에서 타임 스위치로 타임 스위치 클럭을 분배하는제 2 전선을 더 포함하여 구성되는 것을 특징으로 한다.To achieve the above object, the present invention provides a network synchronizing device, a space switch connected to the network synchronizing device, a central data matching device connected to the space switch, a local data matching device connected to the central data matching device, and the local data matching device. A synchronous clock distribution device of an electronic switching system comprising a connected time switch and a subscriber matching device and a digital trunk matching device connected to the time switch, the synchronous clock distribution device comprising: a space switch clock and an 8 kHz synchronization signal from the network synchronizer to the space switch; A first fiber for distributing a first optical fiber line for distributing a signal obtained by synthesizing a system basic clock and an 8KHz synchronization signal from the network synchronizer to the central data matching device, and a system data from the central data matching device to a local data matching device; Second optical island for distributing clock and synchronization signal And a second wire for distributing the time switch clock from the local data matching device to the time switch in the local data matching device.

이하, 첨부한 도면을 참조하여 본 발명의 일실시에를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;

제2도는 전전자 교환기의 구성도로, 1은 망동기장치, 2는 스페이스 스위치, 3은 타임 스위치, 4는 정합장치 데이타 정합장치, 5는 로컬 데이타 정합장치, 6은 회전 정합장치, 7은 서비스 유니트를 각각 나타낸다.2 is a schematic diagram of an electronic switch, 1 is a network synchronizer, 2 is a space switch, 3 is a time switch, 4 is a matcher data matcher, 5 is a local data matcher, 6 is a rotation matcher, and 7 is a service. Represents each unit.

본 발명의 대상인 '타임 스위치(T)-스페이스 스위치(S)-타임 스위치(T) 스위치 네트워크'형태의 전전자 교환기의 구조를 보면 전전자 교환기는 제2도에 도시한 바와 같이 크게 나누어 스위치 네트워크, 회전정합장치(6), 서비스 유니트(7) 및 제어계로 구성되어 있다. 그 동작원리는 회선정합장치(6)에서 입력되는 데이타를 스위치 네트워크에서 교환하여 적절한 회선으로 접속시켜 데이타를 보내는 것이라고 할 수 있다. 이때, 서비스 유니트(7)에서는 원활한 교환 및 접속을 위한 신호처리 기능을 수행하며 이러한 모든 동작들은 제어계에 의해 제어된다.Referring to the structure of the electronic switchboard in the form of a 'time switch (T) -space switch (S) -time switch (T) switch network', which is the object of the present invention, the electronic switch is divided into a switch network as shown in FIG. , Rotation matching device 6, service unit 7 and control system. The operation principle may be that data input from the circuit matching device 6 is exchanged in a switch network, connected to an appropriate line, and data is sent. At this time, the service unit 7 performs a signal processing function for smooth exchange and connection, and all these operations are controlled by the control system.

상기 스위치 네트워크는 망동기창치(l), 스페이스 스위치(2), 타임 스위치(3) 및 스위치간 징합장치(4,5)로 구성되며 스위치간 정합장치는 다시 중앙 데이타 정합장치(4)와 로컬 데이타 정합장치(5)로 구성된다.상기 회선정합장치(6)는 가입자 정합장치와 중계선 정합장치로 구성되며 서비스 유니트(7)와 연결되어 있다. 제어계는 별도의 망을 형성하고 있다.The switch network consists of a network starter (l), a space switch (2), a time switch (3), and an inter-switch matching device (4, 5). The inter-switch matching device is again connected to the central data matching device (4). And a data matching device 5. The circuit matching device 6 is composed of a subscriber matching device and a relay line matching device, and is connected to the service unit 7. The control system forms a separate network.

제1도에 보여주고 있는 전전자 교환기가 망에서 슬립을 발생하지 않고 동기상태를 유지하며 동작하기 위하여는 본 발명에 의한 동기 클럭 분배장치를 사용해야 한다.In order for the all-electronic exchange shown in FIG. 1 to operate in a synchronous state without generating slip in a network, a synchronous clock distribution device according to the present invention should be used.

즉, 망동기창치(1)는 망에서 입력되는 동기기준 클럭에 동기된 클럭을 발생시켜 동기신호 및 동작 클럭을 스페이스 스위치(2) 및 중앙 데이타 정합장치(4)로 송신한다.That is, the network starter value 1 generates a clock synchronized with the synchronization reference clock input from the network, and transmits the synchronization signal and the operation clock to the space switch 2 and the central data matching device 4.

제3도는 본 발명에 의한 동기 클럭 분배장치의 구성도로, 1은 망동기장치, 2는 스페이스 스위치, 3은 타임 스위치, 4는 중앙 데이타 정합장치, 5는 로컬 데이타 정합장치, 7은 신호장치, 11,12는 전선, 13은 광섬유 선로, 41은 광섬유 선로, 51은 전선, 61은 가입자 정합장치, 62는 디지틀 트렁크 정합장치, 621은 디지틀 선로를 각각 나타낸다.3 is a block diagram of a synchronous clock distribution apparatus according to the present invention, 1 is a network synchronizer, 2 is a space switch, 3 is a time switch, 4 is a central data matching device, 5 is a local data matching device, 7 is a signaling device, 11 and 12 represent an electric wire, 13 an optical fiber line, 41 an optical fiber line, 51 an electric wire, 61 a subscriber matching device, 62 a digital trunk matching device, and 621 a digital line.

본 발명에 의한 동기 클럭 분배장치는 제3도에 도시한 바와 같이 망동기장치(1)에 전선(12)을 통해 스페이스 스위치(2)를 연결하고, 상기 스페이스 스위치(2)와 망동기장치(1)에 광섬유 선로(13)을 통해 중앙 데이타 정합장치(4)를 연결하고, 상기 중앙 데이타 정합장치(4)에 광섬유 선로(41)를 통해 로컬 데이타 정합장치(5)를 연결하고, 상기 로컬 데이타 정합장치(5)에 전선(51)을 통해 타임 스위치(3)를 연결하고, 상기 타임 스위치(3)에 서비스 유니트인 신호장치(7)와 가입자 정합장치(61)와 디지틀 트렁크 정합장치(62)를 연결하여 구성한다.In the synchronous clock distribution device according to the present invention, as shown in FIG. 3, the space switch 2 is connected to the network synchronizer device 1 via a wire 12, and the space switch 2 and the network synchronizer device ( 1) connect the central data matching device 4 to the central data matching device 4 through the optical fiber line 13, and connect the local data matching device 5 to the central data matching device 4 via the optical fiber line 41, The time switch 3 is connected to the data matching device 5 via a wire 51, and the signal device 7, the subscriber matching device 61, and the digital trunk matching device (the service unit) are connected to the time switch 3. 62) to connect.

상의국의 중계선 데이타가 디지틀 선로(621)로부터 전전자 교환기의 디지틀 트렁크 정합장치(62)로 입력되면 동기용 기준클럭을 추출하여 망동기장치(l)로 전선(11)을 통해 보내 망동기장치(1)에서 이 클럭을 입력으로 하는 위상 고정루프에 의해 입력에 위상고정된 클럭이 발생되며 이 클럭은 스위치 네트워크의 스위치 클럭 및 디지틀망으로 데이타 송출클럭으로 공급된다.When the relay line data of the host station is input from the digital line 621 to the digital trunk matching device 62 of the electronic switchboard, the synchronization reference clock is extracted and sent to the network device l through the wire 11 to the network synchronizer device. In (1), a phase-locked clock is generated by a phase-locked loop that takes this clock as an input, and this clock is supplied to the data transmission clock to the switch clock and digital network of the switch network.

상세히 설명하면 망동기장치(1)에서는 외부망에서 전송선(11)을 통해 입력되는 동기기준 클럭에 동기된 클럭을 발생시키며 이 클럭을 스페이스 스위치(2) 및 스위치간 정합장치(4,5)로 전송한다. 망동기장치(1)에서 스페이스 스위치(2)로 공급하는 클럭은 스페이스 스위치 클럭인 16.384MHz와 8KHz 동기신호이며 각각의 동전선 전송선(12)을 통해 분배된다. 상기 망동기장치(1)에서 스위치간 정합장치(4,5)로 공급되는 클럭은 시스템 기본 클럭인 65.536MHz의 고주파 클럭과 8Hz의 동기신호로 이들을 합성하여 하나의 합성클럭 형태로 하나의 전선(13)을 통하여 중앙 데이타 정합장치(4)로 분배하며 이때 전송매체로는 광섬유 선로를 사용한다. 스페이스 스위치(2)는 스위치간 정합장치인 중앙 데이타 정합장치(4)를 통해 광섬유 선로(41)로 65.536Mbps 속도의 데이타가 송신된다.In detail, the network synchronizer 1 generates a clock synchronized with a synchronization reference clock input through the transmission line 11 from an external network, and the clock is converted into a space switch 2 and an inter-switch matching device 4 and 5. send. The clock supplied from the network synchronizer 1 to the space switch 2 is a space switch clock of 16.384 MHz and an 8 KHz synchronous signal and is distributed through respective coin line transmission lines 12. The clock supplied from the network synchronizer device 1 to the inter-switch matching devices 4 and 5 is synthesized with a high frequency clock of 65.536 MHz, which is the system basic clock, and a synchronization signal of 8 Hz, thereby combining one wire in the form of one synthesized clock ( 13) is distributed to the central data matching device (4) using a fiber optic line as a transmission medium. The space switch 2 transmits data at a speed of 65.536 Mbps to the optical fiber line 41 through the central data matching device 4, which is an inter-switch matching device.

로컬 데이타 정합장치(5)에서는 상기 광섬유 선로(41)로부터 입력된 데이타열에서 65.536MHz 기본클럭 및 8KHz 동기신호를 재생하여 이 클럭에서 스위칭에 필요한 주파수를 발생시켜 전선(51)을 통해 타임 스위치(3)에 분배한다.The local data matching device 5 reproduces the 65.536 MHz basic clock and the 8 KHz synchronous signal from the data string input from the optical fiber line 41 to generate a frequency necessary for switching at this clock, thereby generating a time switch through the wire 51. 3) to distribute.

여기서 상기 타임 스위치(3)에 분배되는 타임 스위치 클럭은 8.192MHz 신호이다. 또한 로컬 데이타 정합장치(5)에서는 데이타열에서 추출한 클럭으로부터 발생시킨 동기신호를 타임 스위치(3)를 통해 회전정합장치인 가입자 정합장치(61)와 디지틀 트렁크 정합장치(62)에 분배하고, 서비스 유니트인 신호장치(7)로 분배한다.The time switch clock distributed to the time switch 3 is an 8.192 MHz signal. In addition, the local data matching device 5 distributes the synchronization signal generated from the clock extracted from the data stream to the subscriber matching device 61 and the digital trunk matching device 62, which are rotation matching devices, through the time switch 3, and services. It is distributed to the signal device (7) which is a unit.

상기 디지틀 트렁크 정합장치(62)는 T1 방식과 CEPT 방식이 있으며 T1 방식에서 필요한 1.544MHz의 송신클럭은 동기신호를 PLL의 입력으로 하여 발생시킨 클럭을 사용한다. CEPT 방식에서 필요한 2.048MHz는 타임 스위치(3)에서 분주하여 보내온 클럭을 그대로 전송클럭으로 사용한다.The digital trunk matching device 62 has a T1 method and a CEPT method. The 1.544 MHz transmission clock required by the T1 method uses a clock generated by inputting a synchronization signal as a PLL. 2.048MHz required by the CEPT method uses the clock divided by the time switch 3 as a transmission clock.

이처럼 망동기장치(1)로부터 출력되는 클럭이 스위치 네트워크 및 가입자회로와 중계선 장치까지 공급되므로써 전전자 교환기는 망동기클럭에 동기되어 동작된다.As such, the clock output from the network synchronizer 1 is supplied to the switch network, the subscriber circuit, and the relay line device so that the electronic switch is operated in synchronization with the network synchronizer clock.

본 발명의 한 실시예에서 망동기장치(1)의 입력 기준클럭(11)은 l.544MHz 혹은 2.048MHz 클럭으로 최대 3회선이 수용되고 그중에서 1회선을 망동기장치에 선택하여 사용한다.In one embodiment of the present invention, the input reference clock 11 of the network synchronizer 1 accepts a maximum of three lines with a clock of 1.4444 MHz or 2.048 MHz, and one of them is selected and used for the network synchronizer.

또한 망동기장치(1)에서 중앙 데이타 정합장치(4)로 보내는 65.536MHz 클럭과 8KHz 동기신호의 합성클럭을 광섬유 선로(13)에 의해 광신호로 보냄으로 전선을 통해 보내는 고주파 전기적 신호 전송시 발생하는 잡음, 왜곡, 신호 감쇄의 문제를 해결하고 거리에 따른 전선의 전기신호 지연특성에 의한 동기신호 불일치등을 개선하었다.In addition, when the high frequency electric signal is transmitted through the wire by the optical signal by the optical fiber line 13, the synthetic clock of the 65.536 MHz clock and the 8KHz synchronous signal sent from the network synchronizer 1 to the central data matching device 4 is transmitted. It solves the problems of noise, distortion, and signal attenuation, and improves the synchronization signal mismatch due to the electrical signal delay characteristics of wires over distance.

본 발명의 한 실시예에서 망동기장치(1)로부터 중앙 데이타 정합장치(4)에 클럭을 전송하는 광섬유 선로(13)는 총 16회선으로 이중화되어 있으며 전전자 교환기 용량에 따라 실장수량이 변하는 클럭수요를 만족하게 한다.In one embodiment of the present invention, the optical fiber line 13, which transmits the clock from the network synchronizer 1 to the central data matching device 4, is duplicated in a total of 16 lines, and the clock in which the number of packages varies depending on the capacity of the electronic exchanger. Satisfy the demand.

또한 망동기장치(1)에서 스페이스 스위치(2)에 분배하는 클럭을 전송하는 전송선(12)과 중앙 데이타 정합장치(4)에서 로컬 데이타 정합장치(5)로 분배하는 클럭을 전송하는 광섬유 선로(41)를 이중화하여, 클럭 분배선로의 고장에 대비하였다. 이는 데이타를 교환하는 전전자 교환기의 신뢰성을 증대시키기 위함이다.In addition, a transmission line 12 for transmitting a clock distributed from the network synchronizer 1 to the space switch 2 and an optical fiber line for transmitting a clock distributed from the central data matching device 4 to the local data matching device 5 ( 41) was duplicated to prepare for failure of the clock distribution line. This is to increase the reliability of the electronic exchanger that exchanges data.

상기와 같이 구성되어 동작하는 본 발명은 통신망내에서 타 교환기와 연결될때 입출력되는 데이타를 손실없이 스위칭하여 전송하고 자국 가입자의 호를 손실없이 스위치하므로써 전전자 교환기의 신뢰성을 향상시킬 수 있는 적용효과가 있다.The present invention configured and operated as described above has an application effect that can improve the reliability of all electronic switchboards by losslessly switching and transmitting data inputted and outputted when connected to other exchangers in a communication network and switching the subscriber's call without loss. have.

Claims (5)

망동기장치(1), 상기 망동기장치(1)에 연결된 스페이스 스위치(2), 상기 스페이스 스위치(2)에 연결된 중앙 데이타 정합장치(4), 상기 중앙 데이타 정합장치(4)에 연결된 로컬 데이타 정합장치(5), 상기 로컬데이타 정합장치(5)에 연결된 타임 스위치(3), 및 상기 타임 스위치(3)에 연결된 가입자 정합장치(61)와 디지틀 트렁크 정합장치(62)를 포함하여 구성되는 전전자 교환기의 동기 클럭 분배장치에 있어서; 상기 망동기장치(1)에서 상기 스페이스 스위치(2)로 스페이스 스위치 클럭과 8KHz 동기신호를 분배하는 제1전선(12), 상기 망동기장치(1)에서 상기 중앙 데이타 정합장치(4)로 시스템 기본 클럭과 8KHz 동기신호가 합성된 신호를 분배하는 제1광섬유 선로(13), 상기 중앙 데이타 정합장치(4)에서 로컬 데이타 정합장치(5)로 시스템 기본 클럭 및 동기신호를 분배하는 제2광섬유 선로(41), 및 상기 로컬 데이타 정합장치(5)에서 타임 스위치(3)로 타임 스위치 클럭을 분배하는 제 2 전선(51)을 더 포함하여 구성되는 것을 특징으로 하는 동기 클럭 분배장치.A network synchronizer 1, a space switch 2 connected to the network synchronizer 1, a central data matching device 4 connected to the space switch 2, and local data connected to the central data matching device 4 A matching device 5, a time switch 3 connected to the local data matching device 5, and a subscriber matching device 61 and a digital trunk matching device 62 connected to the time switch 3. A synchronous clock distribution apparatus of an all-electronic exchange; A first wire (12) for distributing a space switch clock and an 8 KHz synchronization signal from the network synchronizer (1) to the space switch (2), and the system from the network synchronizer (1) to the central data matching device (4) A first optical fiber line 13 for distributing a signal synthesized with a basic clock and an 8 kHz synchronization signal, and a second optical fiber for distributing a system basic clock and synchronization signal from the central data matching device 4 to a local data matching device 5; And a second wire (51) for distributing a time switch clock from said local data matching device (5) to a time switch (3). 제1항에 있어서, 상기 스페이스 스위치 클럭은 16.384MHz 주파수인 것을 특징으로 하는 동기 클러 분배장치.2. The apparatus of claim 1, wherein the space switch clock is at a frequency of 16.384 MHz. 제1항에 있어서, 상기 시스템 기본 클럭은 65.536MHz 주파수인 것을 특징으로 하는 동기 클럭 분배장치.The apparatus of claim 1, wherein the system base clock is at a frequency of 65.536 MHz. 제1항에 있어서, 상기 타임 스위치 클럭은 8.192MHz 주파수인 것을 특징으로 하는 동기 클럭 분배장치.2. The synchronous clock distribution device of claim 1, wherein the time switch clock has a frequency of 8.192 MHz. 제1항에 있어서, 상기 제1 및 제2전선(12,51)과 제1 및 제2광섬유 선로(13,41)는 이중화되어 구성되는 것을 특징으로 하는 동기 클럭 분배장치.2. The synchronous clock distribution device according to claim 1, wherein the first and second wires (12, 51) and the first and second optical fiber lines (13, 41) are duplexed.
KR1019910024067A 1991-12-23 1991-12-23 Synchronous clock distributing apparatus of full electronics exchange KR940006744B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910024067A KR940006744B1 (en) 1991-12-23 1991-12-23 Synchronous clock distributing apparatus of full electronics exchange

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910024067A KR940006744B1 (en) 1991-12-23 1991-12-23 Synchronous clock distributing apparatus of full electronics exchange

Publications (2)

Publication Number Publication Date
KR930015910A KR930015910A (en) 1993-07-24
KR940006744B1 true KR940006744B1 (en) 1994-07-27

Family

ID=19325747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910024067A KR940006744B1 (en) 1991-12-23 1991-12-23 Synchronous clock distributing apparatus of full electronics exchange

Country Status (1)

Country Link
KR (1) KR940006744B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323108B1 (en) * 1999-12-30 2002-02-02 박종섭 The control data link circuit pack of full electronic exchanger
KR100347418B1 (en) * 1999-12-30 2002-08-03 주식회사 하이닉스반도체 The cocal local data link circuit pack of the full electronic exchanger

Also Published As

Publication number Publication date
KR930015910A (en) 1993-07-24

Similar Documents

Publication Publication Date Title
US4768188A (en) Optical demand assigned local loop communication system
JPH0648870B2 (en) Optical communication network and method of synchronizing optical communication network
KR100889899B1 (en) Multiple bit rate optical communication method, optical network unit and optical line terminal
US5124980A (en) Synchronous multiport digital 2-way communications network using T1 PCM on a CATV cable
US5457560A (en) Fiber optic telecommunication system employing continuous downlink, burst uplink transmission format with preset uplink guard band
US5543951A (en) Method for receive-side clock supply for video signals digitally transmitted with ATM in fiber/coaxial subscriber line networks
US6243388B1 (en) Broadband video switch that performs program merging and method therefor
US4607364A (en) Multimode data communication system
WO1995017055A1 (en) Passive optical network for video on demand
WO1997049210A1 (en) Synchronous plesiochronous digital hierarchy transmission systems
EP0535858A2 (en) Selection of transmission facilities using optical wavelength division multiplexing
US7653052B2 (en) System and method for a control services link for a multi-shelf node in a communication switch
EP0595911B1 (en) Basic rate interface
KR940006744B1 (en) Synchronous clock distributing apparatus of full electronics exchange
JP2000509215A (en) Bitstream processing method and apparatus
US4594707A (en) High speed limited distance multiplexed data communications modem using a single twisted pair of conductors
US6205144B1 (en) Program unit, particularly for digital, data-compressed video distribution signals
US7095735B2 (en) System and method for a control services link for a multi-shelf node in a communication switch
US4769809A (en) Method of and circuit arrangement for through-switching broadband digital signals without phase jump in a synchronous broadband communication network
KR950002867Y1 (en) Subscriber line relay system
KR100551429B1 (en) Device for supplying system clock
KR100306161B1 (en) A circuit for synchronizing clock between exchange station systems
KR0120601B1 (en) Digital vocal signal matching apparatus
KR100197420B1 (en) Data link processor
KR100334821B1 (en) Apparatus and method for processing intra call of great capacity in remote system of full electronic telephone exchange

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070702

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee