KR940004999Y1 - 어드레스 발생회로 - Google Patents

Abstract

내용 없음.

Description

어드레스 발생회로

제1도는 종래의 어드레스 발생회로도.

제2도는 본 고안의 어드레스 발생회로도.

* 도면의 주요부분에 대한 부호의 설명

10 : 발진기 11 : 카운터

12 : 이피롬(EPROM) 13 : 에스램(RAM)

14 : 디지탈/아날로그 15 : 증폭기

16 : 로드스위치 18 : 래치부

19 : 분주선택회로 OR1-OR3 : 오아게이트

AND1,AND2 : 앤드게이트

본 고안은 어드레스 발생회로에 관한것으로, 특히 하나의 발진기로 저속 이피롬(EP ROM)을 사용하면서 에스램(SRAM) 고유의 고속 동작을 가능케하도록 어드레스 발생회로에 관한 것이다.

종래 어드레스 발생회로는 제1도에 도시된 바와같이 발진기(10)로 부터 출력되는 발진출력을 클럭단자(CLK)로 입력받아 카운트하여 이피롬(12) 및 에스램(13)에 출력시키는 카운터(11)와, 상기 카운터(11)로 부터 출력되는 어드레스에 따라 상기 이피롬(12) 및 에스램(13)으로 부터 발생되는 데이타에 대해 아날로그로 변환하여 출력시키는 디지탈/아날로그변환기(14)와, 상기 디지탈/아날로그변환기(14)로 부터 출력되는 아날로그값을 소정레벨로 증폭하여 최종출력하는 증폭기(15)로 구성된다.

이와같이 구성된 종래의 회로에 있어서, 발진기(10)로 부터 발진하여 발생되는 클럭을 카운터(11)에서 그의 클럭단자(CLK)로 입력받아 카운트하는데, 1클럭당 1카운트씩 순차적으로 증가시켜 이피롬(12)과 에스램(13)에 어드레스를 공급한다. 이때 상기 카운터(11)의 캐리아웃(Carry Out : CA)단자가 리세트단자(RESET)에 연결되어 일정한 어드레스가 반복적으로 나오게 된다.

상기 이피롬(12)에서 에스램(13)으로 데이타를 로딩한 경우, 상기 에스램(13)으로 부터 출력되는 데이타를 디지탈/아날로그변환기(14)에서 아날로그로 변환시키고 증폭기(15)에서는 소정레벨로 증폭시켜 최종출력토록 한다. 그런데, 상기 이피롬(12)이 저속으로 동작하므로 어드레스의 주파수가 낮아 고속의 에스램(13)을 사용하더라도 어드레스 주파수가 낮아서 고속동작이 불가능하게 된다.

즉, 저속의 이피롬(EPROM)과 고속에스램(SRAM)에 동일 어드레스가 입력되므로 에스램 및 디지탈/아날로그 변환기등도 높은 주파수 동작이 불가능해지는 문제점이 있었다.

본 고안은 이와같은 종래의 결함을 감안하여, 한개의 발진기로 두가지 주파수의 어드레스를 발생시켜 저속동작을 하는 이피롬(EPROM)을 사용하면서 에스램의 고속동작을 가능케하는 어드레스 발생회로를 안출한 것으로, 이를 첨부한 도면 제2도에 의거하여 상세히 셜명하면 다음과 같다.

제2도는 본 고안의 어드레스 발생회로도로서 이에 도시한 바와 같이 이피롬(12) 및 에스램(13)을 통해 출력된 데이타를 디지탈/아날로그변환기(14) 및 증폭기(15)를 통해 아날로그로 변환 및 증폭하여 출력하는 회로에 있어서, 아로드스위치(16)의 온/오프 상태에 따라 역방향 다이오드(LED1,LED2)를 거쳐 오아게이트(OR1)의 입력단자로 스위치신호를 인가하고, 인버터(I1)를 통한 반전된 상기 오아게이트(OR1)의 출력신호 및 반전되지 않은 신호를 입력받는 앤드게이트(AND1)(AND2)의 타측입력단자에 발진기(10)의 클럭신호를 인가하며, 상기 앤드게이트(AND1)의 출력신호를 클럭단자(CLK)로 인가받는 분주선택회로(19)의 출력단자(OC4)를 통해 오아게이트(OR2)의 입력단자로 인가하고, 상기 오아게이트(OR2)의 출력신호를 클럭단자(CLK)로 입력받는 카운터(11)의 카운트출력을 이피롬(12)및 에스램(13)에 인가하며, 상기 카운터(11)의 캐리아웃단자(CA)를 통한 카운트 신호를 래치부(18)를 통해 래치한 후 다이오드(LED2)에 인가하도록 구성한다.

이와같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.

초기 1회 이피롬(12)에서 에스램(13)으로 데이타를 로딩할때 로드스위치를 온시켰을때만 저주파의 어드레스가 발생하는데 이를 설명하면, 먼저 로드스위치(16)를 온하면 다이오드(LED1)(LED2)의 캐소드가 접지에 연결되어 A,B점의 전위는 로우"L"가 되므로 이 로우신호를 입력받은 오아게이트(OR1)는 로우"L"신호를 출력한다. 이 로우출력은 앤드게이트(AND2)의 일측입력단에 입력되므로 타측입력단으로 입력되는 입력에 관계없이 오아게이트(OR2)로 로우신호를 출력한다. 그러면 상기 오아게이트(OR2)는 타측입력단으로 입력되는 신호를 카운터(11)의 클럭단(CLK)으로 출력한다.

이때 상기 오아게이트(OR1)의 로우출력은 인버터(I1)를 통해 반전된 하이신호를 앤드게이트(AND1)의 일측입력단으로 입려하므로 발진기(10)로부터 타측입력단에 입력되는 클럭신호가 분주선택회로(19)의 클럭단자(CLK)에 입력된다. 이에 상기 분주선택회로(19)에 입력된 클럭신호는 ¼로 분주된 낮은 주파수로 상기 오아게이트(OR2)를 통해 카운터(11)로 출력하면, 이 낮은 주파수를 받아들인 카운터(11)는 낮아진 만큼의 낮은 주파수로 어드레스를 발생시켜 이피롬(12)과 에스램(13)으로 출력하므로, 상기 이피롬(12)에서 에스램(13)으로 데이타를 안정되게 전송하도록 한다.

이와같이 데이타 로딩이 완료된 뒤 카운터(11)의 캐리아웃(CA)은 하이가 되어 래치부(18)의 오아게이트(OR)에 인가하면, 이 오아게이트(OR)에서 오아링된 하이신호를 출력하므로, 이때 B점의 전위는 하이가 되고, 또한 A점은 로드스위치(16)가 온될때 캐패시터(C1)에 축척된 전압이 스위치로 방전("L")된후 다시 천천히 저항을 통해 전압이 높아져 하이가 된다.

여기서, A,B점중 하나의 전위가 하이가 되면 앤드게이트(AND2)는 동작하고, 앤드게이트(AND1)는 디스에이블되어 발진기(10)에서 발생하는 클럭이 그대로 분주없이 카운터(11)로 입력되어 빠른 주파수의 어드레스를 발생하게 된다.

이상에서 상세히 설명한 바와같이 본 고안은 이피롬에서 에스램으로 데이타를 로딩할때 또는 로드스위치를 온시켰을때 저주파수의 어드레스를 발생하도록 하여 저속의 이피롬을 사용하면서도 에스램 고유의 고속동작을 가능하게 하는 효과가 있다.

Claims (1)

1. 클럭단자(CLK)에 발진기(10)의 클럭신호가 입력되는 카운터(11)의 카운트 출력단자를 통해 이피롬 및 에스램에 어드레스를 출력하는 어드레스 발생회로에 있어서, 로드스위치(16)의 온/오프상태에 따라 역방향 다이오드(LED1,LED2)를 거쳐 오아게이트(OR1)의 입력단자로 스위치신호를 인가하고, 인버터(I1)를 통한 상기 오아게이트(OR1)의 반전출력신호와 상기 오아게이트(OR1)의 출력신호를 입력받는 앤드게이트(AND1)(AND2)의 타측입력단자에 발진기(10)의 클럭신호를 인가하며, 상기 앤드케이트(AND1)의 출력신호를 클럭단자(CLK)로 인가받는 분주선택회로(19)의 출력단자(OC4)를 통해 오아게이트(OR2)의 입력단자로 인가하고, 상기 오아게이트(OR2)의 출력신호를 클럭단자(CLK)로 입력받는 카운터(11)의 카운트 출력을 이피롬(12) 및 에스램(13)에 인가하며, 상기 카운터(11)의 캐리아웃단자(CA)를 통한 카운트신호는 래치부(18)를 통해 래치한후 다이오드(LED2)에 인가하도록 구성하여 된 것을 특징으로 하는 어드레스 발생회로.