KR940004953Y1 - Aligning target structure for laser repair - Google Patents

Aligning target structure for laser repair Download PDF

Info

Publication number
KR940004953Y1
KR940004953Y1 KR2019910012889U KR910012889U KR940004953Y1 KR 940004953 Y1 KR940004953 Y1 KR 940004953Y1 KR 2019910012889 U KR2019910012889 U KR 2019910012889U KR 910012889 U KR910012889 U KR 910012889U KR 940004953 Y1 KR940004953 Y1 KR 940004953Y1
Authority
KR
South Korea
Prior art keywords
target
array
laser
chip
targets
Prior art date
Application number
KR2019910012889U
Other languages
Korean (ko)
Other versions
KR930005707U (en
Inventor
신화주
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910012889U priority Critical patent/KR940004953Y1/en
Publication of KR930005707U publication Critical patent/KR930005707U/en
Application granted granted Critical
Publication of KR940004953Y1 publication Critical patent/KR940004953Y1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/24Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

내용 없음.No content.

Description

레이저 구제용 배열타켓의 구조Structure of laser target array target

제1도는 종래 배열타켓의 배치도.1 is a layout view of a conventional arrangement target.

제2도는 제1도의 요부 상세도로서, 종래 배열타켓의 구조를 보이는 도면.Figure 2 is a detailed view of the main portion of Figure 1, showing the structure of a conventional arrangement target.

제3도는 종래 스텝퍼 장비에 있어서 배열타켓의 배치도.3 is a layout view of the arrangement target in the conventional stepper equipment.

제4(a)도 및 제4(b)도는 종래 배열타켓의 레이저빔 X, Y스캔도.4 (a) and 4 (b) are laser beams X and Y scans of a conventional array target.

제5도는 본 고안에 의한 배열타켓의 배치도.5 is a layout view of the array target according to the present invention.

제6도는 제5도의 요부 상세도로서, 본 고안에 의한 배열타켓의 구조를 보이는 도면.6 is a detailed view of the main part of Figure 5, showing the structure of the arrangement target according to the present invention.

제7도는 본 고안에 의한 배열타켓의 X, Y스캔도.7 is an X, Y scan of the array target according to the present invention.

제8도는 본 고안의 실시예를 도시한 도면으로서, 웨이퍼 칩내의 배열타켓 배치도.8 is a view showing an embodiment of the present invention, an arrangement target arrangement diagram in a wafer chip.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

5 : 휴즈 6 : 교차점5: fuse 6: intersection

7 : 기준점 11 : 배열타켓7: reference point 11: array target

12 : 반도체 칩 13 : 스크라이브 라인12 semiconductor chip 13: scribe line

14 : 최종절연막 P : 반사율 최대점14: final insulating film P: maximum reflectance

븐 고안은 레이저 구제용 배열타켓의 구조에 관한 것으로, 특히 레이저 구제장비(Laser Repair System)의 배열(Align)시에 배열에어율(Error Rate)을 극소화 하는데 적당하도록한 레이저 규제용 배열타켓의 구조에 관한 것이다.The invention of the present invention relates to the structure of the laser target array target, and in particular, the structure of the laser target array target suitable for minimizing the error rate during alignment of the laser repair system. It is about.

통상 레이저 구제장비에서는 메모리 칩(4MDRAM)내의 휴즈(Fuse)에 레이저 빔을 주사했을때 정확히 휴즈의 중앙부에 빔이 위치하는 지를 확인하기 위하여 그 칩의 스크라이브 라인(Scribe line)내에 설치된 4개의 타켓중 배열할 타켓을 2개이상 선택한후, 그 타켓들에 대하여 레이저 빔을 X, Y축 방향으로 스캔(Scam)하고, 반사율 최대지 점을 정해서 장비에 입력되어 있는 휴즈의 거리(좌표)와 비교함으로써, 구제가능여부를 판단하여 구제를 실시하게 되어있는바, 종래의 배열타켓(1)은 제1도에 도시한 바와같이 각 칩(2)의 스크라이브 라인(3)에 2개씩 배열하게 되어있으며, 이러한 배열타켓(1)은 제2도에 도시한 바와같이 폭 10㎛ 실장 75㎛의 "L"자 형태로 되어있다.In the laser rescue equipment, when a laser beam is injected into a fuse in a memory chip (4MDRAM), one of four targets installed in the scribe line of the chip is used to check whether the beam is located at the center of the fuse. After selecting two or more targets to be arranged, scan the laser beam in the X and Y-axis directions for the targets, set the maximum reflectance point, and compare it with the distance (coordinate) of the fuse input to the equipment. In order to determine whether or not the relief is possible, the conventional array target 1 is arranged on the scribe line 3 of each chip 2 as shown in FIG. This arrangement target 1 is in the form of an " L " having a width of 10 mu m and 75 mu m as shown in FIG.

또한, 상기 각 배열타켓(1)들이 하측에는 최종 절연막(Passivation) (4)이 형성되어 있으며, 이러한 최종 절연막(4)개구의 크기는 폭 60㎛ 실장 135㎛의 "ㄱ"자 형태로 되어 있다.In addition, a final insulating film (Passivation) (4) is formed at the lower side of each of the array targets (1), the size of the opening of the final insulating film (4) has a shape of the letter "A" having a width of 60㎛ 135㎛ mounted. .

또한, 배열타켓(1)의 재질은 알루미늄으로 되어있고, 각 배열타켓(1)위의 최종 절연막 및 피아이큐(PIQ; Polyimid Iso indro quinazo line dione)막을 제거하도록 되어 있다.In addition, the material of the array target 1 is made of aluminum, and the final insulating film and the PIQ (Polyimid Iso indro quinazo line dione) film on each array target 1 are removed.

도면에서 미설명 부호 5는 칩내에 설치된 휴즈를 보인것으로, 칩내에는 이러한 휴즈(5)가 72개 배치되어 있으며, X(Low)휴즈 36개(2EA/block), Y(column) 휴즈 36개(4EA/block)로 배치되어 있다.In the drawing, reference numeral 5 denotes a fuse installed in the chip, and 72 such fuses 5 are disposed in the chip, and 36 X (Low) fuses (2EA / block) and 36 Y (column) fuses. (4EA / block).

한편 스템퍼(stepper)장비에서는 제3도에 도시한 바와같이 1쇼트(shot)에 3개의 칩씩 찍게 되어있으며, 배열타켓(1)들은 각 칩(2)의 스크라이브 라인(3)에 배치됨으로써 레이저 구제장비의 배열타켓으로 사용하도록 되어있다.On the other hand, as shown in FIG. 3, in the stamper equipment, three chips are shot in one shot, and the array targets 1 are arranged on the scribe line 3 of each chip 2 so that the laser It is intended to be used as an array target for relief equipment.

이와같이 구성된 종래 레이저 구제용 배열타켓의 작용을 설명하면 다음과 같다.The operation of the conventional laser relief array target configured as described above is as follows.

즉, 레이저 구제장비에서는 메모리 칩(4MDRAM)내의 휴즈에 레이저 빔을 주사했을때 정확히 휴즈의 중앙부에 레이저 빔이 위치하는 지를 확인하기 위하여 그 칩(2)의 스크라이브 라인(3)내에 배치한 배열타켓(1) (2개이상선택)에 레이저 빔을 주사하고 X축 및 Y축방향으로 스캔하여 제4도에 도시한 바와같이, 반사율의 최대점(P)이 교차하는 교차점(6)을 장비에 입력되어 있는 휴즈의 좌표 즉, 기준점(7)과 비교함으로써 칩의 구제가능 여부를 판단하여 구제를 실시하게 되어 있는 것이다.That is, in the laser rescue equipment, when the laser beam is injected into the fuse in the memory chip (4MDRAM), an array target disposed in the scribe line 3 of the chip 2 in order to check whether the laser beam is located at the center of the fuse exactly. (1) Scan the laser beam in (select two or more) and scan it in the X and Y axis directions, and as shown in FIG. 4, the intersection point 6 where the maximum point P of the reflectance intersects to the equipment. By comparing with the coordinates of the input fuse, that is, the reference point 7, it is determined whether or not the chip can be saved, and the relief is performed.

부언하면, 교차점(6)과 기준점(7)을 비교하여 그 스캔허용오차(α)가 ±0.5㎛이내이면 구제를 진행하게 되며 오차범위를 초과하게 되면 두께가 2㎛이내인 휴즈의 정중앙에 레이저 빔을 주사하는 것이 불가능하게 되어 그 칩은 구제를 못하게 되는 것이다.In other words, by comparing the intersection point 6 and the reference point 7, if the scan tolerance (α) is within ± 0.5 μm, the remedy proceeds. If the error range is exceeded, the laser is placed at the center of the fuse within 2 μm of the thickness. It becomes impossible to scan the beam, and the chip is unable to rescue.

여기서, 허용오차(α) ±0.5㎛의 값은 기준점(7)으로부터 휴즈가 고정된 거리(좌표)를 고려하여 계산된 값이다.Here, the value of the tolerance α ± 0.5 μm is a value calculated in consideration of the distance (coordinate) at which the fuse is fixed from the reference point 7.

그러나, 상기한 바와같은 종래의 배열타켓은 제4도에 도시한 바와같이 오로지 타켓 C, D만을 사용하여 배열해야 하므로 공정상의 문제로 인하여 일측타켓(C 또는 D)에 이물질이 묻어 있을경우 구제장비에서 배열타켓에 레이저 빔을 주사하여 X, Y축으로 스캔한 결과 반사율의 최대치를 구하지 못하게 되고 이에따라 배열에러가 발생하여 대응반안없이 그 칩은 구제가 불가능하게 된다.However, the conventional array targets as described above should be arranged using only targets C and D, as shown in FIG. 4, so that foreign matters on one side of the target (C or D) due to process problems may cause relief equipment. After scanning the laser beam on the array target and scanning it on the X and Y axes, the maximum reflectance cannot be found. Therefore, the array error occurs and the chip cannot be repaired without a countermeasure.

또한 스텝퍼에서 작업시 제3도에 도시한 바와같이 그 중첩부분의 배열타켓이 트러짐으로써 실제적으로 레이저 구제시에 배열에러가 발생하여 구제가 불가능한 사례가 빈번하게 일어나는 결함이 있었다.In addition, as shown in FIG. 3 when working on the stepper, the array target of the overlapping part is broken, so that an array error occurs during laser rescue, and thus, a case where the rescue is impossible frequently occurs.

즉, 스텝퍼에서 작업시 배열에러에 의한 패턴의 트러짐오차(Tolerance)가 최대 ±0.3㎛를 초과하게 되면 레이저 구제장비에서 타켓배열시에 배열에러가 발생할수 있는 원인이 되어있다.In other words, if the Tolerance of the pattern due to the array error when working on the stepper exceeds ± 0.3㎛ at maximum, it may cause the array error during the target array in the laser rescue equipment.

따라서, 본 고안은 상기한 바와같은 종래의 결함을 해소하기 위하여 안출한 것으로, 배열타켓을 +자 형태로 배열설치함과 아울러 그 하측의 최종 절연막의 형상도 정사각형으로 형성하여 레이저 구제장비에서의 타켓배열시 4개의 타켓을 선택하여 배열할수 있도록 함으로서 배열에러 확율을 최소로 줄일수 있도록 한 것인바, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.Therefore, the present invention has been devised to solve the above-mentioned conventional defects, and the array target is arranged in a + shape, and the shape of the final insulating film on the lower side is also square to form a target in the laser rescue equipment. By arranging four targets can be selected and arranged at the time of arranging, the probability of arranging errors can be reduced to a minimum. This will be described in detail with the accompanying drawings.

즉, 본 고안에 의한 배열타켓(11)은 제5도 및 제6도에 도시한 바와같이 폭 12㎛ 실장 44㎛의 +자형으로 형성하여 각칩(12)의 스크라이브 라인(13)에 2개씩 설치하도록 되어있으며, 상기 각 배열 타켓(11)의 하측에 형성되는 최종절연막(14)은 폭 14㎛ 실장 40㎛의 정사각형으로 형성되어 있다.That is, as shown in FIGS. 5 and 6, the array targets 11 according to the present invention are formed in a + -shape having a width of 12 µm and 44 µm, respectively, and installed on the scribe line 13 of each chip 12. The final insulating film 14 formed under each of the array targets 11 is formed in a square having a width of 14 µm and a thickness of 40 µm.

그리고, 상기한 배열타켓(11)은 알루미늄이나 폴리(Poly)실리콘등의 재질로 형성하도록 되어 있다.The array target 11 is formed of a material such as aluminum or polysilicon.

이와같이 구성된 본 고안에 의한 배열타켓의 작용 및 효과를 설명하면 다음과 같다.Referring to the operation and effects of the array target according to the present invention configured as described above are as follows.

제7도에서 보는 바와같이 레이저 구제장비에서 칩내의 배열타켓(11)들에 레이저 빔을 주사한후 X축 및 Y축 방향으로 스캔하여 반사율의 최대점이 교차하는 점을 기준점(7)과 비교하여 ±0.5㎛이내의 허용오차에 들면 구제가 진행되는 과정은 종래와 동일하나 타켓 C, D를 스캔하여 배열에러가 발생하면 즉, 교차점과 기준점의 오차가 ±0.5㎛이상되는 경우나, 배열타켓에 이물질이 묻어있어서 명암이 불명확하여 반사율 최대치가나오지 않는 경우가 발생하면 보조타켓 A+B, A+C, B+D를 이용하여 다시 스캔함으로써 칩의 구제를 실시하게 되는 것이다.As shown in FIG. 7, the laser beam is scanned on the array targets 11 in the chip in the laser relief equipment, and then scanned in the X and Y directions to compare the point where the maximum points of the reflectances cross with the reference point 7. If the tolerance is within ± 0.5㎛, the process of remedy is the same as before, but if array error occurs by scanning targets C and D, that is, the error between intersection point and reference point is more than ± 0.5㎛, If the contrast is not clear because of the foreign matter, the maximum reflectance does not appear. By using the secondary targets A + B, A + C, and B + D, the chip is re-scanned.

부가하여 설명하면 타켓 C를 X스캔했을때 이물질이 묻어 있어서 최대반사율을 찾지못했을경우 타켓 B를 X스캔하고 타켓 D를 Y스캔하여 반사율 최대점을 찾아 구제를 실시하며 같은방법으로 타켓 D에 이물질이 묻어 있어 반사율이 나오지 않을때는 타켓 A를 사용하여 Y스캔한후 구제를 실시하게 되는 것이다.In addition, when target C is scanned, foreign matters are on it, so if the maximum reflectance is not found, target B is scanned, target D is scanned by Y to find the maximum reflectance, and remedy. If it is buried and the reflectance does not come out, the target A is used for Y-scanning before remedy.

즉, 스캔타켓은 C+D외에 A+B, A+C, B+D의 타켓을 사용할수 있으므로 종래의 C+D타켓만을 사용하는 것보다, 그 만큼 스캔 에러율을 최소로 줄일수 있는 이점이 있다.That is, the scan target can use targets of A + B, A + C, and B + D in addition to C + D. Therefore, the scan target can be reduced to a minimum by using the C + D target. have.

한편, 상기한 바와같이 보조타켓 A, B를 사용하기 위해서는 타켓의 위치(좌표)를 장비 셋업화일(set up file)에 입력하여 메뉴상으로 타켓 A, B, C, D를 임의로 선택할수 있도록 프로그램만 하면 사용가능하게 된다.On the other hand, in order to use the auxiliary targets A and B as described above, the target position (coordinates) is entered into the equipment setup file (set up file) so that a program can be arbitrarily selected from the targets A, B, C, and D on the menu. If you do, it will be available.

이상에서 설명한 바와같이 본 고안에 의한 배열타켓은 각칩의 스크라이브 라인에 설치되는 배열타켓을 +자형으로 형성하여 설치함으로써 4개의 타켓(C+D, A+B, A+C, B+C)을 선택하여 배열할수 있으므로 레이저 구제장비에서 타켓배열시 배열에러 확률을 최소화 할수있는 이점이 있다.As described above, the array target according to the present invention forms four targets (C + D, A + B, A + C, and B + C) by forming and installing an array target installed on the scribe line of each chip in a + shape. Since it can be selected and arranged, there is an advantage of minimizing the probability of misalignment when arranging the target in the laser rescue equipment.

즉, 종래의 L자형 배열타켓에서 배열에러발생시 대응방안이 없어 구제가 불가능한 칩을 본 고안에 의한 +자형 배열타켓을 적용함으로써 구제할수 있는 것이다.That is, in the conventional L-shaped array target, when there is an arrangement error, there is no countermeasure, and the chip which cannot be saved can be saved by applying the + -shaped array target according to the present invention.

제8도는 본 고안에 의한 배열타켓의 실시예를 보이는 도면으로서 이에 도시한 바와같이 본 고안에 의한 배열타켓의 실시예는 +자형의 배열타켓(11)을 웨이퍼 칩 내의 좌측상단과 우측하단에 각각 1개씩 배치하여 구성함을 특징으로 하고 있다.8 is a view showing an embodiment of the array target according to the present invention, as shown in the embodiment of the array target according to the present invention, the + -shaped array target 11 is arranged on the upper left and lower right of the wafer chip, respectively. It is characterized by arranging one by one.

또한 이러한 실시예는 레이저 구제장비에서 타켓배열시 1칩의 배열타켓은 2개로 하며 그외의 구성은 상술한 본 고안과 동일유사하다.In addition, this embodiment has two array targets of one chip in the target array in the laser rescue equipment and the other configuration is similar to the present invention described above.

상기한 바와같은 본 고안의 실시예는 배열타켓(11)을 스크라이브 라인(13)내에 배치하지 않고 도시한 바와같이 칩(12)내에 배치함으로써 어떤칩을 구제할 경우에 그 칩내의 2개의 배열타켓을 배열(Align)하게 되므로 배열에러율을 극소화 할수 있는 것이다.In the embodiment of the present invention as described above, the arrangement target 11 is not arranged in the scribe line 13, but is arranged in the chip 12 as shown, so that two arrangement targets in the chip are saved when the chip is rescued. This will minimize the array error rate.

즉, 배열타켓을 칩내에 설치함으로써 종래기술의 문제점에서 언급한 바와같이 중첩부분의 배열타켓 트러짐으로 인하여 발생되는 레이저 구제시의 배열 에러를 극소화 할수있는 효과가 있다.That is, by arranging the array target in the chip, as described in the problems of the prior art, there is an effect of minimizing the array error during laser rescue caused by the array target breakage of the overlapping portion.

Claims (6)

레이저 구제용 배열타켓의 구조에 있어서, 각칩(12)의 스크라이브 라인(13)내에 설치되는 배열타켓(11)은 +자형으로 형성하고 그 하측의 최종절연막(14)은 정사각형으로 형성하여 타켓배열시의 배열에러등 극소화 시킬수 있도록 구성함을 특징으로 하는 레이저 구제용 배열타켓의 구조.In the structure of the laser target array target, the array target 11 installed in the scribe line 13 of each chip 12 is formed into a + shape and the final insulating film 14 below is formed into a square to form a target array. The structure of the laser target array target, characterized in that it is configured to minimize the array error. 제1항에 있어서, 상기 배열타켓(11)은, 폭 12㎛ 실장 44㎛로 형성되는 것을 특징으로 하는 레이저 구제용 배열타켓의 구조.The structure of a laser rescue array target according to claim 1, wherein the array target (11) is formed with a width of 12 µm and 44 µm. 제1항에 있어서, 상기 최종절연막(14)개구의 크기는 폭 14㎛ 실장 40㎛인 것을 특징으로 하는 레이저 구제용 배열타켓의 구조.The structure of the laser rescue array target according to claim 1, wherein the size of the opening of the final insulating film (14) is 14 µm in width and 40 µm in mounting. 레이저 구제용 배열타켓의 구조에 있어서, 레이저 구제용 배열타켓(11)은 웨이퍼 칩(12)내의 좌측 상단과 우측하단에 1개씩, 배치하여 타켓배열시의 배열에러를 극소화시킬수 있도록 구성함을 특징으로 하는 레이저 구제용 배열타켓의 구조.In the structure of the laser rescue array target, the laser rescue array target 11 is arranged at the upper left side and the lower right side of the wafer chip 12 so as to minimize the array error in the target array. Structure of laser target array target. 제4항에 있어서, 상기 웨이퍼 칩(12)내에 배치되는 배열타켓(11)은 폭 12㎛, 실장 44㎛의 +자형으로 형성된 것임을 특징으로 하는 레이저 구제용 배열타켓의 구조.The structure of a laser rescue array target according to claim 4, wherein the array target (11) disposed in the wafer chip (12) is formed in a + -shape having a width of 12 占 퐉 and a mounting 44 占 퐉. 제4항 또는 제5항에 있어서, 상기 배열타켓(11)의 하측에는 폭 14㎛ 실장 40㎛ 크기인 정사각형의 최종 절연막(14)이 형성된 것을 특징으로 하는 레이저 구제용 배열타켓의 구조.The structure of a laser rescue array target according to claim 4 or 5, wherein a square final insulating film (14) having a width of 14 µm and a mounting size of 40 µm is formed below the array target (11).
KR2019910012889U 1991-08-14 1991-08-14 Aligning target structure for laser repair KR940004953Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910012889U KR940004953Y1 (en) 1991-08-14 1991-08-14 Aligning target structure for laser repair

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910012889U KR940004953Y1 (en) 1991-08-14 1991-08-14 Aligning target structure for laser repair

Publications (2)

Publication Number Publication Date
KR930005707U KR930005707U (en) 1993-03-22
KR940004953Y1 true KR940004953Y1 (en) 1994-07-23

Family

ID=19317845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910012889U KR940004953Y1 (en) 1991-08-14 1991-08-14 Aligning target structure for laser repair

Country Status (1)

Country Link
KR (1) KR940004953Y1 (en)

Also Published As

Publication number Publication date
KR930005707U (en) 1993-03-22

Similar Documents

Publication Publication Date Title
US5414519A (en) Method for aligning a semiconductor chip to be repaired with a repair system and a laser repair target used therefor
US6829047B2 (en) Defect detection system
US5777392A (en) Semiconductor device having improved alignment marks
KR950002171B1 (en) Alignment mark and semiconductor device
KR19990062773A (en) Electron beam lithography method using uniquely positioned alignment marks and wafers with alignment marks
US6421456B1 (en) Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks
US5311061A (en) Alignment key for a semiconductor device having a seal against ionic contamination
KR940004953Y1 (en) Aligning target structure for laser repair
US6103991A (en) Laser machining apparatus
JPH05243527A (en) Bit line arrangement for integrated circuit
US4564764A (en) Wafer having chips for determining the position of the wafer by means of electron beams
US4932064A (en) Semiconductor device
US8420498B2 (en) Alignment method of chips
KR0126101B1 (en) Forming method of repair mask
EP4109177A1 (en) Mask applied to semiconductor photolithography technique, and photolithography technique method
KR0172265B1 (en) Laser repair key
KR100372659B1 (en) Laser repair key of semiconductor chip
JPH0666240B2 (en) Method for manufacturing semiconductor device
KR100752662B1 (en) Semiconductor device including fuse and method of identifying the cutting of fuse
JPH02307206A (en) Wafer alignment mark
CN115036251B (en) Alignment method of fan-out packaging wafer and fan-out packaging wafer
KR100518219B1 (en) alignment key of semiconductor device
KR19990024743A (en) Alignment Key Formation Structure for Semiconductor Wafer Fabrication
KR910007389B1 (en) Method of manufacturing of alignment target
KR100408722B1 (en) Stepper alignment mark

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040618

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee