KR940003002B1 - Over current relay - Google Patents

Over current relay Download PDF

Info

Publication number
KR940003002B1
KR940003002B1 KR1019910025181A KR910025181A KR940003002B1 KR 940003002 B1 KR940003002 B1 KR 940003002B1 KR 1019910025181 A KR1019910025181 A KR 1019910025181A KR 910025181 A KR910025181 A KR 910025181A KR 940003002 B1 KR940003002 B1 KR 940003002B1
Authority
KR
South Korea
Prior art keywords
current
unit
digital
control
phase
Prior art date
Application number
KR1019910025181A
Other languages
Korean (ko)
Other versions
KR930015338A (en
Inventor
이성재
Original Assignee
금성기전 주식회사
김회수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성기전 주식회사, 김회수 filed Critical 금성기전 주식회사
Priority to KR1019910025181A priority Critical patent/KR940003002B1/en
Publication of KR930015338A publication Critical patent/KR930015338A/en
Application granted granted Critical
Publication of KR940003002B1 publication Critical patent/KR940003002B1/en

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Abstract

The digital circuit breaker is designed according to an IEC 225 restrictions and is operated by user defined functions. The digital circuit breaker includes a phase current detector (10) for detecting current levels of phases, an A/D converter (30) for converting current level into digital level, a switch unit (50) for setting rated current, instantaneous condition of circuit breaking and trip time, a dip switch (70) for selecting characteristic curve of overload and earth, a comparator (90) for comparing the reference current level with the detected current level, a current level display (120) for displaying current data, and a control signal generator (140) for generating control signal according to control data transmitted from a CPU (40).

Description

디지탈 과전류 계전기Digital overcurrent relay

제1도는 종래 디지탈 과전류 계전기회로도.1 is a conventional digital overcurrent relay circuit diagram.

제2도는 본 발명에 의한 디지탈 과전류 계전기의 블록 구성도.2 is a block diagram of a digital overcurrent relay according to the present invention.

제3도는 본 발명에 의한 디지탈 과전류 계전기의 상세 회로도.3 is a detailed circuit diagram of a digital overcurrent relay according to the present invention.

제4도는 본 발명에 의한 과전류 검출 특성곡선도.4 is an overcurrent detection characteristic curve according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 상전류검출부 11-1∼14-1 : 부담회로10: phase current detector 11-1 to 14-1: burden circuit

12-1∼14-2 : 정류부 11-3∼14-3 : 필터부12-1 to 14-2: Rectification section 11-3 to 14-3: Filter section

20 : 이득제어부 30 : 아날로그/디지탈 변환부20: gain control unit 30: analog / digital conversion unit

40 : 중앙처리장치 50 : 스위치부40: central processing unit 50: switch unit

60 : 이피롬 70 : 딥 스위치부60: pyrom 70: dip switch unit

80 : 래치 90 : 비교부80 latch 90 comparison unit

100 : 고장표시 구동부 110 : 고장표시부100: fault display drive unit 110: fault display unit

120 : 전류표시 구동부 130 : 전류표시부120: current display driver 130: current display

140 : 제어신호 발생부140: control signal generator

본 발명은 디지탈 과전류 계전기에 관한 것으로, 특히 정격전류에 대한 과전류의 특성곡선이 국제 규격(IEC 225)의 특성곡선에 따르고, 3상 및 지락겸용으로 과전류에 대한 배전반 계통의 과부하 보호에 적당하도록 한 디지탈 과전류 계전기에 관한 것이다.The present invention relates to a digital overcurrent relay, and in particular, that the characteristic curve of the overcurrent with respect to the rated current is in accordance with the characteristic curve of the international standard (IEC 225), and is suitable for the overload protection of the switchgear system against the overcurrent by using three-phase and ground fault Digital overcurrent relay.

일반적으로, 전력계통에서는 사고점 검출, 사고구간, 사고종류등으로 구분하여 발전소 보호, 송전선 보호, 모선 보호, 변압기 보호 및 변전소 보호등을 보호하기 위한 목적으로, 말단에서 부터 전체의 시스템에 대한 보호시스템이 구성되어 각종 사로고 부터 전력시스템을 보호하고 모니터링 할수 있도록 되어 있다. 이들은 근래에 들어서 전자화 되어가는 과도기적 단계에 있는데, 본 발명은 이들중 제일 말단 피더(Feeder)에 사용되는 배전반류에 설치하여 3상의 과전류 보호를 위한 장치로서, 여기서 말하는 보호는, 정격전류에 대한 과전류를 크기에 따라 비교하여 특성곡선에 맞도록 설계된 트립(Trip)영역에서의 트립동작을 말한다.In general, the power system protects the entire system from the terminal for the purpose of protecting power plant protection, transmission line protection, bus line protection, transformer protection and substation protection by dividing into accident point detection, accident section, accident type, etc. The system is configured to protect and monitor the power system from various accidents. These are recently in the electronic stage of the transition phase, the present invention is a device for the three-phase over-current protection installed in the distribution board used in the feeder (end feeder) of these, the protection here is the over-current to the rated current Compared according to size, it means tripping operation in trip area designed to fit characteristic curve.

종래의 계전기에 있어서는, 1차측 전류를 변류기(CT)를 사용하여 전류의 크기를 검출한후 기준값과 비교하는 방법으로, 아날로그방식과, 유도 원판형(Electro-magmetic)등이 사용되는데, 상기 아날로그 방식은, 변류기의 출력을 전압원으로 만들고 다시 직류전류로 환산한후, R-C적분회로를 이용하여 안정되게 전류를 검출하고, 검출된 전류를 비교기를 통해 기준값과 비교하여 과부하를 검출하되, 기준값을 가변할수 있게 하여 크기에 따른 동작값으로 과전류 곡선을 추정하는 방식이다. 또, 상기 유도 원판형은, 기계식 구성으로서, 변류기에서 검출된 전류의 크기가 자속 밀도와 비례되므로 자속밀도의 크기로 원판이 회전하는 것을 이용한 것으로 국내 계전기의 대부분(약90%)이 유도원판형을 사용하고 있다.In the conventional relay, a method of comparing the primary side current with a reference value after detecting the magnitude of the current using a current transformer (CT), an analog method, an induction disk (Electro-magmetic), etc. are used. In this method, after converting the output of the current transformer into a voltage source and converting it into a DC current, the RC integrator detects the current stably, and compares the detected current with a reference value through a comparator to detect an overload, but varies the reference value. It is possible to estimate the overcurrent curve by the operation value according to the size. In addition, the induction disk type is a mechanical configuration, and since the magnitude of the current detected in the current transformer is proportional to the magnetic flux density, the disk is rotated by the magnitude of the magnetic flux density. Most of the domestic relays (about 90%) use the induction disk type. I use it.

그렇지만, 이와같은 유도원판형 또는 아날로그 형에 있어서는 국제 계전기 규격(IEC 255-1C)을 정확히 따르지 못함과 아울러 그 설치부품의 크기가 커지고, 사용자가 원하는 제어특성을 쉽게 조절하지 못하는 문제점이 있었다.However, in such an induction disk type or analog type, there is a problem in that it does not exactly comply with the international relay standard (IEC 255-1C), the size of the installation part increases, and the user cannot easily control the desired control characteristics.

따라서, 근래에 디지탈식 계전기가 개발되어 보급되는 추세에 있는데, 이는 아날로그 방식에서와 같이 변류기를 통해 전류를 검출하고, 이를 전압원으로 변환시킨뒤 직류전류로 환산하여 입력신호를 필터링 하고, 샘플/홀드 시킨뒤에 아날로그/디지탈 변환기를 통해 디지탈신호를 변환시키며, 그 디지탈신호를 중앙처리장치에서 연산처리 하는 방법으로 계전기 규격(IEC 255-4)에서 요구하는 제반사항의 특성곡선을 만족하도록 설계되어 있었다.Therefore, in recent years, digital relays have been developed and are widely used, which detects currents through current transformers, converts them into voltage sources, converts them into DC currents, filters input signals, and samples / holds. After converting the digital signal through an analog-to-digital converter, the digital signal is processed by the central processing unit to satisfy the characteristic curve of the general requirements required by the relay standard (IEC 255-4).

제1도는 종래 디지탈 과전류 계전기회로도로서, 이에 도시된 바와같이 선로(L)로 부터 전류를 검출하는 전류 변류기(CT)(1)와, 그 전류 변류기(1)의 출력신호를 정류하는 정류 회로(2)와, 그 정류회로(2)의 출력신호를 디지탈신호로 변환시키는 A/D변환기(3)와, 그 A/D변환기(3)의 출력신호를 기준값과 비교하여 프로그램에 따라 과전류 검출을 하는 중앙처리장치(4)와, 기준값을 설정하여 상기 중앙처리장치(4)에 입력시키는 정정회로(5)와, 과전류 검출을 위한 프로그램을 저장하고 있는 롬(ROOM)(6)과, 상기 중앙처리장치(4)의 프로그램수행중의 데이터를 저장하는 램(RAM)(7)과, 상기 중앙처리장치(4)의 과전류 검출시 제어출력을 하는 출력회로(8)와, 상기 A/D변환기(3)의 출력신호를 입력받아 이전값중 최대치를 저장하는 레지스터(9)와, 그 레지스터(9)의 출력신호와 상기 A/D변환기(3)의 출력신호를 입력받아 그 A/D변환기(3)의 출력신호가 큰경우에만 상기 레지스터(9)에 인에이블신호를 출력하는 디지탈 비교기(10)로 구성되어 있었다.FIG. 1 is a conventional digital overcurrent relay circuit diagram, as shown here, a current transformer CT for detecting current from the line L, and a rectifier circuit for rectifying the output signal of the current transformer 1. 2) and the A / D converter 3 which converts the output signal of the rectifier circuit 2 into a digital signal, and the output signal of the A / D converter 3 to a reference value to detect overcurrent according to the program. A central processing unit (4), a correction circuit (5) for setting a reference value to the central processing unit (4), a ROM (6) storing a program for overcurrent detection, and the center A RAM 7 for storing data during program execution of the processing device 4, an output circuit 8 for performing control output upon detection of an overcurrent of the central processing device 4, and the A / D converter. A register (9) which receives the output signal of (3) and stores the maximum value among the previous values, and an output signal of the register (9) The digital comparator 10 was configured to receive the output signal of the A / D converter 3 and output the enable signal to the register 9 only when the output signal of the A / D converter 3 is large. .

이와같이 구성된 종래 디지탈 과전류 계전기회로는 선로(L)에 흐르는 전류가 전류변류기(1)에서 검출되고, 정류회로(2)에서 정류된후 A/D변환기(3)를 통해 디지탈 데이터로 변환되어 중앙처리장치(4)에 입력된다. 이때 정정회로(5)에는 과전류 검출을 위한 기준데이타가 설정되어 있으므로, 중앙처리장치(4)는 롬(6)의 과전류 검출 프로그램에 의해 정정회로(5)의 기준데이타와 A/D변환기(3)의 전류 검출 데이타를 비교연산처리하여 과전류 검출시 출력회로(8)에 제어 출력을 하게 되고, 이에따라 그 출력회로(8)에서 과전류 검출에 따른 트립 및 표시제어 출력을 하게 된다. 그리고, 디지탈 비교기(10)에서 이전최대치와 현재 검출데이타를 비교하여 현재치가 큰경우에 레지스터(9)를 인에이블 시키므로, 그 레지스터(9)에는 최대값이 갱신되면서 저장되고, 그 레지스터(9)에 저장된 최대값을 중앙처리장치(4)가 읽어서 과전류 검출 및 제어출력연산에 이용함과 아울러 최대치를 표시할 수 있도록 되어 있었다.In the conventional digital overcurrent relay circuit configured as described above, the current flowing in the line L is detected by the current transformer 1, rectified by the rectifier circuit 2, and then converted into digital data by the A / D converter 3 to be processed centrally. Input to the device 4. At this time, since the reference data for overcurrent detection is set in the correction circuit 5, the central processing unit 4 uses the overcurrent detection program of the ROM 6 and the reference data of the correction circuit 5 and the A / D converter 3 Compared to the current detection data, the control output is output to the output circuit 8 when the over current is detected. Accordingly, the output circuit 8 performs the trip and display control output according to the over current detection. Since the digital comparator 10 compares the previous maximum value with the current detection data and enables the register 9 when the current value is large, the register 9 is stored with the maximum value updated, and the register 9 is stored therein. The central processing unit 4 reads the maximum value stored in the memory, and uses it for overcurrent detection and control output calculation, and displays the maximum value.

그러나 이와같은 종래 디지탈 과전류 계전기회로에 있어서는, R,S,T 각상의 과전류 검출 및 제어하기 위해서 각상별로 각각의 장치(Unit)를 설치하여야 하는 문제점이 있고 정정회로(5)를 통해 기준값을 설정하도록 되어 있으나, 그 정정회로(5)는 초기에 기준값을 세팅시키는 것이므로 부하조건에 따라 과전류 검출 특성곡선을 조절할 수가 없어서, 원하는 제어 특성을 쉽게 조정할 수가 없는 문제점이 있었다.However, in the conventional digital overcurrent relay circuit, there is a problem that each unit must be installed for each phase in order to detect and control the overcurrent of each of the R, S, and T phases, and to set a reference value through the correction circuit 5. However, since the correction circuit 5 initially sets the reference value, it is not possible to adjust the overcurrent detection characteristic curve according to the load condition, and thus there is a problem that the desired control characteristic cannot be easily adjusted.

본 발명의 목적은, 3상(R,S,T상)의 고장전류 및 지락(N상)의 과부하를 하나의 유니트로서 감시제어할 수 있도록하고, 국제규격에 맞는 특성곡선을 만족시키고 순시기능과 장한시기능을 갖고 사용자가 원하는 제어특성을 만족시킬수 있도록 하는 디지탈 과전류 계전기를 제공하고자 하는것이다.An object of the present invention is to monitor and control the fault current of three phases (R, S, T phase) and the overload of ground fault (N phase) as one unit, satisfy the characteristic curve conforming to the international standard and provide instantaneous function It is to provide a digital overcurrent relay that has an exaggerated time function and can satisfy the desired control characteristics.

이와같은 목적을 갖는 본 발명은, 변류기를 통해 검출되는 각상사의 전류를 정류 및 필터링시켜 입력 받아 아날로그신호의 크기에 따라 이득을 조정해주고, 사용자가 딥 스위치를 통해 설정하는 기준값을 이이피롬(EEPROM)에 저장시켜 그 기준값과 디지탈 변환되어 입력된 전류 검출값을 비교 연산처리 하여 해당상에 이상이 발생되면, 그 해당 고장표시를 하고, 그때의 전류치를 7세그먼트를 통해 표시하게하여 사용자가 고장원인을 숩게 찾을 수 있도록 디지탈 과전류 계전기회로를 구성하여 달성되는 것으로, 이를 첨부된 도면을 참조해 상세히 설명하면 다음과 같다.According to the present invention having the above object, rectifying and filtering the currents of the respective firms detected through the current transformer are input to adjust the gain according to the magnitude of the analog signal, and the user sets the reference value set through the dip switch. ) And the reference value and the digitally converted current detection value are compared and processed. If an error occurs in the corresponding phase, the corresponding fault is displayed, and the current value is displayed through 7 segments, causing the user to cause trouble. It is achieved by configuring a digital overcurrent relay circuit so as to find quickly, it will be described in detail with reference to the accompanying drawings as follows.

제2도는 본 발명에 의한 디지탈 과전류 계전기의 블록 구성도이고, 제3도는 본 발명에 의한 디지탈 과전류 계전기의 상세 회로도로서, 이에 도시된 바와같이 전류변류기(CT)를 통해 각상(R,S,T,N상)의 전류를 입력(INPUT1∼INPUT4) 받아 전류부담을 시킨후 전파정류하고 필터링하는 상전류 검출부(10)와, 그 상전류 검출부(10)에서 출력되는 각상 출력신호의 이득을 조정하는 이득조정부(20)와, 그 이득조정부(20)의 출력신호를 샘플/홀드 시킨뒤 디지탈데이타로 변환시키는 아날로그/디지탈변환부(30)와, 사용자가 정격전류, 순시조건 및 트립시간등을 세팅시키기 이한 스위치부(50)와, 그 스위치부(50)의 세팅값을 전원오프시에도 유지시키기 위해 저장하는 이피롬(EPROM)(60)과, 과부하 및 지락 특성곡선을 선택하기 위한 딥스위치부(70)와, 그 딥스위치부(70)의 출력신호를 래치시키는 래치(80)와, 그 래치(80)의 출력신호, 상기 스위치부(50)의 출력신호등을 입력받고 상기 아닐로그/디지탈변환부(30)의 각상 전류검출값을 입력받아 과전류 검출 및 표시제어등을 하는 중앙처리장치와, 그 중앙처리장치(40)로부터 검출전류데이타와 기준데이타를 입력받아 비교하는 비교부(90)와, 그 비교부(90)의 출력데이타에 의해 고장표시부(110)를 구동시키고, 상기 이득제어부(20)의 이득제어신호(add-1,addr-2)를 출력하는 고장표시구동부(100)와, 상기 중앙처리장치(40)로 부터 전류데이타를 입력받아 전류표시부(130)를 구동시키는 전류표시구동부(120)와, 상기 중앙처리장치(40)의 제어데이타에 의해 상기 전류표시부(130) 및 전류표시구동부(120)와 상기 딥스위치부(70) 및 래치부(80)의 동작제어를 하는 제어신호 발생부(140)로 구성되어 있다.FIG. 2 is a block diagram of a digital overcurrent relay according to the present invention, and FIG. 3 is a detailed circuit diagram of the digital overcurrent relay according to the present invention. A phase current detection unit 10 for receiving a current of N phase) (INPUT1 to INPUT4), applying a current load, and then rectifying and filtering the current, and a gain adjusting unit for adjusting the gain of each phase output signal outputted from the phase current detection unit 10. (20) and the analog / digital conversion section 30 for sampling / holding the output signal of the gain adjusting section 20 and converting the signal into digital data, and for the user to set the rated current, instantaneous conditions, trip time, and the like. A switch unit 50, an EPROM 60 for storing the setting value of the switch unit 50 even when the power is turned off, and a dip switch unit 70 for selecting an overload and ground fault characteristic curve. ) And the output signal of the dip switch unit 70 The latch 80 to latch, the output signal of the latch 80, the output signal of the switch unit 50, and the like are input, and the current detection value of each phase of the analog / digital conversion unit 30 is input to detect the overcurrent. The central processing unit which performs display control, etc., the comparing unit 90 which receives and compares the detection current data and the reference data from the central processing unit 40, and the output data of the comparing unit 90, Drives 110 and receives current data from the fault display driver 100 for outputting the gain control signals add-1 and addr-2 of the gain control unit 20 and the central processing unit 40. The current display driver 120 driving the current display unit 130 and the control data of the CPU 40, the current display unit 130, the current display driver 120 and the dip switch unit 70 and The control signal generator 140 controls the operation of the latch unit 80.

여기서, 상기 상전류 검출부(10)는, 딥스위치신호(dip-1),(dip-2)에 의해 저항값이 선택되어 3상전류입력(INPUT1∼INPUT3) 및 N상입력(INPUT4)전류를 부담시켜 입력받는 부담회로(11-1∼13-1)(14-1)와, 그 부담회로(11-1∼13-1)(14-1)의 출력신호를 각각 전파 정류하는 정류부(11-2∼14-2)와, 그 정류부(11-2∼14-2)의 출력신호를 필터링하는 필터부(11-3∼14-3)로 구성되어 있다.Here, the phase current detector 10 selects a resistance value by the dip switch signals dip-1 and dip-2 to charge the three-phase current inputs INPUT1 to INPUT3 and the N-phase input INPUT4 current. Rectifier 11-2 for full-wave rectifying the input burden circuits 11-1 to 13-1 and 14-1 and the output signals of the burden circuits 11-1 to 13-1 and 14-1. 14-2) and filter sections 11-3 to 14-3 for filtering the output signals of the rectifiers 11-2 to 14-2.

또, 상기 이득조정부(20)는 상기 표시구동부(100)의 어드레스(addr-1), (addr-2)에 의해 이득제어신호를 발생하는 선택기(20-1),(20-2)와, 그 선택기(20-1),(20-2)의 이득제어신호에 의해 이득제어되어 상기 필터부(11-3, 12-3),(13-3,14-3)의 출력신호를 각각 증폭하여 출력하는 증폭부(21,22,23,24)로 구성되어 있다.The gain adjusting unit 20 includes selectors 20-1 and 20-2 which generate gain control signals by the addresses addr-1 and addr-2 of the display driver 100; Gain control by the gain control signals of the selectors 20-1 and 20-2 to amplify the output signals of the filter units 11-3, 12-3, 13-3, 14-3, respectively. And amplifying sections 21, 22, 23, and 24 for outputting.

또, 상기 아날로그/디지탈변환부(30)는, 상기 중앙처리장치(40)의 제어에 의해 상기 이득조정부(20)로 부터 전류검출 출력신호를 입력받는 인터페이스(31)와, 그 인터페이스(31)의 출력신호를 샘플/홀드시키는 샘플/홀드회로(32)와, 그 샘플홀드회로(32)에 샘플/홀드신호를 출력함과 아울러 샘플/홀드된 전류검출신호를 디지탈데이타로 변환시키는 A/D변환기(33)로 구성되어 있다.The analog / digital conversion unit 30 includes an interface 31 for receiving a current detection output signal from the gain adjustment unit 20 under the control of the central processing unit 40, and the interface 31. A / D for sampling / holding the output signal of the sample / hold circuit 32 and for outputting the sample / hold signal to the sample-hold circuit 32 and for converting the sampled / held current detection signal into digital data. The converter 33 is comprised.

또, 상기 딥 스위치부(70)는, 과부하 특성을 선택하는 딥스위치(DIP-1)와, 지락 전류에 대한 특성을 선택하는 딥스위치(DIP-2)로 구성되어 있다.The dip switch unit 70 includes a dip switch DIP-1 for selecting an overload characteristic and a dip switch DIP-2 for selecting a characteristic for the ground current.

그리고, 상기 고장표시부(110)는, 발광다이오드를 통해 해당선로(3상 및 지락)의 고장을 각각 표시할 수 있도록 구성되고, 전류표시부(130)는 중앙처리장치(40)의 제어에 의해 사용자가 설정한 특성에 따라 현재의 고장전류치를 7세그먼트를 통해 표시하도록 구성되어 있다.The fault display unit 110 is configured to display faults of the corresponding lines (three phases and ground faults) through the light emitting diodes, and the current display unit 130 is controlled by the central processing unit 40. It is configured to display the current fault current value through 7 segments according to the set characteristic.

이와같이 구성된 본 발명의 작용 및 효과를 설명하면 다음과 같다.Referring to the operation and effects of the present invention configured as described above are as follows.

먼저, 전류변류기(CT)를 통해 각상(R,S,T,N)의 전류가 검출되어 본 발명에 의한 제3도의 상전류검출부(10)에 입력된다. 상전류 검출부(10)의 부담회로(11-1∼14-1)는, 각각 가변저항 및 저항에 의해 전류부담을 시키는데, 이때 딥스위치(DIP-1), (DIP-2)에 설정된 특성값에 따른 제어신호(dip-1), (dip-2)에 의해서 릴레이(RELAY SPDT)가 제어되어 3상(R,S,T상) 및 N상의 입력바이어스가 조절된다. 이후 각각 가변저항을 조절하여 미세조정을 하게 되며, 그 부담회로(11-1∼14-1)에는 각각 제너다이오드(ZNR1∼ZNR4)를 연결하여, 부담을 바꿀때 순간적으로 전류변류기가 개방되어 파괴될 수 있는 것을 방지 한다.First, currents of the respective phases R, S, T, and N are detected through the current transformer CT and input to the phase current detection unit 10 of FIG. 3 according to the present invention. The load circuits 11-1 to 14-1 of the phase current detection unit 10 apply current loads with variable resistors and resistors, respectively, at this time, depending on the characteristic values set in the dip switches DIP-1 and DIP-2. The relays RELAY SPDT are controlled by the control signals dip-1 and dip-2 to adjust the input bias of three phases (R, S, T phase) and N phase. After that, fine adjustment is made by adjusting the variable resistors respectively, and the Zener diodes ZNR1 to ZNR4 are connected to the burden circuits 11-1 to 14-1, respectively, and when the burden is changed, the current transformer is opened and destroyed instantaneously. Prevent what can be.

부담회로(11-1∼14-1)를 통해서 입력된 전류검출신호는 각각 정류부(11-2∼14-2)를 통해 각각 전파정류되고, 그 정류부(11-2∼14-2)를 통해 전파정류된 신호는 필터부(11-3∼14-3)를 통해 필터링되어 이득조정부(20)에 입력된다.The current detection signals input through the burden circuits 11-1 to 14-1 are full-wave rectified through the rectifiers 11-2 to 14-2, respectively, and through the rectifiers 11-2 to 14-2. The full-wave rectified signal is filtered through the filter units 11-3 to 14-3 and input to the gain adjusting unit 20.

이득조정부(20)는, 상기 중앙처리장치(40)의 제어를 받아 상기 표시구동부(100)의 어드레스(addr-1),(addr-2)에 의해 선택기(20-1),(20-2)가 이득제어신호를 발생하고, 그 선택기(20-1),(20-2)의 이득제어 신호에 의해 증폭부(21,22,23,24)가 상기 필터부(11-3,12-3), (13-3,14-3)의 출력신호를 각각 증폭하여 출력(output1∼output4)하게 된다. 여기서 이득은 2ⁿ으로 설정한다.The gain adjusting unit 20 is controlled by the central processing unit 40 and is selected by the selectors 20-1 and 20-2 by the addresses addr-1 and addr-2 of the display driver 100. ) Generates a gain control signal, and the amplification sections 21, 22, 23, and 24 provide the filter sections 11-3, 12- by the gain control signals of the selectors 20-1, 20-2. 3) and amplify the output signals of (13-3, 14-3) and output them (output 1 to output 4). Here the gain is set to 2Hz.

이득조정부(20)에서 이득저정되어 출력된 각상의 검출전류값은 아날로그/다지탈 변환부(30)에서 디지탈데이타로 변환되어 중앙처리장치(40)에 입력되는데, 그 아날로그/디지탈변환부(30)는, 중앙처리장치(40)의 제어에 의해 인터페이스부(31)가 이득조정부(20)를 통해 입력되는 각상의 전류값을 소정주기로 선택하여 출력시키고, 그 인터페이스부(31)를 통해 입력되는 전류값을 샘플/홀드회로(32)에서 샘플링 및 홀드시켜 아날로그/디지탈변환기(33)에서 디지탈데이타로 변환시킨다. 즉, 중앙처리장치(40)의 제어에 의해 아날로그 다지탈변환부(30)가 R,S,T,N상의 전류검출값을 소정주기로 입력받아 디지탈데이타로 변환시키게 된다.The detection current value of each phase that is gain-adjusted and output by the gain adjusting unit 20 is converted into digital data by the analog / digital conversion unit 30 and input to the central processing unit 40. The analog / digital conversion unit 30 ), The interface unit 31 selects and outputs the current value of each phase input through the gain adjusting unit 20 at a predetermined period under the control of the central processing unit 40, and is inputted through the interface unit 31. The current value is sampled and held in the sample / hold circuit 32 and converted into digital data in the analog / digital converter 33. That is, under the control of the central processing unit 40, the analog digital conversion unit 30 receives the current detection values of the R, S, T, and N phases at predetermined cycles and converts the digital data into digital data.

한편, 중앙처리장치(30)는, 스위치(SW1-SW6)를 통해 각설정치를 세팅하는데, 정격전류, 순시조건 및 트립시간의 선택을 위해서 테스트, 리세트, 증가, 7-세그먼트 시프트, 발광다이오드 이동, 모드선택등을 세팅하고, 그 스위치부(50)의 세팅값이 파워오프시 지워져서 재설정해주어야 하는 번거로움을 해소시키기 위해 이피롬(60)을 두어 세팅값을 유지시키도록 하였으며, 딥스위치부(70)를 통해 특성곡선을 선택하는데, 제1딥스위치(DIP-1)는 과부하 특성곡선을 선택하고 제2딥스위치(DIP-2)는 지락 전류에 대해 특성곡선을 선택하게 된다.On the other hand, the central processing unit 30 sets each set value through the switches SW1-SW6, and the test, reset, increase, 7-segment shift, and light emitting diodes are selected for selection of rated current, instantaneous condition and trip time. To set the movement, mode selection, etc., the setting value of the switch unit 50 is erased at power-off so as to remove the hassle that needs to be reset. A characteristic curve is selected through 70, wherein the first dip switch DIP-1 selects the overload characteristic curve and the second dip switch DIP-2 selects the characteristic curve for the ground current.

따라서, 중앙처리장치(40)는 아날로그/디지탈 변환부(30)에서 출력되는 검출 전류데이타와 딥 스위치부(70) 및 스위치부(50)에 의해 설정된 제어 특성에 따른 기준데이타를 연산하여 과전류검출제어를 하게된다. 즉, 중앙처리장치(40)의 제어에 의해 아날로그/디지탈변환부(30)의 출력데이타는 비교부(90)의 버퍼(91)를 통해 버퍼링되어 비교기(92)의 일측입력으로 입력되고, 상기 중앙처리장치(40)의 기준데이타가 그 비교기(92)의 비교입력으로 입력되어 비교된다. 이에 따라 비교부(90)에서 과전류 검출출력신호가 발생되면, 고장표시구동부(100)를 통해 고장표시부(110)의 발광다이오드를 구동시켜 해당고장표시를 하게되고, 이때 중앙처리장치(40)에 설정된 특성곡선에 따른 데이터에 의해 고장 표시구동부(100)의 구동부(102)에서 이득조정부(20)의 이득선택을 위한 제어신호(addr-1), (addr-2)가 출력되어 이득선택을 하게한다.Therefore, the central processing unit 40 calculates the detection current data output from the analog / digital conversion unit 30 and reference data according to control characteristics set by the dip switch unit 70 and the switch unit 50 to detect the overcurrent. Control. That is, under the control of the central processing unit 40, the output data of the analog / digital conversion unit 30 is buffered through the buffer 91 of the comparator 90 and input to one side input of the comparator 92. The reference data of the central processing unit 40 is input to the comparison input of the comparator 92 and compared. Accordingly, when the overcurrent detection output signal is generated in the comparator 90, the faulty display driver 100 drives the light emitting diode of the fault display unit 110 to display the corresponding fault, and the central processing unit 40 is then displayed. The control signal addr-1 or addr-2 for gain selection of the gain adjusting unit 20 is output from the driver 102 of the fault display driver 100 by the data according to the set characteristic curve to make the gain selection. do.

또한, 고장이 검출되어 고장표시가 되는 경우에 전류표시구동부(120)를 통해 전류표시부(130)를 구동시켜 고장전류값을 표시하게 한다. 즉, 전류표시는 중앙처리장치(40)가 제어신호발생부(140)를 통해 제어하여 고장발생시의 전류값을 사용자가 딥스위치를 통해 설정한 값에 의해 몇배로 출력시켜 7-세그먼트를 통해 표시한다.In addition, when a fault is detected and a fault is displayed, the current display unit 130 is driven through the current display driver 120 to display a fault current value. That is, the current display is controlled by the central processing unit 40 through the control signal generation unit 140 to output the current value at the time of failure by the value set by the user through the dip switch, and displayed through the 7-segment. do.

제4도는 본 발명에 의한 과전류 검출 특성곡선도로서, 이에 도시된 바와같이 ①은 장한시의 특성곡선으로 상.하로 이동시킬수 있도록 세팅이 가능하고, ②는 단한시를 세팅 한 경우로서 ①과 인터셉트하여 세팅값에 따라 트립시간 후 동작한다. 또, ②는 세팅하지 않는 경우에 ①의 장한시에만 동작 한다.4 is an overcurrent detection characteristic curve according to the present invention. As shown in the drawing, ① is set to move up and down in the characteristic curve of the long time, and ② is the case where the short time is set. It operates after trip time according to setting value. When ② is not set, it operates only in the long time of ①.

이상에서 설명한 바와같이 종래의 계전기에서는 각상별로 각각 설치하던 것을 본 발명에서는 3상 및 지락까지 한 유니트로서 용이함과, 기존의 다수의 유니트이었던 것을 하나의 유니트로 구현할 수 있어서 재고관리 품질관리등에 용이하며, 국제규격(IEC 255-4)을 만족시키는 효과가 있고, 또한, 성능상의 특징으로 각 특성 곡선마다 사용자가 원하는 특성곡선을 선택하여 부하조건에 따라 순시치와 인터셉트하여 단한시 성능까지 부가시킬수 있는 효과가 있다.As described above, in the conventional relay, each installation of each phase is easy as one unit up to three phases and ground faults, and a number of existing units can be implemented as one unit, which facilitates inventory management, quality control, and the like. In addition, it has the effect of satisfying international standard (IEC 255-4), and it can also add up to the short-time performance by intercepting the instantaneous value according to the load condition by selecting the desired characteristic curve for each characteristic curve. It works.

Claims (6)

전류변류기(CT)를 통해 각상(R,S,T,N상)의 전류를 입력(INPUT1∼INPUT4) 받아 전류부담을 시킨후 전파정류하고 필터링하는 상전류 검출부(10)와, 그 상전류 검출부(10)에서 출력되는 각상 출력신호의 이득을 조정하는 이득조정부(20)와, 그 이득조정부(20)의 출력신호를 샘플/홀드 시킨뒤 디지탈데이타로 변환시키는 아날로그/디지탈변환부(30)와, 사용자가 정격전류, 순시조건 및 트립시간등을 세팅시키기 위한 스위치부(50)와, 그 스위치부(50)의 세팅값을 전원오프시에도 유지시키기 위해 저장하는 이피롬(60)과, 과부하 및 지락 특성곡선을 선택하기 위한 딥스위치부(70)와, 그 딥스위치부(70)의 출력신호를 래치시키는 래치(80)와, 그 래치(80)의 출력신호, 상기 스위치부(50)의 출력신호등을 입력받고 상기 아날로그/디지탈변환부(30)의 각상 전류검출값을 입력받아 과전류 검출 및 표시제어등을 하는 중앙처리장치(40)와, 그 중앙처리장치(40)로부터 검출전류데이타와 기준데이타를 입력받아 비교하는 비교부(90)와, 그 비교부(90)의 출력데이타에 의해 고장표시부(110)를 구동시키고 상기 중앙처리장치(40)의 제어데이타에 의해 상기 이득제어부(20)에 이득제어시호(addr-1,addr-2)를 출력하는 고장표시구동부(100)와, 상기 중앙처리장치(40)로 부터 전류데이타를 입력받아 전류표시부(130)를 구동시키는 전류표시구동부(120)와, 상기 중앙처리장치(40)의 제어데이타에 의해 상기 전류표시부(130) 및 전류표시구동부(120)와, 상기 딥스위치부(70) 및 래치부(80)의 동작제어를 하는 제어신호 발생부(140)로 구성된 것을 특징으로 하는 디지탈 과전류 계전기.Phase current detection unit 10 for receiving current from each phase (R, S, T, N phases) through current transformer CT, receiving current load, and then rectifying and filtering the wave, and the phase current detection unit 10 A gain adjusting unit 20 for adjusting the gain of each phase output signal outputted from the control panel, an analog / digital conversion unit 30 for sampling / holding the output signal of the gain adjusting unit 20 and converting it into digital data, and a user. Switch unit 50 for setting the rated current, instantaneous condition, trip time, etc., ipirom 60 for storing the setting value of the switch unit 50 to be maintained even at power-off, overload and ground fault A dip switch unit 70 for selecting a characteristic curve, a latch 80 for latching an output signal of the dip switch unit 70, an output signal of the latch 80, and an output of the switch unit 50; Receives a signal lamp and receives the current detection value of each phase of the analog / digital converter 30 A central processing unit 40 for performing the flow detection and display control, a comparison unit 90 for receiving and comparing the detected current data and the reference data from the central processing unit 40, and the output of the comparison unit 90 The fault display driver 100 which drives the fault display unit 110 by data and outputs gain control signals addr-1 and addr-2 to the gain control unit 20 by the control data of the central processing unit 40. ), A current display driver 120 driving the current display unit 130 by receiving current data from the central processing unit 40, and the current display unit 130 by the control data of the central processing unit 40. And a current display driver (120), and a control signal generator (140) for controlling the operation of the dip switch unit (70) and the latch unit (80). 제1항에 있어서, 상기 상전류 검출부(10)는, 딥 스위치신호(dip-1), (dip-2)에 의해 저항값이 선택되어 3상전류입력(INPUT1∼INPUT4) 및 N상입력(INPUT4)전류를 부담시켜 입력받는 부담회로(11-1∼13-1)(14-1)와, 그 부담회로(11-1∼13-1)(14-1)의 출력신호를 각각 전파 정류하는 정류부(11-2∼14-2)와, 그 정류부(11-2∼14-2)의 출력신호를 필터링하는 필터부(11-3∼14-3)로 구성된 것을 특징으로 하는 디지탈 과전류 계전기.According to claim 1, The phase current detection unit 10, the resistance value is selected by the dip switch signal (dip-1) (dip-2), the three-phase current input (INPUT1 ~ INPUT4) and N-phase input (INPUT4) Rectifying section for full-wave rectifying the burden circuits 11-1 to 13-1 and 14-1 receiving the electric current and inputting the output signals of the burden circuits 11-1 to 13-1 and 14-1, respectively. (11-2 to 14-2) and filter sections (11-3 to 14-3) for filtering the output signals of the rectifiers (11-2 to 14-2). 제1항에 있어서, 상기 이득조정부(20)는, 상기 표시구동부(100)의 이득제어 어드레스(addr-1),(addr-2)에 의해 이득제어신호를 발생하는 선택기(20-1), (20-2)와, 그 선택기(20-1),(20-2)의 이득제어신호에 의해 이득제어되어 상기 필터부(11-3,12-3),(13-3,14-3)의 출력신호를 각각 증폭하여 출력하는 증폭부(21,22,23,24)로 구성된 것을 특징으로 하는 디지탈 과전류 계전기.The gain adjusting unit 20 includes: a selector 20-1 for generating a gain control signal by the gain control addresses addr-1 and addr-2 of the display driver 100; (20-2) and gain control by the gain control signals of the selectors 20-1 and 20-2 to control the filter units 11-3, 12-3, and 13-3, 14-3. Digital over-current relay, characterized in that composed of amplifying section (21, 22, 23, 24) for amplifying and outputting the output signal of each. 제1항에 있어서, 상기 아날로그/디지탈변환부(30)는, 상기 중앙처리장치(40)의 제어에 의해 상기 이득조정부(20)로 부터 전류검출 출력신호를 입력받는 인터페이스(31)와, 그 인터페이스(31)의 출력신호를 샘플/홀드시키는 샘플/홀드회로(32)와, 그샘플홀드회로(32)에 샘플/홀드신호를 출력함과 아울러 샘플/홀드된 전류검출신호를 디지탈데이타로 변환시키는 A/D변환기(33)로 구성된 것을 특징으로 하는 디지탈 과전류 계전기.The analog / digital converter (30) according to claim 1, further comprising: an interface (31) for receiving a current detection output signal from the gain adjuster (20) under the control of the central processing unit (40), and A sample / hold circuit 32 for sampling / holding an output signal of the interface 31 and a sample / hold signal are output to the sample-hold circuit 32, and the sample / holded current detection signal is converted into digital data. Digital overcurrent relay, characterized in that consisting of the A / D converter 33. 제1항에 있어서, 상기 딥 스위치부(70)는, 과부하 특성을 선택하는 딥 스위치(DIP-1)와, 지락 전류에 대한 특성을 선택하는 딥스위치(DIP-2)로 구성된 것을 특징으로 하는 디지탈 고전류 계전기.The dip switch unit 70 is configured of a dip switch DIP-1 for selecting an overload characteristic and a dip switch DIP-2 for selecting a characteristic for a ground current. Digital high current relay. 제1항에 있어서, 상기 고장표시부(110)는, 발광다이오드를 통해 해당선로(3상 및 지락)의 고장을 각각 표시할 수 있도록 구성되고, 전류표시부(130)는 중앙처리장치(40)의 제어에 의해 사용자가 설정한 특성에 따라 현재의 고장전류치를 7세그먼트를 통해 표시하도록 구성된 것을 특징으로 하는 디지탈 과전류 계전기.According to claim 1, wherein the fault display unit 110 is configured to display the fault of the corresponding line (three phases and ground fault) through the light emitting diode, respectively, and the current display unit 130 of the central processing unit 40 A digital overcurrent relay, characterized in that configured to display the current fault current value through seven segments in accordance with the characteristics set by the user by control.
KR1019910025181A 1991-12-30 1991-12-30 Over current relay KR940003002B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910025181A KR940003002B1 (en) 1991-12-30 1991-12-30 Over current relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910025181A KR940003002B1 (en) 1991-12-30 1991-12-30 Over current relay

Publications (2)

Publication Number Publication Date
KR930015338A KR930015338A (en) 1993-07-24
KR940003002B1 true KR940003002B1 (en) 1994-04-09

Family

ID=19326696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910025181A KR940003002B1 (en) 1991-12-30 1991-12-30 Over current relay

Country Status (1)

Country Link
KR (1) KR940003002B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7995329B2 (en) * 2006-01-20 2011-08-09 Adc Telecommunications, Inc. Modular power distribution system and methods
KR101437568B1 (en) * 2013-02-25 2014-09-04 주식회사 케이디파워 A earth leakage circuit breaker with a selection switch

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI262112B (en) * 2005-06-06 2006-09-21 Techway Ind Co Ltd Torque control device for electrical tools

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7995329B2 (en) * 2006-01-20 2011-08-09 Adc Telecommunications, Inc. Modular power distribution system and methods
US10554036B2 (en) 2006-01-20 2020-02-04 Commscope Technologies Llc Modular power distribution system and methods
KR101437568B1 (en) * 2013-02-25 2014-09-04 주식회사 케이디파워 A earth leakage circuit breaker with a selection switch

Also Published As

Publication number Publication date
KR930015338A (en) 1993-07-24

Similar Documents

Publication Publication Date Title
US5559719A (en) Digitally controlled circuit interrupter with improved automatic selection of sampling interval for 50 Hz and 60 Hz power systems
EP3161920B1 (en) Selective circuit breaker
US4682264A (en) Circuit breaker with digital solid-state trip unit fitted with a calibration circuit
JP2510508B2 (en) Digital solid trip device for circuit breaker
EP0513346A1 (en) Solid state current controlled interruption system.
EP0133968B1 (en) Solid state overcurrent detector
EP0674376B1 (en) Overcurrent trip unit with separately adjustable neutral protection
KR940003002B1 (en) Over current relay
JPH0993784A (en) Power saving and overload avoidance apparatus and power saving and overload avoidance method
JPH023370B2 (en)
KR102349343B1 (en) Switchboard having three phases open and netural line protecting function
Fidigatti et al. Effect of harmonic pollution on low voltage overcurrent protection
CA2462507A1 (en) Circuit breaker having analog override
Wang et al. Quantification of transient current signals in the viewpoint of overcurrent relays
KR0179874B1 (en) Overcurrent braking control apparatus of circuit breaker and its method
US20050099746A1 (en) Device and method for protection against overcurrents in an electrical energy distribution cabinet
KR100266510B1 (en) Digital relay measurement apparatus
KR200360940Y1 (en) Composite protective relay device having Rogowski Coil Current Transducer
KR0141821B1 (en) Digital ratio differential protection relay
KR101432452B1 (en) Switchgear including multi-feeder protection relay
KR950008418Y1 (en) Circuit for detecting disorder of a sources of electricity of electronic type of distributing board
RU2216086C1 (en) Device for limiting asymmetric short-circuit currents in multiphase high-voltage mains
EP4422010A1 (en) Method and circuit for short-circuit protection of dvr voltage variation compensator
KR100327448B1 (en) Electronic Mold Case Circuit Breaker having priority control function
Khattak et al. Design and Implementation of Protective Relays Benches

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070329

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee