KR940002625Y1 - Communication error rate reducing circuit for modem - Google Patents

Communication error rate reducing circuit for modem Download PDF

Info

Publication number
KR940002625Y1
KR940002625Y1 KR2019910001194U KR910001194U KR940002625Y1 KR 940002625 Y1 KR940002625 Y1 KR 940002625Y1 KR 2019910001194 U KR2019910001194 U KR 2019910001194U KR 910001194 U KR910001194 U KR 910001194U KR 940002625 Y1 KR940002625 Y1 KR 940002625Y1
Authority
KR
South Korea
Prior art keywords
modem
serial
output
ready signal
transmission
Prior art date
Application number
KR2019910001194U
Other languages
Korean (ko)
Other versions
KR920015491U (en
Inventor
김진호
Original Assignee
금성산전 주식회사
이희종
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성산전 주식회사, 이희종 filed Critical 금성산전 주식회사
Priority to KR2019910001194U priority Critical patent/KR940002625Y1/en
Publication of KR920015491U publication Critical patent/KR920015491U/en
Application granted granted Critical
Publication of KR940002625Y1 publication Critical patent/KR940002625Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/12Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/14Arrangements for detecting or preventing errors in the information received by using return channel in which the signals are sent back to the transmitter to be checked ; echo systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

내용 없음.No content.

Description

모뎀통신시 통신에러율 감소회로Communication error rate reduction circuit for modem communication

제 1 도는 모뎀을 이용한 종래의 컴퓨터 통신블럭도.1 is a conventional computer communication block using a modem.

제 2 도의 (a) 내지 (c)는 제 1 도에서 각 신호의 타이밍도.2 (a) to 2 (c) are timing diagrams of the signals in FIG.

제 3 도는 본 고안의 모뎀통신시 통신에러율의 감소회로도.3 is a circuit diagram of communication error rate reduction in modem communication of the present invention.

제 4 도의 (a) 내지 (e)는 제 1 도에 본 고안이 적용될때 각 제어신호의 타이밍도.(A) to (e) of FIG. 4 are timing diagrams of respective control signals when the present invention is applied to FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 직렬입출력기 2 : 라인구동기1: Serial I / O 2: Line Driver

3 : 라인수신기 4 : 콘넥터3: Line Receiver 4: Connector

5 : 모뎀 MM : 모노멀티5: modem MM: monomulti

I1-I7 : 인버터I1-I7: Inverter

본 고안은 모뎀을 이용한 컴퓨터의 통신 시스템에 있어서, 모뎀을 위한 직렬입출력기(Serial Input : SIO)에 관한것으로 특히, 2선식 모뎀의 통신에러율을 줄이는데 적당하도록한 직렬입출력기의 모뎀통신시 통신에러율 감소 회로에 관한 것이다.The present invention relates to a serial input / output (SIO) for a modem in a computer communication system using a modem. In particular, the communication error rate during modem communication of a serial input / output device suitable for reducing the communication error rate of a two-wire modem Relates to a reduction circuit.

제 1 도는 모뎀을 이용한 종래의 컴퓨터 통신 블록도로서 이에 도시한 바와 같이, 컴퓨터와 모뎀(5)사이에 위치하여 직렬입출력데이타를 처리하는 직렬입출력기(1)와, 상기 직렬입출력기(1)로부터 출력되는 송신데이타(TXD), 송신준비신호, 데이타 터미널 준비신호를 반전시켜 모뎀(5)에 출력하는 라인구동기(RS232C)(2)와, 상기 모뎀(5)으로부터 출력되는 수신데이타(Rxp), 수신준비완료신호, 데이타세트준비신호, 데이타 캐리검출신호를 반전시켜 상기 직렬입출력기(1)에 전송하는 라인수신기(3)로 구성된 것으로 여기서 미설명부호 '4'는 콘넥터이며, 이와같이 구성된 종래 통신 시스템의 작용을 제 2 도를 참조하여 상세히 설명하면 다음과 같다.1 is a block diagram of a conventional computer communication using a modem. As shown therein, a serial input / output device (1) disposed between a computer and a modem (5) and processing serial input / output data, and the serial input / output device (1) Transmission data (TXD) and transmission ready signal output from Data terminal ready signal The line driver (RS232C) 2 for inverting the output to the modem 5, the reception data Rxp and the reception ready signal output from the modem 5; Data set ready signal , Data carry detection signal The reference numeral '4' is a connector, and the operation of the conventional communication system configured as described above will be described in detail with reference to FIG. Same as

상대측모뎀, 자기측모뎀(5)을 통해 직렬입출력기(1)에 수신데이타(RXD)가 공급될 때 직렬입출력기(1)는 제 2 도(1)의 구간(T1)에 도시한 바와같이 송신준비신호,를 고전위로 출력하고, 이때 상기 모뎀(5), 콘넥터(4), 라인수신기(3)를 통해서 제 2 도 (b)의 구간(T1)에서와 같이 수신준비완료신호가 고전위로 공급되며, 이와 같은 상태에서 상기 직렬입출력(1)에 제 2c 도와 같이 저전위로 액티브된 데이타 캐리 검출신호가 공급된다.When the reception data RXD is supplied to the serial I / O 1 through the opposite side modem and the own side modem 5, the serial I / O 1 is shown in the section T1 of FIG. Transmission ready signal And output at high potential, and at this time, through the modem 5, the connector 4, and the line receiver 3, the reception ready signal as in the section T1 of FIG. Is supplied at a high potential, and in this state, the data carry detection signal activated at a low potential, such as 2c, to the serial I / O 1 Is supplied.

이후, 상기 직렬입출력기(1)에 공급되던 수신데이타(RXD)의 전송이 종료되는 순간상태측 모뎀의 캐리어가 없어지므로 제 2c 도의 구간(T2)에서와같이 상기 직렬입출력기(1)에 데이타 캐리 검출신호가 고전위로 인액티브되어 공급되는 동시에 그 직렬입출력기(1)는 송신준비상태가 되면서 제 2a 도의 구간(T2)에서와 같이 송신준비신호를 저전위로 액티브시켜 출력하게되는데, 이구간(T2)부터 자기측의 모뎀(5)에 송신 캐리어가 실리게 된다.Thereafter, the carrier of the modem on the state side disappears at the moment when the transmission of the reception data RXD supplied to the serial I / O 1 is terminated, so that the data is stored in the serial I / O 1 as in the section T2 of FIG. Carry Detection Signal Is supplied inactive at high potential and the serial I / O 1 is ready to transmit, with the ready signal for transmission as in section T2 of FIG. Is activated at low potential and is output. From this section T2, the transmission carrier is loaded on the modem 5 on its side.

상기의 송신준비구간(T2)이 종료되는 순간 상기 직렬데이타 입출력기(1)에는 상대측 모뎀으로부터 송출되어온 수신준비완료신호가 저전위로 액티브되어 공급되기 시작하고, 이때부터 상기 직렬입출력기(1)를 통해 송신데이타(TXD)가 전송되기 시작한다.At the end of the above transmission preparation section T2, the serial data input / output unit 1 receives the reception preparation completion signal transmitted from the modem of the other party. Is activated at a low potential and starts to be supplied, and from this time, transmission data TXD is transmitted through the serial I / O 1.

결국, 상기 모뎀(5)의 2라인에는 상기 직렬입출력기(1)가 수신모드이일 때 상대측 모뎀으로부터 송출된 캐리어가 실리게되고, 상기 직렬입출력기(1)가 송신모드로 절환되는 순간 다시 송출용 캐리어가 실리게 된다.As a result, two lines of the modem 5 carry carriers transmitted from the other modem when the serial I / O 1 is in the reception mode, and are resent when the serial I / O 1 switches to the transmission mode. The dragon carrier will be loaded.

이와같이 종래의 송신 시스템에 있어서는 송, 수신을 연속적으로 수행할 경우 모뎀의 라인상에 송신 캐리어에 있어서 수신 캐리어가 연속적으로 실리게 되므로 통신 에러가 빈번히 발생되는 결함이 있었다.As described above, in the conventional transmission system, when the transmission and reception are performed continuously, the reception carrier is continuously loaded on the transmission carrier on the line of the modem, so that a communication error frequently occurs.

본 고안은 이와같은 결함을 해결하기 위하여 송수신 모드가 변화되는 시점에서 인위적으로 소정시간동안 캐리어 공백 구간을 둘 수 있게 안출한 것으로 이를 첨부한 도면에 의하여 상세히 설명한다.In order to solve such a defect, the present invention devises a space for a carrier space for a predetermined time artificially at a time when a transmission / reception mode is changed, which will be described in detail with reference to the accompanying drawings.

제 3 도는 제 1 도에서 직렬입출력기(1)의 송신준비신호단자와 라인구동기(2)의 인버터(I2)입력단자 사이에 접속되는 본 고안의 모뎀통신시 통신에러율 감소회로로서 이에 도시한 바와같이, 직렬입출력기(1)의 송신준비신호단자를 모노멀티(MM)의 입력단자(A)에 접속함과 아울러 오아게이트(OR)의 일측입력단자에 접속하고, 상기 모노멀티(MM)의 출력단자(Q)를 상기 오아게이트(OR)의 타측입력단자에 접속한후, 그 오아게이트(OR)의 출력단자를 라인구동기(2)의 인버터(I2)입력단자에 접속하여 구성한 것으로 이와같이 구성된 본 고안의 작용 및 효과를 제 1 도 및 제 4 도를 참조하여 상세히 설명하면 다음과 같다.FIG. 3 is a signal ready signal terminal of the serial I / O 1 in FIG. And a communication error rate reduction circuit in modem communication of the present invention, which is connected between the inverter I2 input terminal of the line driver 2 and the transmission ready signal terminal of the serial I / O 1 as shown therein. Is connected to the input terminal (A) of the mono multi (MM), and is connected to one input terminal of the oragate (OR), and the output terminal (Q) of the mono multi (MM) of the ora gate (OR) After the other input terminal is connected, the output terminal of the OR gate (OR) is connected to the inverter I2 input terminal of the line driver 2, and the operation and effect of the present invention thus constructed are shown in FIGS. A detailed description with reference to the drawings is as follows.

직렬입출력기(1)와 인버터(I3), 콘덱터(4)를 모뎀(5)를 통해 상대측 모뎀에 데이타 터미널 준비신호를 송출하고, 상대측 모뎀, 자기측 모뎀(5), 콘넥터(4) 및 인버터(I6)를 통해 데이터 세트 준비신호를 공급받은후, 제 4 도(a)의 구간(T1)에서와 같이 송신준비신호를 고전위로 인액티브시켜 송출하고, 상대측 모뎀, 자기측 모뎀(5), 콘넥터(4) 및 인버터(I5)를 통해 상대측 모뎀으로부터 제 4 도(d)의 구간(T1)에서와 같이 고전위가 공급되면 이때, 그 직렬입출력기(1) 및 그를 통한 컴퓨터는 수신모드가 되어 수신데이타(RXD)를 공급받게되고, 이때 상기 직렬입출력기(1)에는 제 4 도(e)의 구간(T1)에서와 같이 데이타 캐리 검출신호가 저전위로 액티브되어 공급된다.Data terminal ready signal from the serial input / output (1), inverter (I3), and the converter (4) to the modem of the other party through the modem (5). The data set ready signal is transmitted through the other side modem, the own side modem (5), the connector (4), and the inverter (I6). After receiving the signal, as shown in the section T1 of FIG. Is sent out at high potential, and the high potential is increased from the other modem through the other modem, the own modem 5, the connector 4 and the inverter I5 as in the section T1 of FIG. When supplied, at this time, the serial I / O 1 and the computer through it are in a receiving mode to receive the reception data RXD. At this time, the serial I / O 1 is section T1 of FIG. Data carry detection signal as in Is supplied at low potential.

이후, 상기 직렬입출력기(1)의 수신모드가 종료되면 그로부터 제 4 도 (a)의 구간(T2)에서와 같이 저전위의 송신준비신호가 출력되어 오아게이트(OR)의 일측입력단자에 공급되는 동시에, 이때 발생된 하강에지신호(Falling Edge)에 의해 모노멀티(MM)의 출력단자(Q)에 시정수(T=R1, C1)동안 제 4 도 (b)의 구간(T2)에서와 같이 고전위가 출력되어, 상기 오아게이트(OR)의 타측입력단자에 공급되므로, 그 오아게이트(OR)의 출력단자에 제 4 도(c)의 구간(T2)에서와 같이 고전위가 출력된다.Thereafter, when the reception mode of the serial I / O 1 is terminated, the low-potential transmission ready signal as shown in the section T2 of FIG. Is output and supplied to one input terminal of the OR gate OR, and the time constant (T = R1, C1) is output to the output terminal Q of the mono multi (MM) by the falling edge signal (Falling Edge) generated at this time. While the high potential is output as in the section T2 of FIG. 4 (b) and supplied to the other input terminal of the oragate OR, the fourth terminal (c) is output to the output terminal of the oragate OR. The high potential is output as in the section T2).

그런데, 상기 오아게이트(OR)의 출력신호가 송신준비신호로 공급되므로 상기 직렬입출력기(1)에 출력되는 송신준비신호가 상기 모노멀티(MM)의 시정수(T)시간동안 지연되어 출력되는 결과가 되고, 이에 따라 상기 직렬입출력기(1)에 저전위의 송신준비신호가 출력되는 시점에서부터 상기 오아게이트(OR)의 출력단자에 저전위가 출력되는 시점까지 즉, 구간(T2)동안에는 모뎀(5)의 2선라인에 아무런 캐리어도 실리지 않는 캐리어 공백구간이 인위적으로 생기게 된다.However, the output signal of the OR gate is a transmission ready signal. Transmit ready signal outputted to the serial I / O 1 Is delayed for the time constant (T) time of the mono-multi (MM), resulting in a low potential transmission ready signal to the serial I / O 1 accordingly. Is generated from the time point at which the low potential is output to the output terminal of the oragate OR, that is, during the period T2, a carrier blank section in which no carrier is loaded on the two-line line of the modem 5 is artificially generated. do.

이후, 즉 상기 오아게이트(OR)의 출력단자에 저전위의 송신준비신호가 출력되는 시점부터 상기 모뎀(5)의 2라인에는 송신 캐리어가 실리게 되며, 구간(T3)에서부터 상기 직렬입출력기(1)에 수신준비완료신호가 고전위로 출력되고, 상기 송신준비신호가 저전위로 출력되는 순간 제 4e 도에서와같이 그 직렬입출력기(1)에 고전위의 데이타 캐리 디텍터신호가 공급되기 시작한다.After that, that is, the low potential transmission ready signal to the output terminal of the OR gate (OR) From the time point at which is outputted, a transmission carrier is loaded on two lines of the modem 5, and a reception ready signal is received from the section T3 to the serial I / O 1. Is output at high potential and the transmission ready signal The high-potential data carry detector signal to the serial I / O 1 as shown in FIG. Will be supplied.

이상에서 상세히 설명한 바와같이 본 고안은 단안정멀티바이브레이터를 이용하여 송신준비신호를 연장시킴으로써 모뎀의 라인상에 캐리어가 실리지 않은 구간을 두어 통신에러율을 줄일 수 있는 이점이 있다.As described in detail above, the present invention has an advantage of reducing a communication error rate by providing a section without a carrier on a line of a modem by extending a transmission ready signal using a monostable multivibrator.

Claims (1)

직렬입출력기(1) 및 모뎀(5)을 이용하여 통신망을 구축하는 컴퓨터 통신 시스템에 있어서, 상기 직렬입출력기(1)의 송신준비신호를 모노멀티(MM)의 입력신호로 제공하고, 상기 모노멀티(MM)의 출력신호 및 상기 송신준비신호를 오아링하여 지연된 송신준비신호를 생성하게 구성된 것을 특징으로 하는 모뎀통신시 통신에러율 감소회로.In a computer communication system for establishing a communication network by using a serial input / output device (1) and a modem (5), a transmission ready signal of the serial input / output device (1). Is provided as an input signal of the mono multi (MM), the output signal of the mono multi (MM) and the transmission ready signal Transmission ready signal delayed by ringing Communication error rate reduction circuit for modem communication, characterized in that configured to generate.
KR2019910001194U 1991-01-28 1991-01-28 Communication error rate reducing circuit for modem KR940002625Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910001194U KR940002625Y1 (en) 1991-01-28 1991-01-28 Communication error rate reducing circuit for modem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910001194U KR940002625Y1 (en) 1991-01-28 1991-01-28 Communication error rate reducing circuit for modem

Publications (2)

Publication Number Publication Date
KR920015491U KR920015491U (en) 1992-08-17
KR940002625Y1 true KR940002625Y1 (en) 1994-04-21

Family

ID=19310247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910001194U KR940002625Y1 (en) 1991-01-28 1991-01-28 Communication error rate reducing circuit for modem

Country Status (1)

Country Link
KR (1) KR940002625Y1 (en)

Also Published As

Publication number Publication date
KR920015491U (en) 1992-08-17

Similar Documents

Publication Publication Date Title
KR890001314A (en) Local area network system with multiple computer systems
US5295156A (en) Modem
KR940002625Y1 (en) Communication error rate reducing circuit for modem
KR830008237A (en) Communication Subsystem with Automatic Abbott on Transmission Underrun Communication Subsystem with Automatic Abbott on Transmission Underrun
JPH02141162A (en) Modulator-demodulator
US5155727A (en) Method of coupling a data transmitter unit to a signal line and apparatus for performing the invention
EP0214159A1 (en) Data bus pilot tone
JPS6245255A (en) Data reception system
JP3230308B2 (en) Ring LAN
JP2530748B2 (en) Data communication connection device, data communication system and data communication method
JP2506844B2 (en) Data terminal equipment
JP2811028B2 (en) RF band data communication device
JPS63212244A (en) Serial data transfer system
JPS61270952A (en) Data transmitting system
JP2513701B2 (en) Transmission request signal control method
JPS6022851A (en) Communication control system
JPS5958934A (en) Receiving circuit of bidirectional time division digital transmission
KR880008582A (en) Mutual Signal Inverter
JPH03226134A (en) Time division direction control transmitter
JPS63202172A (en) Signal detection method
JPH01176145A (en) Serial data transfer system
JPH07101889B2 (en) Narrow band direct printing telegraph device
KR910001574A (en) RS-232C multi-path controller and method
JPH0611121B2 (en) Burst detection circuit
JPS58161548A (en) 2-wire semidouble communication modem

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010330

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee