KR940002607Y1 - Power supply for two phase - Google Patents
Power supply for two phase Download PDFInfo
- Publication number
- KR940002607Y1 KR940002607Y1 KR2019910017013U KR910017013U KR940002607Y1 KR 940002607 Y1 KR940002607 Y1 KR 940002607Y1 KR 2019910017013 U KR2019910017013 U KR 2019910017013U KR 910017013 U KR910017013 U KR 910017013U KR 940002607 Y1 KR940002607 Y1 KR 940002607Y1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- transistor
- collector
- delay circuit
- inverter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
내용 없음.No content.
Description
제 1 도는 종래의 2상 전압발생회로.1 is a conventional two-phase voltage generation circuit.
제 2 도는 제 1 도의 회로의 주요 노드의 파형도.2 is a waveform diagram of the main nodes of the circuit of FIG.
제 3 도는 본 고안의 2상 전압 발생회로.3 is a two-phase voltage generator circuit of the present invention.
제 4 도는 제 2 도 회로의 주요노드의 파형도.4 is a waveform diagram of a main node of the second circuit.
본 고안은 2상(相) 전압발생회로에 관한 것으로, 특히 상절환시 전원에서 접지사이로 트랜지스터를 통하여 발생하는 관통전류의 흐름을 방지하도록 구성한 2상 전압발생회로에 관한 것이다.The present invention relates to a two-phase voltage generator circuit, and more particularly to a two-phase voltage generator circuit configured to prevent the flow of through current generated through the transistor from the power supply to the ground during phase switching.
종래의 2상 전압발생회로인 브리지출력회로는 제 1 도에 도시된 바와같이, 모터(M)에 구동전류를 공급하는 Q1, Q2, Q3, Q4로 브릿지형으로 된 파우워단과, 파우워단의 Q3와 Q4에 제어용 베어스전류를 공급하는 Q7, Q8, R3, R4로 된 제1제어회로 및 Q5, Q6, R1, R2로 된 제2제어회로가 대칭으로 되어있다.The bridge output circuit, which is a conventional two-phase voltage generation circuit, has a power stage bridged with Q1, Q2, Q3, and Q4 for supplying a driving current to the motor M, as shown in FIG. The first control circuits of Q7, Q8, R3, and R4 and the second control circuits of Q5, Q6, R1, and R2 that supply the control bare currents to Q3 and Q4 are symmetrical.
모터(M)에 인가되는 전압방향의 결정은 제1 및 제2 인버터(G1, G2)와 제1트랜지스터 Q9및 제2트랜지스터 Q10으로 구성되어 있는 방향설정회로에서 한다.The determination of the voltage direction applied to the motor M is made by the direction setting circuit composed of the first and second inverters G 1 and G 2 , the first transistor Q 9 and the second transistor Q 10 .
이러한 종래의 모터구동회로의 동작은 다음과 같다.The operation of the conventional motor drive circuit is as follows.
방향설정회로의 입력단자인 DIR단자에 하이상태의 신호가 입력되면 G1의 출력은 로우가 되고 G2의 출력은 하이가 된다. 따라서 Q9가 온이되고 Q10은 오프가 된다. Q9가 온이되면 Q8의 베이스에 전류가 공급되어 Q8 및 Q7이 온되고, Q4가 온된다. 또 Q10이 오프이기 때문에 Q6 및 Q5가 오프가 되고 Q3역시 오프가 된다.When the high signal is inputted to the DIR terminal of the direction setting circuit, the output of G1 goes low and the output of G2 goes high. So Q9 is on and Q10 is off. When Q9 is turned on, current is supplied to the base of Q8, Q8 and Q7 are turned on, and Q4 is turned on. Since Q10 is off, Q6 and Q5 are off and Q3 is also off.
Q4가 온 되면 R5를 통하여 Q1의 베이스전류가 공급되므로 Q1역시 온되어 모터 M의 양단에, 전압이 인가되어 전류 I가 흐르며 모터가 구동된다. 이때 Q3가 오프이므로 Q2은 온되지 못하고 오프상태로 있게된다.When Q4 is turned on, the base current of Q1 is supplied through R5, so Q1 is also turned on, and a voltage is applied to both ends of motor M so that current I flows and the motor is driven. At this time, since Q3 is off, Q2 cannot be turned on and remains off.
한편 DOR단자가 로우가 되면 Q9는 오프, Q10은 온이되어 Q6, Q5, Q3, Q2가 온 되고, A10, Q8, Q7, Q4, Q1은 오프되어서 모타에는 방대방향으로 전압이 인가된다.On the other hand, when the DOR terminal goes low, Q9 is turned off, Q10 is turned on, and Q6, Q5, Q3, and Q2 are turned on, and A10, Q8, Q7, Q4, and Q1 are turned off, and a voltage is applied to the motor in a massive direction.
그러나, 이러한 종래의 회로에서는 모터에 인가되는 전압의 방향을 바꿀때 즉 DIR신호를 하이에서 로우로 또는 로우에서 하이로 전환한 때 제 2 도에서 보인 전류 I의 파형과 같이 Q3과 Q4가 동시에 온 되는 순간에 Q1 및 Q2도 동시에 온되어 전원에서 접지로 큰 관통전류가 흐르게 된다.However, in such a conventional circuit, when the direction of voltage applied to the motor is changed, that is, when the DIR signal is changed from high to low or from low to high, Q3 and Q4 are turned on at the same time as the waveform of current I shown in FIG. At the moment, Q1 and Q2 are also turned on at the same time, and large through current flows from the power supply to ground.
본 고안은 종래회로에서 이와같이 관통 전류가 흐르는 것을 방지할 수 있도록 방향설정 회로와 제어회로 사이에 지연회로를 삽입시켜 Q3, Q4가 동시에 온 되는 순간이 발생되지 못하게 한 것이다.The present invention prevents the instant of turning on Q3 and Q4 at the same time by inserting a delay circuit between the direction setting circuit and the control circuit so as to prevent the passage current through the conventional circuit.
제 3 도는 본 고안의 일 실시례를 도시한 것이고 제 4 도는 그 파형도이다.3 shows an embodiment of the present invention and FIG. 4 is a waveform diagram thereof.
제 3 도의 2상 전압발생회로는 제 1 도의 회로에서 제1 및 제2지연회로가 부가된 점에서만 상이하다.The two-phase voltage generator circuit of FIG. 3 differs only in that the first and second delay circuits are added in the circuit of FIG.
제 3 도에서 Q21에서 Q30까지의 트랜지스터 기능은 제 1 도에서의 Q1에서 Q10까지의 트랜지스터의 기능과 같다.The transistor function from Q21 to Q30 in FIG. 3 is the same as that of Q1 to Q10 in FIG.
제2지연회로는 Q31, C1, R25로 구성되고, 제1지연회로는 Q32, C2, R26으로 구성된다. 제2지연회로의 C1과 Q31콜렉터는 서로 접속되어서 Q30의 콜렉터에 연결되고, C1의 나머지 단자와 R25와 Q31베이스는 서로 접속되어 Q29의 콜렉터에 연결되며, Q31의 에미터와 R25의 나머지 한 단자는 접지된다.The second delay circuit is composed of Q31, C1, and R25, and the first delay circuit is composed of Q32, C2, and R26. The C 1 and Q 31 collectors of the second delay circuit are connected to each other and connected to the collector of Q 30. The remaining terminals of C 1 and the R 25 and Q 31 bases are connected to each other and connected to the collector of Q29. And the other terminal of R25 are grounded.
제1지연회로는 제2지연회로와 대응되게 접속된다.The first delay circuit is connected to correspond with the second delay circuit.
이렇게 구성된 본 고안의 실시례의 동작을 제 4 도를 참조하면서 설명하면 다음과 같다.When explaining the operation of the embodiment of the present invention configured as described with reference to Figure 4 as follows.
방향 전환단자 DIR이 하이상태라고 하면 Q29가 온 상태이고 Q30은 오프 상태로 되어서 Q28, Q27, Q24, Q21이 온 상태가 되고, Q26, Q25, Q23, Q22가 오프상태로 있게된다.If the direction change terminal DIR is high, Q29 is on, Q30 is off, and Q28, Q27, Q24, and Q21 are on, and Q26, Q25, Q23, and Q22 are off.
이때 C2에는 제 4 도에서 VP2로 보인 파형과 같이 3Vbe가 충전되어 있고 C1에는 VP1과 같이 접지전위상태로 되어서 충전전하가 없는 상태이다.At this time, 3Vbe is charged to C2 as shown by the waveform shown as VP2 in FIG. 4, and C1 is charged to the ground potential state as shown by VP1.
이런 상태에서 DIR단자에 로우신호가 입력되면 Q29는 오프되고 Q30은 온으로 변한다. 또 Q31은 오프되고 Q32는 온되어 C1은 충전되기 시작하고 C2는 Q32를 통하여 순간적으로 방전한다. C1의 충전전압 즉 Q31의 콜렉터에 걸리는 전압인 VP1이 3Vbe가 되면 비로서 Q26, Q25, Q23 및 Q22가 온 되어 모타에 반대방향의 전압이 인가된다. 이 반대방향의 전압이 인가되기 전에 Q28, Q27, Q24 및 Q21 오프되어 있다.In this state, if low signal is input to DIR terminal, Q29 is off and Q30 is on. Q31 turns off, Q32 turns on, C1 begins to charge, and C2 discharges momentarily through Q32. When VP1, the charging voltage of C1, that is, the voltage across the collector of Q31, becomes 3Vbe, Q26, Q25, Q23, and Q22 are turned on, and the opposite voltage is applied to the motor. Q28, Q27, Q24 and Q21 are turned off before this reverse voltage is applied.
즉 Q23이 온 되기 이전에 Q24가 이미 오프되어 있기 때문에 Q21 및 Q23으로 통하는 관통전류와 Q22 및 Q24로 흐르는, 관통전류의 발생이 억제된다.That is, since Q24 is already off before Q23 is turned on, generation of through current flowing through Q21 and Q23 and through current flowing through Q22 and Q24 is suppressed.
다시 DIR이 하이로 변하면 VIP이 먼저 접지 전위로 떨어지고 VP2가 제2지연회로에 의하여 서서히 상승하게 되어 C2와 R26으로 정해지는 소정의 시간만큼 지연되어서 3Vbe까지 상승하게 되며, 이렇게 되면 Q28, Q27, Q24 및 Q21이 온되어 모터에 다시 정방향의 전압이 인가되게 된다. VP1이 3Vbe이하로 하강할 때 이미 Q26, Q25, Q23 및 Q22가 오프되므로 Q24가 Q23과 동시에 온되는 경우는 없게된다.When DIR goes high again, VIP drops to ground potential first and VP2 slowly rises by the second delay circuit, delaying for a predetermined time defined by C2 and R26 and rising to 3Vbe. And Q21 is turned on so that a positive voltage is applied to the motor again. When VP1 falls below 3Vbe, Q26, Q25, Q23 and Q22 are already off, so there is no case that Q24 turns on at the same time as Q23.
따라서 종래기술의 문제점이었던 관통전류의 발생이 억제되어 모터구동회로의 효율을 높이고, 순간 노이즈도 없앨 수 있으며 전압방향이 전환될 때 모터의 순간적인 회전수 변동도 억제할 수 있게된다.Therefore, the generation of through current, which is a problem of the prior art, is suppressed, thereby improving the efficiency of the motor driving circuit, eliminating instantaneous noise, and suppressing the instantaneous rotational speed fluctuation of the motor when the voltage direction is changed.
본 고안의 실시례에서는 2상전압발생기의 부하로서 모터를 연결하여 설명하였지만 모터대신 다른 전력부하를 연결하여도 된다.In the embodiment of the present invention has been described by connecting the motor as a load of the two-phase voltage generator, other power load may be connected instead of the motor.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019910017013U KR940002607Y1 (en) | 1991-10-14 | 1991-10-14 | Power supply for two phase |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019910017013U KR940002607Y1 (en) | 1991-10-14 | 1991-10-14 | Power supply for two phase |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930009893U KR930009893U (en) | 1993-05-26 |
KR940002607Y1 true KR940002607Y1 (en) | 1994-04-21 |
Family
ID=19320508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019910017013U KR940002607Y1 (en) | 1991-10-14 | 1991-10-14 | Power supply for two phase |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940002607Y1 (en) |
-
1991
- 1991-10-14 KR KR2019910017013U patent/KR940002607Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930009893U (en) | 1993-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2164155B1 (en) | Electronic element driving circuit | |
US5532916A (en) | Voltage converting circuit and multiphase clock generating circuit used for driving the same | |
EP0703666B1 (en) | A control circuit with a level shifter for switching an electronic switch | |
US4617481A (en) | Amplifier circuit free from leakage between input and output ports | |
EP0703667B1 (en) | An integrated control circuit with a level shifter for switching an electronic switch | |
US6114826A (en) | Stepping motor driving apparatus having small time constant regenerative current path | |
US4339672A (en) | Delay circuit constituted by MISFETs | |
US6211709B1 (en) | Pulse generating apparatus | |
WO1993020617A1 (en) | Digital clock selection and changeover apparatus | |
US4237388A (en) | Inverter circuit | |
US6194955B1 (en) | Current source switch circuit | |
US5231343A (en) | Driving apparatus for stepping motor capable of restraining motor noise | |
KR940002607Y1 (en) | Power supply for two phase | |
EP0641078A1 (en) | Ring oscillator circuit for VCO | |
US5760628A (en) | Circuit and method for generating pulses in response to the edges of an input signal | |
EP0432472A2 (en) | Signal output circuit having bipolar transistor in output stage and arranged in CMOS semiconductor integrated circuit | |
JPH0213821B2 (en) | ||
EP0168230B1 (en) | Unitary multiplexer decoder circuit | |
US4755739A (en) | Switched direct voltage converter | |
KR940000866Y1 (en) | Arrangement for controlling electric motor | |
JPH0124983Y2 (en) | ||
KR930003904Y1 (en) | Stabilized clock recycling circuit | |
JP2803439B2 (en) | Logic circuit | |
JPH0421393A (en) | Pwm control circuit | |
JPH0442615A (en) | Semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20030318 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |