KR940001837B1 - Circuit for controlling signal transmission of catv - Google Patents

Circuit for controlling signal transmission of catv Download PDF

Info

Publication number
KR940001837B1
KR940001837B1 KR1019900018791A KR900018791A KR940001837B1 KR 940001837 B1 KR940001837 B1 KR 940001837B1 KR 1019900018791 A KR1019900018791 A KR 1019900018791A KR 900018791 A KR900018791 A KR 900018791A KR 940001837 B1 KR940001837 B1 KR 940001837B1
Authority
KR
South Korea
Prior art keywords
impedance
variable
broadband
matching
impedance matching
Prior art date
Application number
KR1019900018791A
Other languages
Korean (ko)
Other versions
KR920011263A (en
Inventor
이근영
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019900018791A priority Critical patent/KR940001837B1/en
Publication of KR920011263A publication Critical patent/KR920011263A/en
Application granted granted Critical
Publication of KR940001837B1 publication Critical patent/KR940001837B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/10—Adaptations for transmission by electrical cable

Abstract

The circuit is for matching an impedance of a CATV transmitter with a broadband. A variable impedance matching filter (1) comprises a variable inductor (VL1) connected to a source terminal (P1) in series and a variable capacitor (VC1) connected to the variable inductor (VL1) in parallel. The number of variable impedance matching filters are connected in cascade so that the broadband interfacing circuit has near constant gain throughout the broad band frequency range.

Description

광대역 정합 제어회로Broadband matching control circuit

제1도는 종래의 광대역 정합 제어회로도.1 is a conventional broadband matching control circuit diagram.

제2도는 본 발명에 따른 광대역 정합 제어회로도.2 is a broadband matching control circuit diagram according to the present invention.

제3도는 주파수대별 리턴로스를 나타낸 파형도.3 is a waveform diagram showing return loss by frequency band.

제4도는 본 발명에 따른 임피던스 매칭회로도.4 is an impedance matching circuit diagram according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1∼N : 가변임피던스 매칭필터 VL1∼VLN: 가변인덕터1 to N: variable impedance matching filter VL 1 to VL N : variable inductor

Vc1∼Vc2: 가변캐패시터 P1 : 소스단Vc 1 to Vc 2 : Variable capacitor P1: Source terminal

P2 : 로드단P2: Rod End

본 발명은 CATV 전송장치의 광대역 정합 제어기에 관한 것으로, 특히 광대역의 주파수에 따라 일정한 임피던스 성분을 갖도록 조절할 수 있는 광대역 정합 제어회로에 관한 것이다.The present invention relates to a broadband matching controller of a CATV transmitter, and more particularly, to a broadband matching control circuit that can be adjusted to have a constant impedance component according to a frequency of a broadband.

종래에는 제1도에서 보는 바와 같이 광대역상에서 인덕턴스 매칭회로를 이용하여 매칭시켰다. 제1도에서 인덕터(L)와 캐패시터(C) 두 개의 콤포넌트로 가능한 배치법은 4가지가 있다. 이중 제1a도, 제1b도는 저역필터 구성이고, 제1c도, 제1d도는 고역필터 구성이다.Conventionally, as shown in FIG. 1, an inductance matching circuit is used for wideband matching. In FIG. 1, there are four possible placement methods for the two components of the inductor L and the capacitor C. FIG. 1a and 1b show a low pass filter, and FIG. 1c and 1d show a high pass filter.

여기서 제1a도를 이용하여 100Ω의 임피던스(Impedance)를 갖는 소스저항(Rs)과 1000Ω의 임피던스를 갖는 로드저항(RL)에서 300㎒까지 임피던스를 구하게 되면, 소스(Source)에서 로드(Load)를 바라보는 임피던스(impedance)는 용량성 리액턴스(jB)와 로드저항(RL)의 병렬의 합과 같으므로 이를 식으로 도시하면Here, if the impedance up to 300 MHz is obtained from the source resistor Rs having an impedance of 100 Ω and the load resistance R L having the impedance of 1000 Ω using FIG. The impedance looking at is equal to the sum of the parallel of the capacitive reactance (jB) and the load resistance (R L ).

이 된다. Becomes

여기서 jA : 인덕터(L)의 유도 리액턴스(XL), jB : 캐패시터(C)의 용량성 리액턴스(Xc), RL: 로드저항, Zo : 소스저항(Rs)의 임피던스이다.Where jA is the inductive reactance X L of the inductor L, jB is the capacitive reactance X c of the capacitor C, R L is the load resistance, and Zo is the impedance of the source resistance R s .

따라서 B=333이 되고,이 된다.So B = 333 Becomes

그러므로 이 된다. 이로인해 임피던스매칭을 위한 인덕턴스(L)은 160nH이고 캐패시턴스(C)는 1.6PF이 된다.therefore Becomes As a result, the inductance L for impedance matching is 160 nH and the capacitance C is 1.6 PF.

이상의 제1a도에서 설명한 바와 같이 소스(source)나 로드(Load)의 임피던스(Impedance)가 사용코저 하는 주파수 대역내에서 일정한 임피던스 성분을 갖게 되면 이것을 적용하여 임피던스 매칭을 실현할 수 있으나, 광대역에서는 저항, 캐패시터, 인덕터가 주파수에 따라 특성이 변하게 되므로 주파수에 따라 소스와 로드의 임피던스가 변화되어 일정한 임피던스 성분을 갖을 수 없는 문제점이 있었다.As described in FIG. 1A, if the impedance of a source or a load has a constant impedance component within a frequency band used, impedance matching may be applied by applying the same. Since the capacitor and the inductor change characteristics according to the frequency, the impedance of the source and the load changes according to the frequency, so that there is a problem that the capacitor cannot have a constant impedance component.

따라서 본 발명의 목적은 광대역상에서 일정한 임피던스 매칭이 되도록 가변할 수 있는 광대역 정합 제어회로를 제공함에 있다.It is therefore an object of the present invention to provide a broadband matching control circuit that can be varied to achieve constant impedance matching over a wideband.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 따른 임피던스 매칭회로도로서 소스단(P1)과 로드단(P2) 사이에 가변인덕터(VL1)와 가변캐피시터(VC1)로 구성된 가변임피던스매칭 필터(1)가 N개로 직렬 접속구성된다. 또한 주파수에 따라 가변인덕터(VL1)와 가변캐패시터(VC1)로 구성된 가변임피던스 매칭 필터(1)가 1개로 구성될 수 있고 N개로 구성될 수 있다.FIG. 2 is an impedance matching circuit diagram according to the present invention. The variable impedance matching filter 1 composed of the variable inductor VL1 and the variable capacitor VC1 between the source terminal P1 and the load terminal P2 is connected in series with N units. do. In addition, the variable impedance matching filter 1 including the variable inductor VL1 and the variable capacitor VC1 according to the frequency may be composed of one or N.

제3도는 주파수대별 리턴로스를 나타낸 파형도이고, 제4도는 본 발명에 따른 임피던스 매칭회로도이다.3 is a waveform diagram showing return loss by frequency band, and FIG. 4 is an impedance matching circuit diagram according to the present invention.

상기 구성에 의거 본 발명의 일실시예를 제2∼4도를 참조하여 상세히 설명한다.Based on the above configuration, an embodiment of the present invention will be described in detail with reference to FIGS.

여기서 DUT(Divice Under Test; 이하 DUT라함)는 특성 임피던스가 75Ω이고, 상기 DUT의 변화할 수 있는 값이 노말라이즈(Normalize)하여 임피던스(Z)=R+jX 형태로 나타낼 수 있다.Here, the DUT (Divice Under Test (hereinafter referred to as DUT)) has a characteristic impedance of 75 kHz, and the changeable value of the DUT is normalized to be represented in the form of impedance (Z) = R + jX.

제3도와 같이 두 개의 주파수 부근에서 임피던스 매칭을 개선할 소지가 있다고 가정하면, 제3도와 같이 리턴로스(Return Loss)를 갖고 원하는 스펙을 -16dB라고 가정한다. 그러면 200㎒에서 복소수 값이 Z1=1.4+j0.2이고 300㎒에서는 Z2=0.7+j0.3이라고 한다면 제2도의 한 개의 가변 임피던스 매칭 필터(1)가 제4도에 도시된 임피던스 매칭회로와 동일하다고 가정하고 제4도를 참조하여 본 발명을 설명한다.Assuming that there is a possibility of improving impedance matching near two frequencies as shown in FIG. 3, it is assumed that the desired specification is -16dB with Return Loss as shown in FIG. Then, if the complex value is Z1 = 1.4 + j0.2 at 200 MHz and Z2 = 0.7 + j0.3 at 300 MHz, one variable impedance matching filter 1 of FIG. 2 is connected to the impedance matching circuit shown in FIG. Assuming the same description, the present invention will be described with reference to FIG.

소스에서 로드를 바라보는 임피던스는 캐패시터(C)의 용량성 리액턴스(-jB)와 로드저항(RL)의 임피던스(Z1) 병렬의 합과 같으므로 식으로 풀면,The impedance seen from the source to the load is equal to the sum of the capacitive reactance (-jB) of the capacitor (C) and the impedance (Z 1 ) parallel of the load resistance (R L ).

가 된다. 여기서 Zo는 저항(R1)과 인덕터(L1)의 임피던스이고, jA은 인덕터(L2)의 유도 리액턴스(XL)이며, jA1은 인덕터(L1)의 유도 리액턴스(XL)이고, -jB은 캐패시터(C)의 용량성리액턴스(Xc)이다. Becomes Wherein Zo is the resistance (R1) and inductor, and the impedance of (L1), jA is inductive reactance (X L), and the induction of jA1 the inductor (L1) reactance (X L) of the inductor (L2), a capacitor is -jB (C) is the capacitive reactance (X c ).

따라서이 된다.therefore Becomes

여기서가 되어 A, B는 RL＞R1일 때 +가 되고, RL＜R1일 때 -가 된다.here And A and B become + when R L > R 1 and-when R L <R 1.

이때 RL=1이면 A, B는 하기 식(1), (2)와 같이 된다.At this time, when R L = 1, A and B become as shown in the following formulas (1) and (2).

이때 계측기에 의해 측정된 RL=1이고 200㎒에서 임피던스 Z1=1.4+j0.2이므로,Since R L = 1 measured by the instrument and impedance Z1 = 1.4 + j0.2 at 200 MHz,

가 되어 200㎒에서 임피던스 매칭 인덕턴스=1.2이고 저항=1.87이다. The impedance matching inductance = 1.2 and the resistance = 1.87 at 200 MHz.

또한 마찬가지로 300㎒에서 RL=1이고, Z2=0.7+j0.3이므로Similarly, at 300 MHz, R L = 1 and Z2 = 0.7 + j0.3

가 되어 300㎒에서 임피던스 매칭 인덕턴스=0.4이고 캐패시턴스=1.53이 된다. The impedance matching inductance = 0.4 and the capacitance = 1.53 at 300 MHz.

여기서 상기한 제4도가 75Ω계라 하고 순수 캐패시턴스 값과 인덕턴스값을 구하면, 200㎒에서 인덕턴스 j1.2→wL=2πfL이 되어Here, if the fourth degree described above is 75 kV and the pure capacitance value and the inductance value are obtained, the inductance j1.2 → wL = 2πfL is obtained at 200 MHz.

가 된다. Becomes

그리고 200㎒에서 임피던스 매칭 저항 -j1,87→1.87×75=140Ω이 된다.At 200 MHz, the impedance matching resistance is -j1,87-&gt;

또한 300㎒에서는 임피던스 인덕터가 되고 임피던스 매칭 캐패시턴스Also, at 300 MHz, the impedance inductor Impedance matching capacitance

이 된다. Becomes

따라서이 된다.therefore Becomes

이때 상기한 200㎒와 300㎒의 주파수 임피던스 매칭값을 합하게 되면 일정한 임피던스가 조정이 된다.At this time, the sum of the frequency impedance matching values of the 200 MHz and the 300 MHz, the constant impedance is adjusted.

상술한 바와 같이 CATV 전송장치에 있어서 광대역에서 주파수 성분에 따라 일정한 임피던스 성분을 갖도록 임피던스를 조절할 수 있는 이점이 있다.As described above, in the CATV transmitter, there is an advantage in that the impedance can be adjusted to have a constant impedance component according to the frequency component in the wideband.

Claims (2)

CATV 전송장치의 광대역 정합 제어회로에 있어서 소스단(P1)에 가변인덕터(VL1)가 연결되어 로드단(P2)에 접속되고, 상기 가변인덕터(VL1)에 가변캐패시터(VC1)가 연결되어 접지되도록 구성된 가변임피던스 매칭 필터(1)를 구비하여 광대역의 주파수에 따라 임피던스가 조정되도록 동작함을 특징으로 하는 광대역 정합 제어회로.In the broadband matching control circuit of the CATV transmitter, the variable inductor VL1 is connected to the source terminal P1 and connected to the load terminal P2, and the variable capacitor VC1 is connected to the variable inductor VL1 and grounded. Broadband matching control circuit comprising a variable impedance matching filter (1) configured to operate so that the impedance is adjusted according to the broadband frequency. 제1항에 있어서 상기 가변임피던스 매칭 필터(1)가, 다수개로 직렬 연결되어 임피던스 값을 가변조정함을 특징으로 하는 광대역 정합 제어회로.The broadband matched control circuit according to claim 1, wherein the variable impedance matching filter (1) is connected in series to variably adjust an impedance value.
KR1019900018791A 1990-11-20 1990-11-20 Circuit for controlling signal transmission of catv KR940001837B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900018791A KR940001837B1 (en) 1990-11-20 1990-11-20 Circuit for controlling signal transmission of catv

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900018791A KR940001837B1 (en) 1990-11-20 1990-11-20 Circuit for controlling signal transmission of catv

Publications (2)

Publication Number Publication Date
KR920011263A KR920011263A (en) 1992-06-27
KR940001837B1 true KR940001837B1 (en) 1994-03-09

Family

ID=19306249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900018791A KR940001837B1 (en) 1990-11-20 1990-11-20 Circuit for controlling signal transmission of catv

Country Status (1)

Country Link
KR (1) KR940001837B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333803B1 (en) * 2009-12-09 2013-11-29 한국전자통신연구원 The Antenna for EMC Measurement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333803B1 (en) * 2009-12-09 2013-11-29 한국전자통신연구원 The Antenna for EMC Measurement

Also Published As

Publication number Publication date
KR920011263A (en) 1992-06-27

Similar Documents

Publication Publication Date Title
US6331815B1 (en) Dual-frequency matching circuit
US5204643A (en) Controllable high-frequency attenuator
US5006810A (en) Second order active filters
JP3080723B2 (en) Filter circuit and filter integrated circuit
US4839617A (en) Bandpass filter circuit arrangement
US4947136A (en) Variable gain distributed amplifier
KR940001837B1 (en) Circuit for controlling signal transmission of catv
US5051711A (en) Variable bandwidth crystal filter with varactor diodes
US5130677A (en) Signal termination circuit
JPH07193407A (en) Attenuator
US4123732A (en) Method of making tuned resonance passive electronic filters
US20030058060A1 (en) Noise reduction high frequency circuit
US3534278A (en) Variolossers having substantially flat frequency response characteristics at all loss settings
GB2310959A (en) Matching circuit for an antenna
EP1248367A1 (en) Active circuit simulating an inductance
JPH0313111A (en) Voltage control attenuator
US6546235B1 (en) System for cancelling distortion in an electronic circuit
JPH0290709A (en) Transistor amplifier
US3980965A (en) Frequency response control circuit apparatus
NO165979C (en) DEVICE FOR HIGH-FREQUENCY ENERGY DISTRIBUTION.
SU1626330A1 (en) Controlled pi-shaped attenuator
US2457528A (en) Electric transforming arrangement
US2494499A (en) Bridge network
CN110581693A (en) Ultra-wideband power amplifier bias circuit
JPS62298207A (en) Gate bias circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040220

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee