KR940001610B1 - Out-put terminal saving circuit of radio apparatus - Google Patents

Out-put terminal saving circuit of radio apparatus Download PDF

Info

Publication number
KR940001610B1
KR940001610B1 KR1019910003525A KR910003525A KR940001610B1 KR 940001610 B1 KR940001610 B1 KR 940001610B1 KR 1019910003525 A KR1019910003525 A KR 1019910003525A KR 910003525 A KR910003525 A KR 910003525A KR 940001610 B1 KR940001610 B1 KR 940001610B1
Authority
KR
South Korea
Prior art keywords
npn transistor
terminal
port
resistor
stage
Prior art date
Application number
KR1019910003525A
Other languages
Korean (ko)
Other versions
KR920019119A (en
Inventor
나상택
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR1019910003525A priority Critical patent/KR940001610B1/en
Publication of KR920019119A publication Critical patent/KR920019119A/en
Application granted granted Critical
Publication of KR940001610B1 publication Critical patent/KR940001610B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
    • H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Transceivers (AREA)
  • Amplifiers (AREA)

Abstract

The circuit prevents damage caused to a terminal when a send key is pressed in the absent of antenna, by using a cheap device. The circuit includes a PNP transistor (13) connected to a power amplifier (2) and a power supply, a first NPN transistor (14) controlled by a control signal generated by a CPU, a second NPN transistor (15) connected to an emitter of the first NPN transistor (14), a switch (12) having A port connected to a base of the second NPN transistor, B port connected to a power, and C port connected to the ground.

Description

무선기기의 출력단 보호회로Output stage protection circuit of wireless equipment

제1도는 종래기술을 나타내는 블록도.1 is a block diagram showing the prior art.

제2도는 본 발명의 일실시예를 나타내는 회로도.2 is a circuit diagram showing an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : TX VCO부 2 : 전력 증폭부1: TX VCO part 2: power amplifier

3 : 분리부 4 : 듀플렉서3: separation unit 4: duplexer

5 : 안테나 12 : 스위치5 antenna 12 switch

13, 14, 15 : 트랜지스터 R1 내지 R6 : 저항13, 14, and 15: transistors R1 to R6: resistors

본 발명은 출력단 보호회로에 관한 것으로서, 특히 카폰등에 사용되어 출력단 부품을 보호하는 무선기기의 보호회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output stage protection circuit, and more particularly, to a protection circuit of a wireless device used for a car phone to protect an output stage component.

출력이 높은 무선기기의 출력단에서 안테나를 끼우지 않은 상태, 즉 출력단의 회로가 불안정하거나, 사용자가 안테나가 끼워져 있는 줄 알고 차안에서 송신명령(Send) 키를 눌러 출력이 송신될 경우에는 반사계수가 1이 되어 정재파비가 무한대가 된다. 그러므로 고출력이 그대로 출력단으로 거꾸로 입력되어 출력단의 고가 부품을 파괴하곤 했다.The reflection coefficient is 1 when the antenna is not inserted at the output of the high-powered wireless device, that is, when the output circuit is unstable or when the user knows that the antenna is fitted and presses the Send key in the car. The standing wave ratio becomes infinite. Therefore, the high output was inputted to the output stage as it is, and the expensive components of the output stage were destroyed.

종래에는 상기한 문제점을 해결하기 위하여 제1도에 나타난 바와 같이 TX VCO부(1)와, 상기 TX VCO부(1)에 연결된 전력 증폭부(2)와, 상기 전력 증폭부(2)에 연결된 분리부(3)와, 상기 분리부(3)에 연결된 듀플렉서(4)와, 상기 듀플렉서(4)에 연결된 안테나(5)로 구성되어 다음과 같은 작용을 하였다. 분리부(3)는 한 방향으로만 신호를 통과시키기 때문에 출력이 안나가야 할 경우에 출력이 나가는 경우 분리부(3)에서 출력단으로 거꾸로 입력된 고출력이 감쇄를 하여 TX VCO부(1)와 전력 증폭부(2)를 보호하게 하였다. 그러나 분리부(3)가 고가의 부품이라서 제품의 비용이 상승되는 문제점이 있었다.Conventionally, in order to solve the above problem, as shown in FIG. 1, the TX VCO unit 1, the power amplifier 2 connected to the TX VCO unit 1, and the power amplifier 2 are connected. The separation unit 3, the duplexer 4 connected to the separation unit 3, and the antenna 5 connected to the duplexer 4 was configured as follows. Since the separation unit 3 passes the signal only in one direction, when the output goes out when the output should go out, the high output input backward from the separation unit 3 to the output stage is attenuated and the TX VCO unit 1 The amplification part 2 was protected. However, since the separation part 3 is an expensive part, there is a problem in that the cost of the product is increased.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로서 부품값이 저렴한 소자를 이용하여 상기 분리부(3)의 역할을 대체함으로써 제품의 비용을 절감시킬 수 있는 무선기기의 출력단 보호회로를 제공함에 그 목적이 있다.An object of the present invention is to provide an output terminal protection circuit of a wireless device that can reduce the cost of the product by replacing the role of the separation unit 3 by using a device having a low component value as an object to solve the above problems. There is this.

본 발명은 상기 목적을 달성하기 위하여, TX VCO부와, 상기 TX VCO부에 연결된 전력 증폭부와, 상기 전력 증폭부에 연결된 듀플렉서 및, 상기 듀플렉서에 연결된 안테나로 구성된 출력단 회로를 보호하기 위한 출력단 보호회로에 있어서, 상기 전력 증폭부에 콜렉터단이 연결되며 에미터단에는 전원이 공급되는 PNP 트랜지스터, 상기 PNP 트랜지스터의 베이스단에 콜렉터단이 연결되며 베이스단은 CPU 제어단(도면에 도시하지 않았음)에 연결된 제1 NPN 트랜지스터, 상기 제1 NPN 트랜지스터의 에미터단이 콜렉터단과 연결되며 에미터단은 접지되어 있는 제2 NPN 트랜지스터, 상기 제2 NPN 트랜지스터의 베이스단이 A 포트에 연결되며 B 포트는 전원단에 연결되고 C 포트는 접지되어 있는 스위칭 수단, 상기 스위치 수단과 듀플렉서에 연결된 커넥터로 구성된다.In order to achieve the above object, the present invention provides an output stage protection circuit for protecting an output circuit including a TX VCO unit, a power amplifier connected to the TX VCO unit, a duplexer connected to the power amplifier, and an antenna connected to the duplexer. In the circuit, a collector stage is connected to the power amplification unit, a emitter stage is connected to a PNP transistor supplied with power, a collector stage is connected to a base stage of the PNP transistor, and the base stage is a CPU control stage (not shown). A first NPN transistor connected to the first NPN transistor, an emitter terminal of the first NPN transistor is connected to a collector terminal, and an emitter terminal is connected to a grounded second NPN transistor, and a base terminal of the second NPN transistor is connected to an A port, and a B port is a power supply terminal. The C port consists of a switching means connected to ground and a connector connected to the switch means and the duplexer.

이하 첨부된 제2도를 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to FIG. 2.

도면에서 1은 TX VCO부, 2는 전력 증폭부, 4는 듀플렉서, 5는 안테나, 12는 스위치, 13은 PNP 트랜지스터, 14와 15는 NPN 트랜지스터, 16은 TNC 커넥터, R1 내지 R6은 저항을 나타낸다.In the figure, 1 is a TX VCO, 2 is a power amplifier, 4 is a duplexer, 5 is an antenna, 12 is a switch, 13 is a PNP transistor, 14 and 15 are NPN transistors, 16 is a TNC connector, and R1 to R6 are resistors. .

출력단 보호회로는 제1도에서 나타난 상기 전력 증폭부(2)에 일단이 연결된 저항(R1), 상기 저항(R1)의 타단에 콜렉터단이 연결되며 에미터단에 전원이 공급되는 PNP 트랜지스터(13), 상기 PNP 트랜지스터(13)의 베이스단에 콜렉터단이 연결되며 베이스단은 CPU 제어단(도면에 도시하지 않았음)과 연결된 NPN 트랜지스터(14), 상기 NPN 트랜지스터(14)의 에미터단에 일단이 연결된 저항(R4), 상기 저항(R4)의 타단에 콜렉터단이 연결되고 에미터단은 접지되어 있는 NPN 트랜지스터(15), 상기 NPN 트랜지스터(15)의 베이스단에 A 포트가 연결되어 있는 스위치(12), 상기 스위치(12)의 A 포트에 연결되어 있는 TNC 커넥터(16), 상기 PNP 트랜지스터(13)의 에미터단과 베이스단 사이에 연결된 저항(R2), 상기 NPN 트랜지스터(14)의 베이스단과 CPU 제어단 사이에 연결된 저항(R3), 일단이 전원과 연결되며 타단은 스위치(12)의 B 포트에 연결된 저항(R5), 일단은 스위치(12)의 C 포트에 연결되며 타단은 접지되어 있는 저항(R6)으로 구성되어 다음과 같은 동작을 한다.The output stage protection circuit includes a resistor R1 having one end connected to the power amplifier 2 shown in FIG. 1 and a PNP transistor 13 having a collector end connected to the other end of the resistor R1 and supplied with an emitter end. The NPN transistor 14 is connected to the base end of the PNP transistor 13, and the base end is connected to the NPN transistor 14 and the emitter end of the NPN transistor 14. The connected resistor R4, the collector terminal is connected to the other end of the resistor R4, the emitter terminal is grounded NPN transistor 15, the switch A port is connected to the base terminal of the NPN transistor 15 ), A TNC connector 16 connected to the A port of the switch 12, a resistor R2 connected between the emitter terminal and the base terminal of the PNP transistor 13, the base terminal of the NPN transistor 14, and the CPU. Resistor (R3) connected between control stages, one end of power And the other end is connected to a resistance (R5) connected to the B port of switch 12, one end is connected to the port C of the switch 12 is the other end is composed of a resistance (R6), which is grounded to the following operations:

TNC 커넥터(16)는 끼우고 뺄 수 있는 구조로 되어 있고 스위치(12)는 눌려진 상태에서 띄게 되면 다시 튀어 나오는 구조로 되어 있다. TNC 커넥터(16)를 끼우면 자동으로 스위치(12)가 눌려지고 스위치(12)의 A 포트와 B 포트가 연결되며 TNC 커넥터(16)를 빼면 스위치(12)가 떨어지고 스위치(12)의 A 포트와 C 포트가 연결된다. TNC 커넥터(16)를 끼우지 않게 되면 스위치(12)의 A 포트가 C 포트에 연결되어 NPN 트랜지스터(15)의 베이스의 전압이 '로우'상태가 되어 NPN 트랜지스터(15)는 도통이 안되므로 PNP 트랜지스터(13)와 NPN 트랜지스터(14) 역시 도통이 되지 않게 된다. 그러므로 전력 증폭부(2)에 전원이 차단되어 전력증폭이 되질 않게 되고 출력이 나가지 않게 된다. TNC 커넥터(16)를 끼우면 스위치(12)의 A 포트가 B 포트와 연결되고 NPN 트랜지스터(15)의 베이스단 전압이 '하이'상태가 되어 도통된다. 때문에 CPU 제어단자에 CPU가 송신할 경우 NPN 트랜지스터(14)의 베이스단에 '하이'상태의 전압이 인가되면 PNP 트랜지스터(13)의 베이스와 에미터단에 전류가 흐르게 되고 NPN 트랜지스터(14)의 콜렉터 전류 및 NPN 트랜지스터(15)의 콜렉터 전류가 흐를 수 있게 되어 PNP 트랜지스터(13)의 콜렉터 전류가 흘러서 전력 증폭부(2)의 공급 전원 입력단에 전원이 공급된다. 전력 증폭부(2)에 전원이 공급되면 전력이 증폭되고 전력 증폭부(2)에 인가된 신호는 증폭된 후 출력된다.The TNC connector 16 has a structure that can be inserted and removed, and the switch 12 has a structure that protrudes again when it is lifted up in a depressed state. When the TNC connector 16 is inserted, the switch 12 is automatically pressed, and the A and B ports of the switch 12 are connected. When the TNC connector 16 is removed, the switch 12 is dropped and the A port of the switch 12 The C port is connected. If the TNC connector 16 is not inserted, the A port of the switch 12 is connected to the C port, and the voltage of the base of the NPN transistor 15 becomes 'low' state, so that the NPN transistor 15 is not conductive, so the PNP transistor ( 13) and the NPN transistor 14 also do not conduct. Therefore, power is cut off from the power amplification unit 2 so that the power amplification is not performed and the output does not go out. When the TNC connector 16 is inserted, the A port of the switch 12 is connected to the B port, and the base terminal voltage of the NPN transistor 15 becomes 'high' to conduct. Therefore, when the CPU transmits to the CPU control terminal, when a high voltage is applied to the base terminal of the NPN transistor 14, current flows to the base and emitter terminals of the PNP transistor 13, and the collector of the NPN transistor 14 The current and the collector current of the NPN transistor 15 can flow, so that the collector current of the PNP transistor 13 flows to supply power to the supply power input terminal of the power amplifier 2. When power is supplied to the power amplifier 2, the power is amplified and the signal applied to the power amplifier 2 is amplified and output.

상기한 바와 같이 본 발명은 부품값이 저렴한 소자를 이용하여 출력단의 파괴를 방지함으로서 경제적인 효과가 있다.As described above, the present invention has an economic effect by preventing the destruction of the output stage by using a device having a low component value.

Claims (2)

TX VCO부(1)와, 상기 TX VCOQN(1)에 연결된 전력 증폭부(2)와, 상기 전력 증폭부(2)에 연결된 듀플렉서(4) 및, 상기 듀플렉서(4)에 연결된 안테나(5)로 구성된 출력단 회로를 보호하기 위한 무선기기의 출력단 보호회로에 있어서; 상기 전력 증폭부(2)에 콜렉터단이 연결되며 에미터단에는 전원이 공급되는 PNP 트랜지스터(13), 상기 PNP 트랜지스터(13)의 베이스단에 콜렉터단이 연결되며 베이스단은 CPU 제어단(도면에 도시하지 않았음)에 연결된 제1 NPN 트랜지스터(14), 상기 제1 NPN 트랜지스터(14)의 에미터단이 콜렉터단과 연결되며 에미터단은 접지되어 있는 제2 NPN 트랜지스터(15), 상기 제2 NPN 트랜지스터(15)의 베이스단이 A 포트에 연결되며 B 포트는 전원단에 연결되고 C 포트는 접지되어 있는 스위칭 수단(12), 상기 스위치 수단(12)과 듀플렉서(4)에 연결된 커넥터(16)로 구성되어 출력한 회로를 보호하는 것을 특징으로 하는 무선기기의 출력단 보호회로.TX VCO unit 1, power amplifier 2 connected to TX VCOQN 1, duplexer 4 connected to power amplifier 2, and antenna 5 connected to duplexer 4. An output terminal protection circuit of a wireless device for protecting an output terminal circuit comprising: The collector stage is connected to the power amplification unit 2, the emitter stage is connected to the PNP transistor 13 to which power is supplied, and the collector stage is connected to the base stage of the PNP transistor 13, and the base stage is a CPU control stage (Fig. (Not shown), the second NPN transistor 14 having the first NPN transistor 14, the emitter terminal of the first NPN transistor 14 connected to the collector terminal, and the emitter terminal being grounded, the second NPN transistor The base end of (15) is connected to the A port, the B port is connected to the power supply end, and the C port is grounded by a switching means 12, a connector 16 connected to the switch means 12 and the duplexer (4). An output terminal protection circuit of a wireless device, characterized in that the circuit configured to protect the output. 제1항에 있어서, 상기 전력 증폭부(2)와 PNP 트랜지스터(13)의 에미터단 사이에 연결된 제1저항(R1), 상기 PNP 트랜지스터(13)의 콜렉터단과 베이스단 사이에 연결된 제2저항(R2), 상기 제1 NPN 트랜지스터(14)의 베이스단에 연결된 제3저항(R3), 상기 제1 NPN 트랜지스터(14)의 에미터단과 상기 제2 NPN 트랜지스터(15)의 콜렉터단 사이에 연결된 제4저항(R4), 상기 스위칭 수단(12)의 B 포트에 연결된 제5저항(R5) 및 C 포트에 연결된 제6저항(R6)을 더 포함하는 것을 특징으로 하는 무선기기의 출력단 보호회로.The method of claim 1, wherein the first resistor R1 connected between the power amplifier 2 and the emitter terminal of the PNP transistor 13, and the second resistor connected between the collector terminal and the base terminal of the PNP transistor 13 R2), a third resistor R3 connected to the base terminal of the first NPN transistor 14, a third terminal connected between the emitter terminal of the first NPN transistor 14 and the collector terminal of the second NPN transistor 15; And a fourth resistor (R4), a fifth resistor (R5) connected to the B port of the switching means (12), and a sixth resistor (R6) connected to the C port.
KR1019910003525A 1991-03-05 1991-03-05 Out-put terminal saving circuit of radio apparatus KR940001610B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910003525A KR940001610B1 (en) 1991-03-05 1991-03-05 Out-put terminal saving circuit of radio apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910003525A KR940001610B1 (en) 1991-03-05 1991-03-05 Out-put terminal saving circuit of radio apparatus

Publications (2)

Publication Number Publication Date
KR920019119A KR920019119A (en) 1992-10-22
KR940001610B1 true KR940001610B1 (en) 1994-02-25

Family

ID=19311790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910003525A KR940001610B1 (en) 1991-03-05 1991-03-05 Out-put terminal saving circuit of radio apparatus

Country Status (1)

Country Link
KR (1) KR940001610B1 (en)

Also Published As

Publication number Publication date
KR920019119A (en) 1992-10-22

Similar Documents

Publication Publication Date Title
JP3904817B2 (en) Power amplifier module
US4216517A (en) Protection circuit for power amplifier
KR0164408B1 (en) Circuits protecting power amplifier
WO1984002622A1 (en) Comparator circuit having reduced input bias current
KR880002637B1 (en) Transistor protection circuit
US5268649A (en) Bias circuit for bipolar transistors
EP0280327A2 (en) Audio output amplifier
KR940001610B1 (en) Out-put terminal saving circuit of radio apparatus
EP0132863B1 (en) Protection circuit
GB1500364A (en) Dc static switch circuit with transistor surge current pass capability
US5548462A (en) Protective circuit
US4644294A (en) Device for protecting a push-pull output stage against a short-circuit between the output terminal and the positive pole of the supply
US3508162A (en) Means for limiting current in a power supply amplifier
WO1998021820A1 (en) Arrangement for protecting the output transistors in a power amplifier
US4149124A (en) Thermal protection of amplifiers
US6469460B1 (en) Portable wireless terminal having separated vibration embodying circuit for alerting a user of an incoming call
US20030067329A1 (en) Dual use of an integrated circuit pin and the switching of signals at said pin
US4306162A (en) R-S Flip-flop circuit having a predetermined initial operating condition
KR960006095Y1 (en) Dc bias stability circuit
JPH0115239Y2 (en)
JP3111616B2 (en) Input short-circuit protection circuit
KR200152288Y1 (en) Signal line switching control circuit
KR900011175Y1 (en) Control and protecting circuit for s.m.p.s.
JPH05327358A (en) Amplifier circuit for transmission
KR19980046091A (en) Overvoltage Breaker Circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030120

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee