KR940001478Y1 - Op amplifier - Google Patents

Op amplifier Download PDF

Info

Publication number
KR940001478Y1
KR940001478Y1 KR2019910022570U KR910022570U KR940001478Y1 KR 940001478 Y1 KR940001478 Y1 KR 940001478Y1 KR 2019910022570 U KR2019910022570 U KR 2019910022570U KR 910022570 U KR910022570 U KR 910022570U KR 940001478 Y1 KR940001478 Y1 KR 940001478Y1
Authority
KR
South Korea
Prior art keywords
transistor
base
collector
type
vin
Prior art date
Application number
KR2019910022570U
Other languages
Korean (ko)
Other versions
KR930016647U (en
Inventor
김학봉
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910022570U priority Critical patent/KR940001478Y1/en
Publication of KR930016647U publication Critical patent/KR930016647U/en
Application granted granted Critical
Publication of KR940001478Y1 publication Critical patent/KR940001478Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45248—Indexing scheme relating to differential amplifiers the dif amp being designed for improving the slew rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.No content.

Description

연산 증폭기Operational amplifier

제1도는 종래 연산 증폭기의 회로도.1 is a circuit diagram of a conventional operational amplifier.

제2도는 본 고안 연산 증폭기의 회로도.2 is a circuit diagram of the inventive operational amplifier.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

Q1, Q2, Q8, Q11, Q12, Q16~Q18, Q20, Q22 : 피형 트랜지스터Q1, Q2, Q8, Q11, Q12, Q16 to Q18, Q20, Q22: Type transistor

Q3~Q7, Q13~Q15, Q16, Q21 : 엔형 트랜지스터Q3 ~ Q7, Q13 ~ Q15, Q16, Q21: N-type transistor

IS0, IS1, IS: 정전류원 D1, D2, D11, D12 : 다이오드I S0 , I S1 , I S : constant current source D1, D2, D11, D12: diode

R1~R3, R11, R12 : 저항 CL: 부하 콘덴서R1 ~ R3, R11, R12: Resistor C L : Load Capacitor

본 고안은 고속 동작하는 연산 증폭기에 관한 것으로, 특히 입력신호가 큰 신호일때 출력신호가 입력신호의 변화율에 따라 변화하여 출력하도록 한 연산 증폭기에 관한 것이다.The present invention relates to an operational amplifier operating at high speed, and more particularly to an operational amplifier that outputs the output signal changes according to the rate of change of the input signal when the input signal is a large signal.

제1도는 종래 연산 증폭기의 회로도로서, 이에 도시한 바와같이 전압(Vcc)이 인가된 정전류원(IS0)의 출력단에 저항(R1), (R2)을 병렬 접속하고, 그 저항(R1)의 타측단자를 입력신호(Vin-)이 인가된 피형 트랜지스터(Q1)의 에미터에 접속하고, 그 피형 트랜지스터(Q1)의 콜렉터에 에미터가 접지된 엔형 트랜지스터(Q3)의 베이스와 콜렉터를 공통 접속하여 그 접속점을 에미터가 접지된 엔형 트랜지스터(Q4)에 접속하며, 상기 저항(R2)의 타측단자를 입력신호(Vin+)이 인가된 피형 트랜지스터(Q2)의 에미터를 접속하고, 그 피형 트랜지스터(Q2)와 상기 엔형 트랜지스터(Q4)의 콜렉터를 전압(Vcc)이 콜렉터에 인가된 엔형 트랜지스터(Q5)의 베이스에 공통 접속하며, 그 엔형 트랜지스터(Q5)의 에미터를 한쪽단자가 접지된 저항(R3)과 에미터가 접지된 엔형 트랜지스터(Q6)의 베이스에 공통 접속함과 아울러, 전압(Vcc)이 인가된 정전류원(IS1)의 출력단을 전압(Vcc)이 콜렉터에 인가된 엔형 트랜지스터(Q7)의 베이스에 접속함과 동시에 다이오드(D1), (D2)을 통해 상기 엔형 트랜지스터(Q6)의 콜렉터에 콜렉터가 접지된 피형 트랜지스터(Q8)의 베이스에 접속하고, 상기 엔형 트랜지스터(Q7)와 피형 트랜지스터(Q8)의 에미터를 공통 접속하여 그 접속점에서 출력신호(Vo)를 얻으며, 그 접속점과 접지 사이에 부하콘덴서(CL)를 접속하여 구성된 것으로, 이 종래 회로의 동작과정을 설명하면 다음과 같다.FIG. 1 is a circuit diagram of a conventional operational amplifier, in which resistors R1 and R2 are connected in parallel to an output terminal of a constant current source I S0 to which a voltage Vcc is applied, as shown in FIG. The other terminal is connected to the emitter of the transistor Q1 to which the input signal Vin - is applied, and the base and collector of the N-type transistor Q3 having the emitter grounded to the collector of the transistor Q1 are connected in common. The connection point is connected to the N-type transistor Q4 having the emitter grounded, and the other terminal of the resistor R2 is connected to the emitter of the transistor Q2 to which the input signal Vin + is applied. The collector of transistor Q2 and the N-type transistor Q4 are commonly connected to the base of the N-type transistor Q5 to which the voltage Vcc is applied to the collector, and the emitter of the N-type transistor Q5 is grounded at one terminal. The resistor of the resistor (R3) and the emitter grounded N-type transistor (Q6) Commonly connected to a switch box and, at the same time, the voltage (Vcc) and at the same time connected to the base of the applied constant current source (I S1) enhyeong transistor (Q7) output to the voltage (Vcc) is applied to the collector of the diode (D1), (D2) is connected to the base of the transistor Q8 having the collector grounded to the collector of the N-type transistor Q6, the emitters of the N-type transistor Q7 and the Q-type transistor Q8 are connected in common, and the connection point thereof. The output signal Vo is obtained at, and the load capacitor C L is connected between the connection point and the ground. The operation of the conventional circuit will be described as follows.

먼저, 피형 트랜지스터(Q1), (Q2)에 입력신호(Vin+), (Vin-)가 인가되면 각 트랜지스터(Q1), (Q2)의 콜렉터로 전류(I1), (I2)가 흐르고, 그 전류(I1), (I2)가 커런트 미러(Current Mirror)인 엔형 트랜지스터(Q3), (Q4)에 의해 출력전류(Io)가 출력되며, 이것을 식으로 표시하면 다음과 같다.First, when input signals Vin + and Vin - are applied to the transistors Q1 and Q2, currents I1 and I2 flow through the collectors of the transistors Q1 and Q2. The output current Io is outputted by the N-type transistors Q3 and Q4 in which the currents I1 and I2 are current mirrors.

Vin=Vin+-Vin- Vin = Vin + -Vin -

Io=I2-I1=gm2Vin=gm2VinIo = I2-I1 = g m2 Vin = g m2 Vin

여기서, gm1, gm2는 피형 트랜지스터(Q1), (Q2)의 트랜스 콘덕턴스이며, 출력전류(Io)는 트랜지스터(Q2), (Q4)의 접속점에서 얻는 전류이다.Here, g m1 and g m2 are transconductances of the transistors Q1 and Q2, and the output current Io is a current obtained at the connection point of the transistors Q2 and Q4.

즉, 입력신호(Vin)가 작은 값으로 인가되면 출력신호(Vo)는 정상적인 이득을 얻는다.That is, when the input signal Vin is applied with a small value, the output signal Vo obtains a normal gain.

이때, 스텝펑션의 큰 입력신호(Vin)가 입력되면 입력신호(Vin-)가 입력신호(Vin+)보다 크면 전류(I1)이 전류(I2)보다 커지므로 입력신호(Vin)는 저전위의 값이 되고, 엔형 트랜지스터(Q5), (Q6)가 턴오프되며, 정전류원(IS1)이 다이오드(D1), (D2)를 통해 인가된 피형 트랜지스터(Q8)도 턴오프된다.At this time, when a large input signal Vin of the step function is inputted, if the input signal Vin − is greater than the input signal Vin + , the current I1 becomes larger than the current I2, and thus the input signal Vin has a low potential. Value, the N-type transistors Q5 and Q6 are turned off, and the shaped transistor Q8 to which the constant current source I S1 is applied through the diodes D1 and D2 is also turned off.

따라서, 정전류원(IS1)이 인가된 엔형 트랜지스터(Q7)가 턴온하여 전압(Vcc)이 부하콘덴서(CL)에 충전된다.Accordingly, the N-type transistor Q7 to which the constant current source I S1 is applied is turned on so that the voltage Vcc is charged to the load capacitor C L.

즉, 트랜지스터(Q7)를 통해 전압(Vcc)이 부하콘덴서(CL)에 충전되므로 출력신호(Vo)는 저전위에서 고전위로 변하는 램프(Ramp)형태의 출력이 된다.That is, since the voltage Vcc is charged to the load capacitor C L through the transistor Q7, the output signal Vo becomes an output in the form of a ramp that changes from low potential to high potential.

한편, 입력신호(Vin+)가 입력신호(Vin-)보다 크면 전류(I2)가 전류(I1)보다 크게 되고, 입력신호(Vin)가 고전위가 되어 엔형 트랜지스터(Q5)가 턴온되므로 엔형 트랜지스터(Q6)도 턴온된다.On the other hand, when the input signal Vin + is greater than the input signal Vin − , the current I2 becomes larger than the current I1, the input signal Vin becomes high potential, and the yen transistor Q5 is turned on so that the yen transistor Q6 is also turned on.

따라서, 정전류원(IS1)이 다이오드(D1), (D5)를 통해 트랜지스터(Q6)로 접지되므로 엔형 트랜지스터(Q7)는 턴오프되고, 피형 트랜지스터(Q8)는 턴온되어 부하 콘덴서(CL)는 방전된다.Accordingly, since the constant current source I S1 is grounded to the transistor Q6 through the diodes D1 and D5, the N-type transistor Q7 is turned off and the shaped transistor Q8 is turned on to load the capacitor C L. Is discharged.

즉, 트랜지스터(Q8)를 통해 부하 콘덴서(CL)의 전위를 방전시키므로 출력신호(Vo)는 고전위에서 저전위로 변하는 램프형태의 출력이 된다.That is, since the potential of the load capacitor C L is discharged through the transistor Q8, the output signal Vo becomes a lamp-type output that changes from a high potential to a low potential.

따라서, 이와같은 종래 회로는 출력 바이어스인 정전류원(IS1)이 항상 일정하므로 입력신호의 변화에 따라서 출력신호의 변화는 항상 일정 비율로 나타나게 된다.Therefore, in such a conventional circuit, since the constant current source I S1 , which is an output bias, is always constant, the change of the output signal always appears at a constant rate according to the change of the input signal.

즉, Sr(Siew Rate)=여기서 IL=K(상수)이다.That is, Sr (Siew Rate) = Where I L = K (constant).

그러므로, 출력신호의 변화율은 입력신호에 상관없이 항상 일정한 값을 가지므로 큰 값의 신호가 입력되면 출력신호는 왜곡되어 나타는 문제점이 있었다.Therefore, since the rate of change of the output signal always has a constant value regardless of the input signal, when a large value signal is input, the output signal is distorted.

본 고안은 이러한 문제점을 감안하여 전압(Vcc)이 인가된 정전류원(IS)에 저항(R11), (R12)을 병렬로 연결하고, 그 저항(R11)의 타측단자를 입력신호(Vin+)가 인가된 피형 트랜지스터(Q11)의 에미터에 접속하며, 그 피형 트랜지스터(Q11)의 콜렉터를 에미터가 접지된 엔형 트랜지스터(Q13)의 베이스와 콜렉터에 공통 접속하여 그 접속점을 에미터가 접지된 엔형 트랜지스터(Q14), (Q15)에 접속하고, 상기 저항(R12)의 타측단자를 입력신호(Vin-)가 인가된 피형 트랜지스터(Q12)의 에미터에 연결하며, 상기 피형 트랜지스터(Q12)와 엔형 트랜지스터(Q14)의 콜렉터를 피형 트랜지스터(Q18)와 엔형 트랜지스터(Q19)의 베이스에 공통 접속함과 아울러, 상기 엔형 트랜지스터(Q15)의 콜렉터에 전압(Vcc)이 에미터에 인가된 피형 트랜지스터(Q16)의 베이스와 콜렉터를 공통 접속하여 그 접속점을 전압(Vcc)이 에미터에 인가된 피형 트랜지스터(Q17), (Q20)에 접속하고, 상기 피형 트랜지스터(Q17)의 콜렉터와 피형 트랜지스터(Q18)의 에미터를 공통 접속하며, 상기 피형 트랜지스터(Q20)의 콜렉터와 다이오드(D11)의 애노드를 공통 접속하여 그 접속점을 전압(Vcc)이 콜렉터에 인가된 엔형 트랜지스터(Q21)에 접속하고, 그 다이오드(D11)의 캐소드를 다이오드(D12)를 통해 상기 피형 트랜지스터(Q18)와 엔형 트랜지스터(Q19)의 콜렉터와 피형 트랜지스터(Q22)에 접속하며, 상기 엔형 트랜지스터(Q21)와 피형 트랜지스터(Q22)의 에미터를 공통 접속하여 출력신호(Vo)를 출력하고, 그 접속점과 접지 사이에 부하 콘덴서를 접속하며, 엔형 트랜지스터(Q19)의 에미터와 피형 트랜지스터(Q22)의 콜렉터는 접지하여 구성한다.In consideration of such a problem, the present invention connects the resistors R11 and R12 in parallel to the constant current source I S to which the voltage Vcc is applied, and the other terminal of the resistor R11 is input signal Vin +. ) Is connected to the emitter of the applied transistor Q11, and the collector of the transistor Q11 is commonly connected to the base and collector of the N-type transistor Q13 to which the emitter is grounded, and the connection point of the emitter is grounded. Connected to the n-type transistors Q14 and Q15, the other terminal of the resistor R12 is connected to the emitter of the transistor Q12 to which the input signal Vin - is applied, and the transistor Q12. And a collector of the N-type transistor Q14 are commonly connected to the bases of the transistor Q18 and the N-type transistor Q19, and a voltage Vcc is applied to the emitter of the N-type transistor Q15 to the emitter. Connect the base of Q16 and the collector in common The fastening point is connected to the transistors Q17 and Q20 to which the voltage Vcc is applied to the emitter, the collector of the transistor Q17 and the emitter of the transistor Q18 are connected in common, and the transistor The collector of Q20 and the anode of the diode D11 are commonly connected, and the connection point thereof is connected to the N-type transistor Q21 to which the voltage Vcc is applied to the collector, and the cathode of the diode D11 is connected to the diode D12. The collector transistor Q18 and the collector transistor Q19 and the collector transistor Q22 are connected to each other, and the emitters of the transistor Q21 and the transistor Q22 are connected in common to output an output signal Vo. A load capacitor is connected between the connection point and the ground, and the emitter of the N-type transistor Q19 and the collector of the transistor Q22 are grounded.

이와같이 구성한 본 고안 연산 증폭기의 작용 및 효과를 상세히 설명하면 다음과 같다.The operation and effects of the inventive op amp configured as described above are described in detail as follows.

먼저, 입력신호(Vin)이 작은 값인 경우 일반적인 연산 증폭기와 동일하게 동작하여 일정한 이득을 출력하고, 입력신호(Vin)이 인가됐을때 피형 트랜지스터(Q11), (Q12)의 콜렉터로 전류(I1), (I2)를 출력하며, 이것을 식으로 표시하면 다음과 같다.First, when the input signal Vin is a small value, it operates in the same manner as a general operational amplifier, and outputs a constant gain. , (I2) is output and this is expressed as follows.

Vin=Vin+-Vin--(1) Vin = Vin + -Vin - - ( 1)

Io=I2-I1=gm1Vin=gm2Vin -(2)Io = I2-I1 = g m1 Vin = g m2 Vin-(2)

여기서, gm1, gm2는 피형 트랜지스터(Q11), (Q12)의 트랜스 콘덕턴스이다.Here, g m1 and g m2 are transconductances of the transistors Q11 and Q12.

이때, 스텝 펑션의 큰 입력신호(Vin)가 인가하면 즉, 입력신호(Vin-)가 입력신호(Vin+)보다 크면, 전류(I1)이 전류(I2)보다 커지게 되므로 저전위가 인가된 피형 트랜지스터(Q18)는 턴온하고, 엔형 트랜지스터(Q19)는 턴오프하여 피형 트랜지스터(Q22)는 턴오프한다.At this time, if a large input signal Vin of the step function is applied, that is, if the input signal Vin − is greater than the input signal Vin + , the current I1 becomes larger than the current I2, and thus the low potential is applied. The transistor Q18 is turned on, the transistor Q19 is turned off, and the transistor Q22 is turned off.

한편, 입력신호(Vin-)에 비례한 전류(I1)이 엔형 트랜지스터(Q13)에 흐르고, 이 전류(I1)에 미러(Mirror)된 전류(13)가 엔형 트랜지스터(Q15)로 흐르게 되므로 미러된 전류(I4), (I5)가 전류(I1)과 동일하게 흐른다.On the other hand, a current I1 proportional to the input signal Vin − flows in the yen transistor Q13, and a current 13 mirrored by this current I1 flows in the yen transistor Q15. Currents I4 and I5 flow in the same manner as current I1.

따라서, 턴온한 피형 트랜지스터(Q18)에 의해서 엔형 트랜지스터(Q12)는 입력신호(VIn)의 변화율에 비례하여 더욱 빨리 턴오프하고, 엔형 트랜지스터(Q21)의 베이스에는 피형 트랜지스터(Q20)의 콜렉터 전류(I5)가 그대로 인가되므로 입력신호(Vin)에 비례하는 출력전류(IL)로 부하 콘덴서(CL)를 충전하므로 출력신호(Vo)는 저전위에서 고전위로 서서히 증가한다.Accordingly, the turned-on transistor Q18 turns off faster by the turned-on transistor Q18 in proportion to the rate of change of the input signal Vin, and the collector current of the transistor Q20 is formed at the base of the transistor Q21. Since I5) is applied as it is, the load capacitor C L is charged with the output current I L proportional to the input signal Vin, so the output signal Vo gradually increases from low potential to high potential.

한편, 입력신호(Vin+)가 입력신호(Vin-)보다 큰 스텝펑션의 입력신호(Vin)이 인가하면, 전류(I1)가 전류(I2)보다 작아지므로 고전위가 인가된 피형 트랜지스터(Q18)는 턴오프되고, 엔형 트랜지스터(Q19)는 턴온하므로 저전위가 인가된 피형 트랜지스터(Q21)는 턴오프하고, 피형 트랜지스터(Q22)는 턴온한다.On the other hand, when an input signal Vin having a step function in which the input signal Vin + is larger than the input signal Vin − is applied, the current I1 becomes smaller than the current I2, so that the applied transistor Q18 is applied with a high potential. ) Is turned off, the N-type transistor Q19 is turned on, so that the transistor Q21 to which the low potential is applied is turned off, and the transistor Q22 is turned on.

또한, 입력신호(Vin)에 비례하는 전류(I1)와 동일한 크기의 전류(I3), (I4), (I5)가 트랜지스터(Q15), (Q16), (Q17), (Q20)에 흐르므로 전체적인 출력신호(Vo)의 변화율은 입력신호(Vin)에 따라서 영향을 받는다.In addition, since the currents I3, I4, and I5 having the same magnitude as the current I1 proportional to the input signal Vin flow through the transistors Q15, Q16, Q17, and Q20, The rate of change of the overall output signal Vo is affected by the input signal Vin.

따라서, 턴온된 피형 트랜지스터(Q22)를 통해 부하 콘덴서(CL)의 전위를 방전하므로 출력신호(Vo)는 고전위에서 저전위로 서서히 감소한다.Therefore, since the potential of the load capacitor C L is discharged through the turned-on transistor Q22, the output signal Vo gradually decreases from the high potential to the low potential.

그러므로, 입력신호(Vin)의 변화율에 출력전류(IL)의 변화율이 변화되므로 슬루레이트(Slew Rate)는 입력신호(Vin)에 따라 변화하는 값을 갖는다.Therefore, since the rate of change of the output current I L varies with the rate of change of the input signal Vin, the slew rate has a value that varies with the input signal Vin.

즉, Slew Rate=여기서, IL=Kf(Vin)이고, f(vin)은 입력신호(Vin)에 비례하는 함수이다.That is, Slew Rate = Where I L = Kf (Vin) and f (vin) is a function proportional to the input signal Vin.

이상에서 상세히 설명한 바와같이 본 고안 연산증폭기는 입력 신호의 변화율에 따라 출력전류가 비례하여 변화하도록 슬루레이트(Slew)를 개선하므로써, 입력에 스텝 펑션과 같이 급격히 변화하는 신호가 인가되어도 입력신호에 따라서 슬루레이트(SLew Rate)의 조정이 가능하므로 고속 동작을 시키고, 회로의 주파수 특성을 개선하는 효과가 있다.As described in detail above, the inventive operational amplifier improves the slew rate so that the output current changes proportionally according to the rate of change of the input signal. Since the slew rate can be adjusted, it operates at high speed and improves the frequency characteristics of the circuit.

Claims (1)

정전류원(IS)이 입력신호(Vin+), (Vin-)가 베이스에 각기 인가된 피형 트랜지스터(Q11), (Q12)의 에미터에 접속되어, 그 피형 트랜지스터(Q11)의 콜렉터가 엔형 트랜지스터(Q13)의 콜렉터에 베이스 및 엔형 트랜지스터(Q14), (Q15)의 베이스에 공통 접속되고, 상기 피형 트랜지스터(Q12)와 엔형 트랜지스터(Q14)의 콜렉터가 엔형 트랜지스터(Q12)의 베이스에 공통 접속되며, 엔형 트랜지스터(Q21)의 베이스가 다이오드(D11), (D12)를 통해 상기 엔형 트랜지스터(Q19)의 콜렉터 및 피형 트랜지스터(Q12)의 베이스에 공통 접속되어, 상기 엔형 트랜지스터(Q21)와, 피형 트랜지스터(Q22)의 에미터를 공통 접속하여 그 접속점에서 출력신호(Vo)가 출력되도록 구성된 연산 증폭기에 있어서, 상기 피형 트랜지스터(Q16)의 베이스, 콜렉터 및 피형 트랜지스터(Q17), (Q20)의 베이스를 상기 엔형 트랜지스터(Q15)의 콜렉터에 공통 접속하고, 상기 피형 트랜지스터(Q17)의 콜렉터가 에미터에 연결된 피형 트랜지스터(Q18)의 베이스를 상기 피형 트랜지스터(Q12), 엔형 트랜지스터(Q14), (Q15)의 콜렉터 및 엔형 트랜지스터(Q19)의 베이스에 공통접속하며, 상기 피형 트랜지스터(Q20)의 콜렉터를 상기 엔형 트랜지스터(Q21)의 베이스 및 다이오드(D11)의 애노드에 공통 접속하고, 상기 피형 트랜지스터(Q18)의 콜렉터를 엔형 트랜지스터(Q19)의 콜렉터, 피형 트랜지스터(Q22)의 베이스 및 다이오드(D12)의 캐소드에 공통 접속하여 구성한 것을 특징으로 하는 연산 증폭기.The constant current source I S is connected to the emitters of the transistors Q11 and Q12 to which the input signals Vin + and Vin - are applied to the base, respectively, and the collectors of the transistors Q11 are n-type. Commonly connected to the base of the transistor Q13 and the base of the N-type transistors Q14 and Q15, and the collector of the transistor Q12 and the N-type transistor Q14 is commonly connected to the base of the N-type transistor Q12. The base of the N-type transistor Q21 is commonly connected to the collector of the N-type transistor Q19 and the base of the type transistor Q12 through the diodes D11 and D12, so that the N-type transistor Q21 is connected to the base of the N-type transistor Q21. An operational amplifier configured to commonly connect an emitter of transistor Q22 and output an output signal Vo at its connection point, the base of the transistor Q16, the collector and the base of the transistors Q17, Q20. Above yen type The collectors of the transistors Q12, N-type transistors Q14, and Q15 are connected to the collector of the transistor Q15, and the base of the transistor Q18 connected to the emitter is connected to the collector of the transistor Q17. And a common connection to the base of the N-type transistor Q19, common connection of the collector of the transistor Q20 to the base of the N-type transistor Q21, and an anode of the diode D11, and a collector of the Q transistor Q18. Is connected to the collector of the N-type transistor (Q19), the base of the transistor (Q22), and the cathode of the diode (D12).
KR2019910022570U 1991-12-17 1991-12-17 Op amplifier KR940001478Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910022570U KR940001478Y1 (en) 1991-12-17 1991-12-17 Op amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910022570U KR940001478Y1 (en) 1991-12-17 1991-12-17 Op amplifier

Publications (2)

Publication Number Publication Date
KR930016647U KR930016647U (en) 1993-07-29
KR940001478Y1 true KR940001478Y1 (en) 1994-03-17

Family

ID=19324483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910022570U KR940001478Y1 (en) 1991-12-17 1991-12-17 Op amplifier

Country Status (1)

Country Link
KR (1) KR940001478Y1 (en)

Also Published As

Publication number Publication date
KR930016647U (en) 1993-07-29

Similar Documents

Publication Publication Date Title
JPH03150908A (en) Dc junction transimpedance type amplifier
US5323120A (en) High swing operational transconductance amplifier
US5258658A (en) Gamma correction circuit
JPH0514074A (en) Balanced differential amplifier circuit
KR870006712A (en) High frequency differential amplifier stage and amplifier with same
KR940001478Y1 (en) Op amplifier
US5140181A (en) Reference voltage source circuit for a Darlington circuit
EP0478389B1 (en) Amplifier having polygonal-line characteristics
US11418159B2 (en) Differential signal offset adjustment circuit and differential system
US5099139A (en) Voltage-current converting circuit having an output switching function
JPH09105763A (en) Comparator circuit
US5079443A (en) Voltage comparator circuit having hysteresis characteristics of narrow range of voltage
JPH0321927B2 (en)
JPH05218755A (en) Broad band output circuit
CA2065635C (en) Transistor direct-coupled amplifier
US5525924A (en) Log conversion circuit
KR930006078Y1 (en) Voltage comparing circuit with hysteresis characteristic
KR940006090Y1 (en) Comparator with hysteresis
KR930006077Y1 (en) Voltage comparing circuit with hysteresis characteristic
JP3406468B2 (en) Constant voltage generator
JPH0869332A (en) Voltage generating circuit
KR950008954B1 (en) Comparator with hysterisys
KR950003354B1 (en) Low offset amplifier
KR900005303B1 (en) Bias circuit following source voltage
KR100689256B1 (en) stabilized power supply circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030218

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee