KR940001191Y1 - Hold-back current limitting circuit - Google Patents

Hold-back current limitting circuit Download PDF

Info

Publication number
KR940001191Y1
KR940001191Y1 KR2019890021193U KR890021193U KR940001191Y1 KR 940001191 Y1 KR940001191 Y1 KR 940001191Y1 KR 2019890021193 U KR2019890021193 U KR 2019890021193U KR 890021193 U KR890021193 U KR 890021193U KR 940001191 Y1 KR940001191 Y1 KR 940001191Y1
Authority
KR
South Korea
Prior art keywords
transformer
current
current limiting
switching transistor
resistor
Prior art date
Application number
KR2019890021193U
Other languages
Korean (ko)
Other versions
KR910012399U (en
Inventor
이황우
Original Assignee
금성계전 주식회사
백중영
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성계전 주식회사, 백중영 filed Critical 금성계전 주식회사
Priority to KR2019890021193U priority Critical patent/KR940001191Y1/en
Publication of KR910012399U publication Critical patent/KR910012399U/en
Application granted granted Critical
Publication of KR940001191Y1 publication Critical patent/KR940001191Y1/en

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/32Means for protecting converters other than automatic disconnection
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

내용 없음.No content.

Description

폴드백 전류제한 회로Foldback Current Limit Circuit

제1도는 종래의 폴드백 전류 제한 회로도.1 is a conventional foldback current limiting circuit diagram.

제2도는 종래 회로에 따른 폴드백 모드 전류 전압 파형도.2 is a foldback mode current voltage waveform diagram according to a conventional circuit.

제3도는 본 고안에 따른 폴드백 전류 제한 회로도.3 is a foldback current limiting circuit diagram according to the present invention.

제4도 (a)는 본 고안에 따른 스위칭 트랜지스터의 전류 파형도.Figure 4 (a) is a waveform diagram of the current of the switching transistor according to the present invention.

(b)는 본 고안에 따른 폴드백 모드 전류 저압 파형도.(b) is a foldback mode current low voltage waveform diagram according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

R1∼R7, R10 : 저항 Q1 : 스위칭 트랜지스터R1 to R7, R10: resistor Q1: switching transistor

Q2 : 선형증폭기 C, C1, C2 : 콘덴서Q2: Linear Amplifiers C, C1, C2: Condenser

D2, D5 : 다이오드 D3 : 제너다이오드D2, D5: Diode D3: Zener Diode

IC1 : 포토커플러 IC2 : 레피런스 레귤레이터IC1: Photocoupler IC2: Reference Regulator

T : 변압기T: transformer

본 고안은 전류 제한 회로에 관한 것으로, 특히 링깅 쵸크 콘버터 회로에서 전류 검출 저항을 사용하지 않고 콘덴서의 타임 콘스턴트에 의하여 스위칭 타임을 콘트롤 하여 폴드백 모드로 전류를 제안할 수 있도록한 전류제한 회로에 관한 것이다.The present invention relates to a current limiting circuit. In particular, in a ringing choke converter circuit, a current limiting circuit can be proposed in the foldback mode by controlling the switching time by a time constant of a capacitor without using a current sensing resistor. It is about.

종래에는 제1도에서와 같이 링깅 쵸크 콘버터 회로를 구성하는 스위칭 트랜지스터의 에미터단에 전류검출저항을 연결하고, 이 전류 검출 저항의 양단에 검출된 전압을 증폭시키는 선형 증폭기를 연결하고 선형 증폭기에서 증폭된 신호가 스위칭 트랜지스터의 입력신호를 제어하여 폴드백 모드로 동작하도록 구성된다.Conventionally, as shown in FIG. 1, a current sensing resistor is connected to an emitter terminal of a switching transistor constituting a ringing choke converter circuit, and a linear amplifier for amplifying a detected voltage is connected to both ends of the current sensing resistor and amplified by a linear amplifier. The signal is configured to control the input signal of the switching transistor to operate in the foldback mode.

이를 점도 상세히 설명하면, 스위칭 트랜지스터(Q1)의 에미터는 선형증폭기(Q2)의 베이스와 연결되는 동시에 전류 검출저항(R0)을 통해 전원(VDC)의 ″-″단에 연결되고 스위칭 트랜지스터(Q1)의 콜렉터는 변압기(T) 1차측 코일(Np)을 통해 전원(VDC)의 ″+″단에 연결되고 스위칭 트랜지스터(Q1)의 베이스는 트랜지스터(Q2)의 콜렉터와 연결되는 동시에 초기 스타팅 저항(R1)을 통해서는 전원(VDC)의 ″+″단에 연결되고 또 스위칭 트랜지스터(Q1)의 베이스 전류제한 저항(R2)을 통해서는 변압기(T) 코일(Nc)을 거쳐 전원(VDC)의 ″-″단에 연결되면 선형 증폭기(Q2)의 에미터는 전원(VDC)의 ″-″단에 연결되고 변압기(T)의 2차측 코일(Ns)에는 다이오드(D1)과 콘덴서(C1)가 연결되는 구성이다.To explain this in detail, the emitter of the switching transistor Q1 is connected to the base of the linear amplifier Q2 and is connected to the ″-″ terminal of the power supply V DC through the current detection resistor R 0 and to the switching transistor ( The collector of Q1) is connected to the ″ + ″ end of the power supply V DC via the transformer T primary side coil Np and the base of the switching transistor Q1 is connected to the collector of the transistor Q2 and at the same time the initial starting. The resistor R1 is connected to the ″ + ″ end of the power supply V DC , and through the base current limiting resistor R2 of the switching transistor Q1, through the transformer T coil Nc, the power supply V When connected to the ″-″ end of DC ), the emitter of the linear amplifier Q2 is connected to the ″-″ end of the power supply V DC , and the diode D1 and capacitor (D1) are connected to the secondary coil Ns of the transformer T. C1) is connected.

상기 구성회로의 동작상태를 설명하면 다음과 같다.The operation state of the configuration circuit will be described below.

부하측의 이상 발생으로 인하여 정격 이상의 과전류가 흐르게 되면 변압기(T)의 2차측 코일(Ns)에서 많은 에너지가 필요하게 되고 변압기(T)의 1차측 코일(Np)에서는 필요한 만큼의 에너지를 공급하게 된다.When the overcurrent flows over the rated current due to an abnormality in the load side, a large amount of energy is required in the secondary coil Ns of the transformer T, and the required amount of energy is supplied in the primary coil Np of the transformer T. .

이때 스위칭 트랜지스터(Q1)에는 많은 전류가 콜렉터에서 에미터를 통하여 저항(Ro)으로 흐르게 되는데 이 전류는 저항(Ro)에 의해 전압으로 검출되어 선형 증폭기(Q2)의 베이스 입력단에 공급되어지고, 여기서 선형 증폭기(Q2)의 베이스 전류와 hfe(전류 증폭율)에 의하여 결정된 선형 증폭기(Q2)의 콜렉터 전류는 스위칭 트랜지스터(Q1)의 베이스 전류를 끌어내리게 되어 트랜지스터(Q1)의 콜렉터 전류가 감소하게 된다. 이때 부하측에 공급되는 전류전압 파형은 제2도와 같이 폴드백 모드로 나타난다.At this time, a large amount of current flows in the switching transistor Q1 through the emitter from the collector to the resistor R o , which is detected as a voltage by the resistor R o and supplied to the base input terminal of the linear amplifier Q 2. Here, the collector current of the linear amplifier Q2 determined by the base current of the linear amplifier Q2 and hfe (current amplification factor) lowers the base current of the switching transistor Q1 so that the collector current of the transistor Q1 decreases. Done. At this time, the current voltage waveform supplied to the load side is shown in the foldback mode as shown in FIG.

그런데 상기와 같은 종래 회로에서는 항시 전률 검출 저항(Ro)에 전류가 흐리기 때문에 저항에서 발생되는 열손실로 인하여 열효율이 저하되고 제품의 신뢰성이 떨어지며 과전류에 의한 정확한 제어가 곤란한 단점이 있었다.However, in the conventional circuit as described above, since the current flows through the constant current detection resistance Ro , the thermal efficiency is lowered due to the heat loss generated from the resistor, the reliability of the product is lowered, and accurate control by the overcurrent is difficult.

본 고안은 이러한 단점을 해결하기 위해 안출된 것으로 첨부도면을 참조하여 상세히 설명하면 다음과 같다.The present invention has been devised to solve these disadvantages and will be described in detail with reference to the accompanying drawings.

본 고안의 기본 구성은 제3도에서와 같이 초기 스타팅 저항(R1)과 스위칭 트랜지스터(Q1), 트랜지스터(Q1)의 베이스 전류 제한 저항(R3, R4)과 스피드엎 콘덴서(C1)및 블로킹 다이오드(D2)와 출력전압 검출용 포토커플러(IC1)전류제한을 위한 장치(1)를 구성하는 콘덴서(C2) 저항(R10) 제너다이오드(D3)저항(R2)과 전류 제한장치(1)에서 만들어진 신호를 증폭하는 선형 증폭기(Q2)와 변압기(T)의 2차측에 연결되는 정류용 다이오드(D5)레피런스 레귤레이터(IC2)및 전압분할 저항(R6, R7)으로 구성된다. 이를 좀더 상세히 설명하면, 스위칭 트랜지스터(Q1)의 에미터는 전원(VDC)의 ″-″단에 연결되고 그 콜렉터는 변압기(T)의 1차측 코일(Np)을 통해 전원(VDC)의 ″+″단에 연결되며 스위칭 트랜지스터(Q1)의 베이스튼 선형 증폭기(Q2)의 콜렉터와 연결되는 동시에 스타팅 저항(R1)을 통해서는 전원(VDC)의 ″+″단에 연결되고 스피드-엎 콘덴서(C1)와 블록킹 다이오드(D2)의 병렬 연결을 통해서는 전류제한 저항(R3)와 연결되고 전류제한저항(R3)은 출력전압 검출용 포토커플러(IC1)의 트랜지스터를 통해 선형 증폭기(Q2)의 베이스와 타임 콘스탄트용 콘덴서(C2)및 전류제한 저항(R2)에 동시 연결되고 또 저항(R3)은 전류제한 저항(R4)을 통해 과전류 동작점 조정용 저항(R10)과 변압기(T) 코일(Nc)의 일측과 공통 연결되고 변압기(T) 코일(Nc)의 다른 일측과 타임 콘스탄트용 콘덴서(C2)및 선형 증폭기(Q2)의 에미터는 전원(VDC)의 ″-″단에 연결되며 과전류 동작점 조정용 저항(R10)의 다른 일측은 제너다이오드(D3)을 통해 저항(R2)과 연결되며 변압기(T)의 2차측 코일(Ns)에는 정류용 다이오드(D5)와 콘덴서(C)가 연결되고, 상기 콘덴서(C)와 병렬되게 포토커플러(IC1)다이오드와 레퍼런스 레귤레이트(IC2)의 직렬 구성을 연결하고, 상기 레퍼런스 레귤레이트(IC2)의 전압을 조정하는 저항(R6, R7)이 연결되는 구성이다.As shown in FIG. 3, the basic configuration of the present invention includes the initial starting resistor R1, the switching transistor Q1, the base current limiting resistors R3 and R4 of the transistor Q1, the speed shut-up capacitor C1, and the blocking diode ( D2) and the signal produced by the capacitor (C2) resistor (R10) zener diode (D3) resistor (R2) and current limiting device (1) constituting device (1) for current limiting photocoupler (IC1) current limiting It consists of a linear amplifier (Q2) for amplifying and a rectifying diode (D5) impedance regulator (IC2) and voltage division resistors (R6, R7) connected to the secondary side of the transformer (T). In more detail, the emitter of the switching transistor Q1 is connected to the ″ − ″ end of the power supply V DC and its collector is connected to the ″ of power supply V DC through the primary coil Np of the transformer T. Connected to the collector of the baseton linear amplifier Q2 of the switching transistor Q1 and connected to the ″ + ″ terminal of the power supply V DC through the starting resistor R1, The parallel connection between (C1) and the blocking diode (D2) is connected to the current limiting resistor (R3), and the current limiting resistor (R3) of the linear amplifier (Q2) through the transistor of the output voltage detection photocoupler (IC1). It is connected to the base and time constant capacitor (C2) and current limiting resistor (R2) at the same time, and the resistor (R3) is connected to the overcurrent operating point adjustment resistor (R10) and transformer (T) coil (Nc) through the current limiting resistor (R4). Is connected in common with one side of the transformer (T) and the other side of the coil (Nc) Standing (C2) and the emitter of the power (V DC) of the linear amplifier (Q2) "-" connected to the stage and the other side of the over-current operating point adjusting resistor (R10) the zener diode (D3) resistance (R2) through the A rectifier diode (D5) and a capacitor (C) are connected to the secondary coil (Ns) of the transformer (T), and the photocoupler (IC1) diode and the reference regulator (IC2) are connected in parallel with the capacitor (C). Are connected in series and resistors R6 and R7 for adjusting the voltage of the reference regulator IC2 are connected.

먼저 상기 구성회로의 기본적인 동작상태를 설명하면, 입력전원(VDC)이 투입되면 전류는 스타팅저항(R1)을 통하여 스위칭 트랜지스터(Q1)의 베이스에 공급되어 스위칭 트랜지스터(Q1)가 동작하게 된다. 스위칭 트랜지스터(Q1)가 동작되면 그 콜렉터에는 제4도(a)와 같은 전류가 흐르게 되며 이때 입력전원(VDC)은 변압기(T)이 1차측 코일(Np)에 걸리게 되며 동시에 변압기(T)의 코일(Nc)에도 권수비만큼의이 유가되어 얻어진다. 변압기(T)의 코일(Nc)양단에서 얻어진 전압은(R4, R3) 다이오드(D2)와 콘덴서(C1)를 통하여 스위칭 트랜지스터(Q1)의 베이스 전류로 공급되며 동시에 저항(R10) 제너다이오드(D3)저항(R2)을 통하여 타임콘스탄트용 콘덴서(C2)를 충전하게 된다.First, the basic operating state of the configuration circuit will be described. When the input power source V DC is turned on, a current is supplied to the base of the switching transistor Q1 through the starting resistor R1 to operate the switching transistor Q1. When the switching transistor Q1 is operated, a current flows through the collector as shown in FIG. 4A. At this time, the input power V DC causes the transformer T to be caught by the primary coil Np, and at the same time, the transformer T As much as the number of turns in the coil Nc This oil is obtained by oil. The voltage obtained across the coil Nc of the transformer T is supplied to the base current of the switching transistor Q1 through the diode D2 and the capacitor C1 and at the same time the resistor R10 zener diode D3. The capacitor (C2) for the time constant is charged through the resistor (R2).

콘덴서(C2)가 완전히 충전되면 스위칭 트랜지스터(Q1)가 ″오프″(선형 증폭기(Q2)가 ″온″되므로 스위칭 트랜지스터(Q1)의 베이스 전류가 ″로우″임)되고 변압기(T)의 1차측 코일(Np)에 축적된 에너지(½LI2)는 정류용 다이오드(D5)를 통하여 부하측에 공급하게 된다. 변압기(T) 2차측 다이오드(D5)는 부하측에 에너지를 공급하고 나면 턴오프되고 이때 변압기(T)의 코일(Nc)에는 약간의 에너지가 남게되고 이 남은 에너지에 의하여 다시 스위칭 트랜지스터(Q1)를 ″온″시킴으로서 스위칭 동작은 계속된다.When the capacitor C2 is fully charged, the switching transistor Q1 is ″ off ″ (the linear amplifier Q2 is ″ on ″, so the base current of the switching transistor Q1 is ″ low ″) and the primary side of the transformer T The energy ½LI 2 accumulated in the coil Np is supplied to the load side through the rectifying diode D5. The secondary diode D5 of the transformer T is turned off after supplying energy to the load side, and at this time, some energy remains in the coil Nc of the transformer T and the switching transistor Q1 is turned on again by the remaining energy. By turning on, the switching operation continues.

또 본 고안은 타임 콘스턴트 콘덴서(C2)와 저항(R10, R2) 제너다이오드(D3)의 등가 직렬 저항에 의하여 폴드백 모드로의 과전류 제한 동작을 시킬 수 있는데 그 동작 상태를 설명하면 다음과 같다.In addition, the present invention allows the overcurrent limiting operation to the foldback mode by the equivalent series resistance of the time constant capacitor (C2) and the resistors (R10, R2) zener diode (D3). .

부하전류가 점점 증가하게 되면(이때 출력전압을 포토 커플러로 검출한다) 스위칭 트랜지스터(Q1)의 ″온″시간을 정해진 범위내에서 크게 만들어 주는데 이때 스위칭 트랜지스터(Q1)의 ″온″시간은 타임콘스턴트 콘덴서(C2)와 저항(R2)제너다이오드(D3)저항(R10)의 등가 직렬 저항에 의하여 제한된다.As the load current increases (in this case, the output voltage is detected by a photo coupler), the ″ on ″ time of the switching transistor Q1 is made larger within a predetermined range, where the ″ on ″ time of the switching transistor Q1 is a timecon. It is limited by the equivalent series resistance of the stunt capacitor C2 and the resistor R2 zener diode D3 resistor R10.

즉 부하전류가 점점 증가하게 되면 포토커플러(IC1)로 검출디는 전압도 커지게 되고, 이 포토커플러(IC1)에서 검출된 전압이 선형 증폭기(Q2)로 인가되어 선형 증폭기(Q2)를 구동시키므로 스위칭 트랜지스터(Q1)의 베이스에는 낮은 전압이 인가되어 트랜지스터(Q1)를 오프시킨다.That is, when the load current gradually increases, the voltage detected by the photocoupler IC1 also increases, and the voltage detected by the photocoupler IC1 is applied to the linear amplifier Q2 to drive the linear amplifier Q2. A low voltage is applied to the base of the switching transistor Q1 to turn off the transistor Q1.

따라서 스위칭 트랜지스터(Q1)가 ″온″되는 시간은 정해진 일정시간 이상으로 연장딜 수 없으므로 과전류 조건에서는 출력전압이 떨어지고, 또한 변압기(T) 코일(Nc)양단의 전압도 떨어지게 된다. 그리고 스위칭 트랜지스터(Q1)의 ″오프″시간 즉 타임 콘스턴스 콘덴서(C2)의 방전시간은 변압기(T)의 코일(Nc)양단전압의 크기에 의해 결정이 된다. 즉 변압기 코일(Nc)양단 전압이 낮아지면 스위칭 트랜지스터(Q1)의 ″오프″시간은 길어지고 ″온'시간은 짧아진다.Therefore, since the time for which the switching transistor Q1 is ″ on ″ cannot be extended beyond a predetermined time, the output voltage drops under the overcurrent condition, and the voltage across the transformer T coil Nc also drops. The ″ off ″ time of the switching transistor Q1, that is, the discharge time of the time consistency capacitor C2 is determined by the magnitude of the voltage across the coil Nc of the transformer T. In other words, when the voltage across the transformer coil Nc decreases, the ″ off ″ time of the switching transistor Q1 becomes long and the ″ on 'time becomes short.

즉 콘덴서(C2)의 방전시간이 긴상태에서 스위칭 동작을 계속하면 트랜지스터(Q1)의 ″온″시간이 짧아지므로 그 콜렉터 전류가 감소하여 출력전압 및 전류도 감소하게 된다.That is, if the switching operation is continued while the discharge time of the capacitor C2 is long, the ″ on ″ time of the transistor Q1 is shortened, so that the collector current decreases and the output voltage and current also decrease.

상기와 같은 동작으로 인하여 전류제한 특성은 제4도(나)와 같이 폴드백 라인커브로 나타나게 된다.Due to the above operation, the current limiting characteristic is represented by a foldback line curve as shown in FIG.

따라서 본 고안은 응용제품인 스위칭 파워 서플라이이 효율 및 신뢰성을 증대시킬 수 있으며 과전류 제어 정밀도를 높일 수 있는 효과가 있고 또한 본 고안의 내용(제3도)의 점선내 회로)을 혼성 집적회로화하여 상품화 하면 응용제품의 크기를 줄일 수 있는 효과가 있다.Therefore, the present invention can increase the efficiency and reliability of the switching power supply, which is an application product, have the effect of increasing the overcurrent control accuracy, and commercialize the hybrid integrated circuit by commercializing the integrated circuit in the dotted line of the present invention (Fig. 3). This can reduce the size of the application.

Claims (1)

전원 입력시 스타팅 저항(R1)을 통하여 베이스 전류를 공급받아 동작하며 변압기(T)코일(Nc)에 유기된 전압에 의해 콜렉터 전류가 제한되는 스위칭 트랜지스터(Q1)를 포함하는 전류 제한 회로에 있어서, 상기 변압기(T)코일(Nc)에 유기된 전압을 전류 제한 저항(R3, R4)을 통해 인가받아 상기 스위칭 트랜지스터(Q1)의 베이스로 인가하는 스피드엎 콘덴서(C1)및 블로킹 다이오드(D2)와 상기 변압기(T)코일(Nc)에 유기된 전압을 과전류 동작점 조정용저항(R10)과 제너다이오드(D3)및 전류제한저항(R2)을 통해 타임 콘스탄트용 콘덴서(C2)에 충전하고, 충전완료되면 선형 증폭기(Q2)의 베이스로 방전하는 동작을 반복하여 스위칭 트랜지스터(Q1)의 동작시간을 결정하는 전류제한장치(1)와, 상기 전류제한장치(1)에서 만들어진 신호를 증폭하여 스위칭 트랜지스터(Q1)의 동작을 제어하는 선형 증폭기(Q2), 출력전압을 검출하여 상기 선형 증폭기(Q2)의 베이스 콘덴서(C2)로 인가하는 포토커플러(IC1)와, 변압기(T) 코일2차측(Ns)에 연결되는 레퍼런스 레귤레이트(IC2)를 포함하여 구성된 것을 특징으로 하는 폴드백 전류제한 회로.In the current limiting circuit including a switching transistor (Q1) is operated by receiving the base current through the starting resistor (R1) at the power input and the collector current is limited by the voltage induced in the transformer (T) coil (Nc), A speed-up capacitor (C1) and a blocking diode (D2) for receiving the voltage induced in the transformer (T) coil (Nc) through current limiting resistors (R3, R4) and applying it to the base of the switching transistor (Q1); The voltage induced in the transformer (T) coil (Nc) is charged to the time constant capacitor (C2) through an overcurrent operating point adjustment resistor (R10), a zener diode (D3), and a current limiting resistor (R2). If the current limiting device 1 repeats the operation of discharging to the base of the linear amplifier Q2 to determine the operating time of the switching transistor Q1, and amplifies the signal generated by the current limiting device 1 to switch the transistor ( Q1) the operation The reference regulator is connected to a linear amplifier Q2, a photocoupler IC1 that detects an output voltage and applies it to the base capacitor C2 of the linear amplifier Q2, and a transformer T coil secondary side Ns. A foldback current limiting circuit comprising a rate IC2.
KR2019890021193U 1989-12-30 1989-12-30 Hold-back current limitting circuit KR940001191Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890021193U KR940001191Y1 (en) 1989-12-30 1989-12-30 Hold-back current limitting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890021193U KR940001191Y1 (en) 1989-12-30 1989-12-30 Hold-back current limitting circuit

Publications (2)

Publication Number Publication Date
KR910012399U KR910012399U (en) 1991-07-30
KR940001191Y1 true KR940001191Y1 (en) 1994-03-07

Family

ID=19294962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890021193U KR940001191Y1 (en) 1989-12-30 1989-12-30 Hold-back current limitting circuit

Country Status (1)

Country Link
KR (1) KR940001191Y1 (en)

Also Published As

Publication number Publication date
KR910012399U (en) 1991-07-30

Similar Documents

Publication Publication Date Title
US4652984A (en) Self-oscillating power-supply circuit
US20090040793A1 (en) Start-up time reduction in switching regulators
US5544032A (en) Switching power supply
GB2079082A (en) Protective circuits for transistors
JP3534400B2 (en) Switching power supply circuit
JP2885099B2 (en) Power control stabilization circuit
JP3303010B2 (en) Error signal isolation circuit
KR940001191Y1 (en) Hold-back current limitting circuit
US5668704A (en) Self-exciting flyback converter
JP3042171B2 (en) Switching power supply
JP3129036B2 (en) Switching power supply
JPH077943A (en) Switching power supply apparatus
JP2588032B2 (en) Battery quick charger
JPH0880041A (en) Switching power device
JPH0315423B2 (en)
JP2563188B2 (en) Self-exciting converter with overcurrent protection
JP3171068B2 (en) Switching power supply
JP2566786Y2 (en) Power supply load circuit
JPH0880037A (en) Switching power supply device
JP2000184702A (en) Power supply equipment
KR100620083B1 (en) Switching power supplies with constant current control function
JP3287039B2 (en) Switching power supply
JPH0614545A (en) Switching regulator
KR0124614Y1 (en) Dc-ac converter
KR900006020Y1 (en) Power stabilization circuit of a speaker

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee