KR940000914B1 - Pedestal for dry etching process of oxide film - Google Patents
Pedestal for dry etching process of oxide film Download PDFInfo
- Publication number
- KR940000914B1 KR940000914B1 KR1019910003919A KR910003919A KR940000914B1 KR 940000914 B1 KR940000914 B1 KR 940000914B1 KR 1019910003919 A KR1019910003919 A KR 1019910003919A KR 910003919 A KR910003919 A KR 910003919A KR 940000914 B1 KR940000914 B1 KR 940000914B1
- Authority
- KR
- South Korea
- Prior art keywords
- pedestal
- wafer
- dry etching
- elastomer
- oxide film
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
제1도는 본 발명의 페데스탈(Pedestal)의 구성도.1 is a block diagram of a pedestal (Pedestal) of the present invention.
제2도는 제1도의 A-A′선 단면도.2 is a cross-sectional view along the line AA ′ of FIG. 1.
제3도는 본 발명에 따른 셋스크류와 웨이퍼버튼을 도시한 것으로, (a)는 사시도, (b)는 단면도이다.3 shows a set screw and a wafer button according to the present invention, (a) is a perspective view, and (b) is a sectional view.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1:페데스탈 면(Pedestal surface) 2:페데스탈 링(Pedestal Ring)1 : Pedestal surface 2 : Pedestal Ring
3:상부클립(upper clip) 4:하부클립(lower clip)3: upper clip 4: lower clip
5a:엘라스토머(Elastomer) 5b:캡톤테이프(Kapton Tape)5a: Elastomer 5b: Kapton Tape
6:셋스크류(set screw) 7:웨이퍼버튼(wafer button)6: set screw 7: wafer button
본 발명은 산화막 드라이 에칭용 페데스탈(Pedestal)에 관한 것으로, 특히 웨이퍼를 에칭하는 페데스탈에서 웨이퍼와 접촉하게 되는 페데스탈 절연막을 내구성이 강하고 변질이 안되며 파티클이 발생되지 않는 것으로 변경함으로써 파티클 생성을 억제하고 균일한 결정크기(CD; CRITICAL DIMENSION)를 관리할 수 있는 산화막 드라이 에칭용 페데스탈에 관한 것이다.BACKGROUND OF THE
트랜지스터(TR)와 집적회로(IC) 및 대규모 집적회로(ISL)와 같은 반도체 장치를 제조함에 있어서, 실리콘(Si)등의 반도체 재료로된 웨이퍼에 대해 확산, 감광막도포, 에칭, 증착등을 실시할때 웨이퍼 표면에 미소한 먼지나 다른 오염물질이 부착되면, 웨이퍼 표면에 긁힌 자국이 나든지, 막의 두께가 불균일하게 되거나 웨이퍼 반송불량등이 발생하게 된다.In manufacturing semiconductor devices such as transistors (TR), integrated circuits (ICs), and large-scale integrated circuits (ISLs), diffusion, photoresist coating, etching, and deposition are performed on wafers made of semiconductor materials such as silicon (Si). When fine dust or other contaminants adhere to the surface of the wafer, scratches on the surface of the wafer, uneven thickness of the film, or poor wafer transfer may occur.
웨이퍼의 오염원으로는 공기, 생산설비, 사람, 물, 약품가스와 정전기(static charge)등이 있는데, 상기 오염원에 의한 오염은 웨이퍼 표면의 비정상적인 산화막 성장이나 얼룩, 에칭된 웨이퍼 표면 형성을 일으키며, 금속이온에 의하여서는 웨이퍼에 형성된 소자의 신뢰도를 저하시키는 문제가 발생하게 된다.Contamination sources of wafers include air, production facilities, people, water, chemical gases, and static charges. Contamination by the contaminants causes abnormal oxide growth or stains on the wafer surface, formation of etched wafer surfaces, and metals. The ion causes a problem of lowering the reliability of the device formed on the wafer.
일반적으로 프로세스 챔버는 RF발생기로부터 RF전원을 공급받아 플라즈마를 형성시켜 공급된 플라즈마 가스가 이온화되면서 반응성을 가지게 되어 웨이퍼를 에칭하는 수단으로 사용되고 있다. 이러한 프로세스 챔버에서 웨이퍼가 놓이는 페데스탈이 캐소드 전극에 해당하며 플라즈마에서 생성된 +로 이온화된 반응성 가스가 전기적 에너지를 갖고 웨이퍼에 충격을 가해 에칭을 하게 된다. 이러한 과정에서 웨이퍼는 -의 전기상태로 대전되며 플라즈마에서 높은온도(약 110~120℃)의 열을 받게 된다. 이때 페데스탈과 웨이퍼의 접촉면에서 절연막의 역할이 매우 중요한데 높은 온도에서 장기간 있어야 하므로 내구성을 필요로 하며 파티클이 발생이 되지 않아야 한다.In general, the process chamber is supplied with RF power from the RF generator to form a plasma, and the plasma gas is ionized to become reactive while being used as a means for etching a wafer. In this process chamber, the pedestal on which the wafer is placed corresponds to the cathode electrode, and a reactive gas ionized with + generated in the plasma has electrical energy and impacts the wafer to etch. In this process, the wafer is charged to the electrical state of-and subjected to high temperature (about 110-120 ° C) heat in the plasma. At this time, the role of the insulating film in the contact surface between the pedestal and the wafer is very important, because it must be long-term at high temperature requires durability and particles should not be generated.
그런데 종래의 산화막 드라이 에칭용 페데스탈은 페데스탈링(2) 내부 즉, 페데스탈면(1) 상부에 엘라스토머(5a;Elastomer)가 깔려 있어 상기 엘라스토머(5a) 상부에 웨이퍼를 올려놓고 클립(3,4)으로 고정시킨 후 산화막이 형성된 웨이퍼의 산화막을 드라이 에칭하는 페데스탈이었는데, 엘라스토머(5a)가 대량의 웨이퍼와의 접촉에 의해 마모가 심한 재질이기 때문에 절연막에서 파티클이 발생하여 수율을 저하시키는 요인이 되어 설비의 가동율을 저하시키고, 또한 장기간 높은 열을 받으면서 재질이 변질되어 절연막의 마모가 가속되면서 웨이퍼의 뒷면에 묻어 나오게 된다. 이러한 웨이퍼 표면의 오염은 PR의 접착상태 불량으로 인하여 웨이퍼로딩(wafer loading)을 불량하게 하고, 특히 절연막이 열에 의해 부풀어나는 형상이 생기게 되면 페데스탈과 웨이퍼의 접촉이 매우 불량하게 되어 에칭상태가 나빠지게 된다. 에칭상태가 불량하면 웨이퍼내에서 에칭속도와 양이 일정하지 않게되어 웨이퍼의 결정크기(CD; Critical Dimension) 측정값이 허용한계를 벗어나게 되므로 웨이퍼를 불량으로 처리하게 된다.However, in the conventional pedestal for oxide dry etching, an elastomer 5a is placed inside the
불론 산화공정 시스템에 있어서 세척한 웨이퍼를 산화시키고, 산화된 웨이퍼의 표면을 현미경으로 측정하고 PR공정을 거치는 과정중에 DI워터시스템이나 황산세척과 같은 크리닝시스템이 있으나 용기세척은 린스(Rinse)하기 어려우므로 가급적 피해야 하고 세척조에서 얇은 산화막(100~200Å)이 생겨 균일하고 오염없는 산화막을 웨이퍼 표면에 기르는 것을 방해하므로 상기의 세척공정을 거치더라도 공정불량해결에 도움을 주지 못했다.Of course, there is a cleaning system such as DI water system or sulfuric acid washing in the process of oxidizing the cleaned wafer, measuring the surface of the oxidized wafer under a microscope, and going through the PR process, but it is difficult to rinse the container. Therefore, it should be avoided as much as possible, and a thin oxide film (100-200Å) in the cleaning bath prevents the uniform and contamination-free oxide film from growing on the wafer surface.
또한 상기와 같은 산화막 에칭공정은 높은 정확도가 요구되며, 웨이퍼는 한번의 실수로 완전히 못쓰게 되므로 스팩(spec)에서 벗어나거나 낮은 수율의 웨이퍼는 즉시 골라내야 한다. 이를 위해서 웨이퍼가 여러 공정단계를 거칠때 여러가지 테스트와 평가를 받아야 하며, 웨이퍼의 오염감지는 높은 수율과 오염방지에 필수적이다.In addition, such an oxide etching process requires high accuracy, and the wafer is completely deficient in a single mistake, so the wafer having a low yield or low yield must be immediately selected. To this end, various tests and evaluations are required when the wafer passes through various process steps, and contamination detection of the wafer is essential for high yield and contamination prevention.
검사실에 도착한 웨이퍼는 입자오염부터 검사하게 되며, 종래 페데스탈의 경우 엘라스토머 재질에 의하 웨이퍼의 입자오염은 높은 강도의 빛에 의한 육안 또는 전자주사현미경(SEM)을 통해 볼수 있다.Wafers that arrive at the laboratory are inspected from particle contamination. In the case of the conventional pedestal, the particle contamination of the wafer by the elastomeric material can be seen through naked eye or electron scanning microscope (SEM) by high intensity light.
상기의 검사결과 엘라스토머(5a)를 사용한 종래의 페데스탈에서는 웨이퍼 뒷면에 웨어퍼(5a)가 묻어나와 웨이퍼 뒷면의 오염과 긁힘을 일으키고 결정크기(CD)가 불량하게 되며 페데스탈에서의 이체후 웨이퍼로딩(wafer loading)을 불량을 일으키게 된다.As a result of the inspection, in the conventional pedestal using the elastomer 5a, the wafer 5a adheres to the back side of the wafer, causing contamination and scratches on the back side of the wafer, resulting in poor crystal size (CD), and the wafer loading after transfer in the pedestal. Wafer loading will cause defects.
본 발명은 상기한 실정을 감안하여 발명한 것으로, 플라즈마 내에서도 내구성이 강하고 변질이 안되어 파티클생성을 방지할 수 있는 캡톤테이프 재질의 절연막을 제공하여 페데스탈의 절연물인 엘라스토머(5a) 재질에 의해서 발생하는 웨이퍼의 오염과 부가적으로 발생하는 페데스탈의 오염을 막고 상기 오염으로 인한 공정불량을 해결하며 균일한 에칭과 페데스탈의 수명을 반영구적으로 연장함으로써 설비가동율을 향상시키고 원가를 절감할 수 있는 산화막 드라이 에칭용 페데스탈을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been invented in view of the above-described circumstances, and a wafer generated by an elastomer (5a) material, which is an insulator of a pedestal, by providing an insulating film made of a Kapton tape material that is durable and does not deteriorate even in plasma, thereby preventing particle generation. Pedestal for oxide dry etching that can prevent facility contamination and additional pedestal contamination, solve process defects caused by the contamination, and improve the equipment operation rate and reduce cost by semi-permanently extending the life of uniform etching and pedestal. The purpose is to provide.
상기의 목적을 달성하기 위하여 본 발명은 공정의 오염원인 엘라스토머(5a) 대신 절연성과 내열성이 강하고 저가인 캡톤 테이프(5b)를 사용하여 페데스탈을 구성함으로써 균일한 에칭을 달성하고 열적환경 조건하에서 종래의 페데스탈에서와 동일하게 산화막을 에칭할 수 있는 특징이 있다.In order to achieve the above object, the present invention achieves uniform etching by constructing a pedestal using Kapton tape 5b having high insulation and heat resistance and low cost instead of elastomer 5a, which is a contaminant of the process, and under conventional thermal environment conditions. As in the pedestal, there is a characteristic that the oxide film can be etched.
상기의 균일한 에칭은 여러가지의 파라미터(parameter)에 달려 있는데, 이는 에칭할 층의 두께와 밀도, 에천트(echant)의 에너지 및 온도, 포토레지스트(PR)의 점착성 그리고 웨이포 표면의 에천트의 균일성등이다.The uniform etch depends on several parameters, including the thickness and density of the layer to be etched, the energy and temperature of the etchant, the tackiness of the photoresist (PR) and the etchant of the wafer surface. Uniformity, etc.
그리고 상술한 산화막 드라이 에칭공정 이후의 포토마스킹(photomasking)공정은 PR층을 써서 패턴(pattern)을 마스크로부터 웨이어 표면으로 옮기는 공정이며, PR을 입히는 공정(Photoresist Application)의 목적이 웨이퍼 표면을 적당한 두께와 PR로 균일하게 입히는데 있으므로 웨이퍼가 깨끗해야 PR의 접착성이 좋음을 알 수 있다.The photomasking process after the oxide film dry etching process described above is a process of transferring a pattern from a mask to a surface of a wafer using a PR layer, and the purpose of the photoresist application is to provide a suitable wafer surface. Since it is uniformly coated with thickness and PR, it can be seen that the adhesion of PR is good when the wafer is clean.
또한 웨이퍼 표면이 오염되었을 경우 언더컷(undercut)과 PR리프트(PR lift)가 일어나게 되는데 통상의 반도체 제조공정 라인에서 PR의 점착성을 높이기 위해 표면처리 공정을 채택하고 있으며, 통상의 공정에서 입자없는 웨이퍼표면, 건조한 표면 그리고 화학적으로 처리된 표면이 필요하다는 것은 이 분야의 통상의 지식을 가진자라면 쉽게 알 수 있을 것이다.In addition, undercut and PR lift occurs when the wafer surface is contaminated. In order to improve the adhesiveness of PR in the general semiconductor manufacturing process line, the surface treatment process is adopted. It will be readily apparent to one of ordinary skill in the art that the need for dry, dry and chemically treated surfaces is required.
기본적인 포토마스킹의 흐름을 살펴보면 상술한 웨이퍼 표면 오염문제의 해결 목적이 더욱 분명해진다.Looking at the flow of basic photomasking, the objective of solving the above-described wafer surface contamination problem becomes clear.
첫째, 웨이퍼 표면의 세척 및 건조를 위한 표면 준비공정.First, the surface preparation process for cleaning and drying the wafer surface.
둘째, 상기의 웨이퍼에 포토레지스터 박막을 입히는 PR형성공정.Secondly, a PR forming process of coating a photoresist thin film on the wafer.
셋째, 부착력을 향상시키기 위해 PR용제를 증발시키기 위한 소프트 베이크(soft bake)공정.Third, a soft bake process to evaporate the PR solvent to improve adhesion.
네째, 다중화되지 않은 PR을 제거하는 현상(develop)공정을 거친다.Fourth, a development process of removing unmultiplexed PR is performed.
상술한 웨이퍼의 포토마스킹 스텝(photomasking step)후의 확산, 이온주입, 화학증착 및 금속배선 공정이 이루어지는데 상기의 모든 공정도 깨끗하고 건조한 환경에서 행해져야 함은 물론이다.Diffusion, ion implantation, chemical vapor deposition, and metallization processes are performed after the photomasking step of the wafer described above. Of course, all of the above processes must be performed in a clean and dry environment.
이하 본 발명의 일실시예를 도면을 참조하여 설명한다.Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
제1도는 본 발명 산화막 드라이 에칭용 페데스탈의 구성을 보여주는 평면도, 제2도는 제1도에 도시한 페데스탈의 A-A′선 단면도로서, 페데스탈면(1) 둘레에 페데스탈의 측면을 절연시키는 역할을 하는 페데스탈링(2)과 웨이퍼가 부착되는 표면인 페데스탈면(1)상에 절연물이 깔려 있다.FIG. 1 is a plan view showing the structure of the pedestal for oxide dry etching of the present invention, and FIG. 2 is a sectional view taken along the line A-A 'of the pedestal shown in FIG. 1, and insulates the side surface of the pedestal around the
상기 절연물인 종래의 엘라스토머(5a)는 페데스탈면(1)과 웨이퍼 뒷면 사이에서 접촉하여 절연 및 쿨링(cooling)된 온도를 전달하는 역할을 하며, 페데스탈링(2) 사이의 상부클립(upper clip; 3)과 하부클립(lower clip; 4)은 페데스탈면(1)의 웨이퍼를 고정시켜주는 역할을 하며, 페데스탈링(2)의 소정영역에 있는 셋스크류(set screw; 6)와 웨이퍼버튼(wafer button; 7)은 웨이퍼가 떨어지지 않게 받쳐주는 역할을 한다.The insulator conventional elastomer (5a) serves to transfer the insulated and cooled temperature by contact between the pedestal surface (1) and the back of the wafer, the upper clip between the pedestal ring (2); 3) and the lower clip (4) serves to fix the wafer on the pedestal surface (1), the set screw (6) and the wafer button (wafer) in a predetermined area of the pedestal ring (2) button 7) supports the wafer not to fall off.
여기서 웨이퍼 버튼(7)은 그 내부에 셋스크류(6)과 체결되는 구조를 갖는다(제3도 (a),(b) 참조).Here, the
본 발명은 상기의 엘라스토머(5a)을 약 3.5mil의 캡톤 테이프(Kapton Tape)로 대체함으로써 전체적으로 구성되어진다.The present invention is constructed entirely by replacing the elastomer 5a with about 3.5 mil Kapton Tape.
지금까지 절연막으로 캡톤 테이프 재질을 사용한 경우를 실시예로서 설명하였지만 전기 절연막으로서 내구성이 강하고 변질이 안되며 파티클이 발생되지 않는 재질이면 무엇이라도 좋다.Although the case where the Kapton tape material was used as the insulating film has been described as an example, any material may be used as long as the insulating film is durable and does not deteriorate and particles are not generated.
상술한 바와 같이 작용하는 본 발명은 산화막 드라이 에칭용 페데스탈은 캡톤 테이프가 내구성이 강하고 변질이 안되며 파티클이 발생하지 않는 재질이기 때문에 파티클 생성이 방지되고 균일한 CD관리를 할 수 있어서 초고집적소자를 제조할때 문제로 대두되고 이는 수율의 저하를 해소할 수 있을 뿐만 아니라 높은 수준의 품질을 유지할 수 있고 설비가동율을 높일 수 있는 이점이 있기 때문에 원가절감 및 생산성을 향상시킬 수 있는 장점이 있다.According to the present invention which acts as described above, the pedestal for oxide dry etching is a material in which the Kapton tape is durable, does not deteriorate, and particles are not generated, thereby preventing particle generation and enabling uniform CD management to manufacture an ultra-high integrated device. This is a problem when it is a problem that can not only solve the decrease in yield, but also maintain the high level of quality and increase the operation rate of the facility, which has the advantage of reducing cost and improving productivity.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910003919A KR940000914B1 (en) | 1991-03-12 | 1991-03-12 | Pedestal for dry etching process of oxide film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910003919A KR940000914B1 (en) | 1991-03-12 | 1991-03-12 | Pedestal for dry etching process of oxide film |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920018857A KR920018857A (en) | 1992-10-22 |
KR940000914B1 true KR940000914B1 (en) | 1994-02-04 |
Family
ID=19312003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910003919A KR940000914B1 (en) | 1991-03-12 | 1991-03-12 | Pedestal for dry etching process of oxide film |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940000914B1 (en) |
-
1991
- 1991-03-12 KR KR1019910003919A patent/KR940000914B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920018857A (en) | 1992-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7052553B1 (en) | Wet cleaning of electrostatic chucks | |
US4624728A (en) | Pin lift plasma processing | |
US4224733A (en) | Ion implantation method | |
US20080106842A1 (en) | Mounting device, plasma processing apparatus and plasma processing method | |
US20080289766A1 (en) | Hot edge ring apparatus and method for increased etch rate uniformity and reduced polymer buildup | |
CA1187623A (en) | Process for self-healing dielectric | |
TW200849321A (en) | Plasma processing apparatus and plasma processing method | |
JPH0997789A (en) | Manufacture of semiconductor device | |
US20090229759A1 (en) | Annular assembly for plasma processing, plasma processing apparatus, and outer annular member | |
US6077353A (en) | Pedestal insulator for a pre-clean chamber | |
US20070032072A1 (en) | Nucleation layer deposition on semiconductor process equipment parts | |
KR20100016072A (en) | Cleaning of bonded silicon electrodes | |
KR101820976B1 (en) | Methodology for cleaning of surface metal contamination from an upper electrode used in a plasma chamber | |
KR940000914B1 (en) | Pedestal for dry etching process of oxide film | |
US6518785B2 (en) | Method for monitoring an amount of heavy metal contamination in a wafer | |
US5868853A (en) | Integrated film etching/chamber cleaning process | |
US6660528B1 (en) | Method for monitoring contaminating particles in a chamber | |
US20140273312A1 (en) | Pin hole evaluation method of dielectric films for metal oxide semiconductor tft | |
KR20000037745A (en) | Method for measuring a vacancy fault of a silicon wafer by using cu decoration technique | |
JP2008252009A (en) | 300 mm silicon test wafer and semiconductor manufacturing apparatus | |
JPS6350854B2 (en) | ||
US11772137B2 (en) | Reactive cleaning of substrate support | |
JPH1174324A (en) | Cleanliness evaluating and cleaning method of dummy wafer | |
JP2628729B2 (en) | Method for manufacturing semiconductor device | |
JP2003100831A (en) | Method for evaluating silicon wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060105 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |