KR940000095B1 - 수신신호 자동 이득 조절회로 및 방법 - Google Patents
수신신호 자동 이득 조절회로 및 방법 Download PDFInfo
- Publication number
- KR940000095B1 KR940000095B1 KR1019910008446A KR910008446A KR940000095B1 KR 940000095 B1 KR940000095 B1 KR 940000095B1 KR 1019910008446 A KR1019910008446 A KR 1019910008446A KR 910008446 A KR910008446 A KR 910008446A KR 940000095 B1 KR940000095 B1 KR 940000095B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- level
- gain
- output
- signal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 5
- 230000004044 response Effects 0.000 claims abstract description 7
- 230000005540 biological transmission Effects 0.000 claims description 32
- 230000003321 amplification Effects 0.000 claims description 13
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 11
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000007493 shaping process Methods 0.000 abstract description 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000002238 attenuated effect Effects 0.000 description 3
- 238000007405 data analysis Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000013475 authorization Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 데이터 수신회로도.
제2도는 본 발명에 따른 수신신호 이득 자동 조절회로도.
제3도는 본 발명에 따른 또다른 일실시예의 회로도.
제4도는 제3도에 도시된 마이크로 컴퓨터의 동작 흐름도.
본 발명은 송수신 시스템의 수신신호 이득 조절회롱 관한 것으로, 특히 디지탈 데이터의 수신 이득을 자동 조절하는 회로 및 방법에 관한 것이다.
통상적으로 전송선로를 이용하여 소정의 정보 신호를 수신하는 수신 시스템 내에는 입력되는 수신 신호를 증폭하는 증폭 수단과 상기 증폭수단의 증폭 이득을 조절하는 증폭이득 조절 수단을 가지고 있다.
제1도는 종래의 데이터 수신 회로도로서, 전송선로(21)를 통한 수신 신호의 입력을 소정 레벨의 신호로 증폭하는 증폭회로(22)와, 상기 증폭회로(22)의 출력을 파형 정형(waveform shaping)하여 논리 레벨의 신호로 출력하는 레벨 시프트(Level Shifter)(25)와, 상기 레벨 시프터(25)로부터 출력되는 수신 데이터를 디코딩하여 수신 데이터의 상태를 판독하는 디코딩 회로(28)로 구성되어 있다.
상기 제1도와 같은 수신 회로는, 전송선로(21)로부터 데이터가 입력되면, 이는 증폭회로(22)에 의해서 소정 레벨의 신호로 증폭되어진후 레벨 시프트(25)에 입력되어진다. 상기 레벨 시프트(25)는 소정 레벨의 신호로 증폭된 수신 신호를 파형 정형하여 디코딩 회로(28)에 입력시킨다. 이때 디코딩 회로(28)은 파형 정형된 수신 데이터를 디코딩하여 수신 데이터의 상태를 판독하게 된다.
그러나, 상기 제1도와 같이 구성된 종래의 데이터 수신회로는 하기와 같은 문제가 있어 왔다. 수신된 데이터의 증폭을 위하여 증폭회로(22)의 이득(증폭비율)은 수신 신호가 가장 크게 입력되는(즉, 전송거리가 짧은 경우) 상태에서 증폭회로(22)가 과증폭되지 않고 안정한 동작점을 유지하기 위한 값으로 설정되었다. 따라서 상기와 같은 종래의 회로는 수신 신호의 크기가 미약하게 입력되는(즉 전송 거리가 멀어서 감쇄가 심한 경우) 상태에서 판독할 수 있는 최저 신호세기를 제한하게 됨으로써 전송 거리가 짧아지는 문제점이 있다. 즉, 종래의 회로는 짧은 전송거리에서 수신신호가 최대로 입력될 때 증폭회로(22)가 과증폭되지 않는 증폭비율을 설정함으로써 전송선로의 길이가 길어 수신신호가 미약한 경우에는 수신신호를 판단할 수가 없는 문제를 초래하여 장거리 전송에서는 사용할 수가 없다.
따라서 본 발명의 목적은 디지탈 데이터 수신 시스템에 있어서, 수신되는 신호의 레벨을 측정하여 수신데이터의 이득을 자동 조절하는 회로를 제공함에 있다.
본 발명의 다른 목적은 마이크로 컴퓨터를 사용하여 수신 신호의 이득을 자동 조절하는 자동 이득 조절회로를 제공함에 있다.
본 발명의 또다른 목적은 디지탈 데이터 수신 시스템에 있어서, 수신되는 신호의 레벨을 검출하여 신호의 이득을 자동 조절하는 방법을 제공함에 있다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제2도는 본 발명에 따른 수신신호 자동 이득 조절 회로도로서, 데이터를 전송하는 전송선로(21)와, 수신된 데이터를 디코딩하여 수신된 데이터의 상태를 판독하는 디코딩 회로(28)와, 상기 전송선로(21)에 접속되어 입력되는 수신 데이터를 제어신호의 따라 가변되는 소정의 증폭도로 증폭 출력하는 증폭회로(22)와, 상기 전송선로(21)에 입력단자가 접속되어 있으며, 입력되는 신호의 피이크(peak) 레벨을 검출하여 출력하는 레벨 측정회로(23)와, 임계레벨(전압)(Threshold level)이 설정되어 있으며, 상기 레벨 측정회로(23)로부터 출력되는 수신 레벨을 상기 설정된 임계레벨과 비교하여 상기 수신 레벨이 임계 레벨보다 클 때에만 게이팅 제어신호와 이득 조절 제어 신호를 출력하는 임계점 검출회로(24)와, 상기 레벨 측정회로(23)의 출력단자와 증폭회로(22)의 증폭 제어신호 단자 사이에 접속되어 있으며, 상기 이득 조절 제어신호에 응답하여 상기 레벨 측정회로(23)의 출력을 파형 정형하는 레벨 시프터(25)와, 상기 레벨 시프터(25)와 디코딩 회로(28) 사이에 접속되어 있으며, 상기 임계값 검출회로(24)의 게이팅 제어신호의 입력에 응답하여 상기 파형 정형된 수신신호를 상기 디코딩 회로(28)에 입력시키는 출력 버퍼(27)로 구성된다.
상기 제2도의 구성중 이득 조절 회로(40)와 임계점 검출 회로(24)는 증폭회로(22)의 증폭이득을 조절하는 이득 조절 수단에 대응한다. 본 발명의 제1실시에인 제2도의 구성에서는 이득 조절 수단을 이득 조절 회로(40)와 임계점 검출 회로(24)로 구성하였으나, 이는 아나로그/디지탈 기능을 보유한 원칩 마이크로 컴퓨터를 이용하여 구성할 수 있다. 본 발명에서는 마이크로 컴퓨터를 이용하여 이득 조절 수단을 구성한 예를 후술하는 제3도에 도시하고 이의 동작과정을 설명할 것이다.
지금 전송선로(21)를 통해 원격지로부터 송신되는 데이터가 수신되면, 상기 수신데이터의 수신 레벨의 세기는 전송선로(21)의 길이를 따라 감쇄된다. 상기 전송선로(21)에 의해 감쇄되어 수신되는 수신신호는 증폭회로(22)와 수신 레벨 측정회로(23)에 인가된다. 이때 출력버퍼(27)는 초기 동작시 ″오프″(OFF)된 상태이다. 상기 출력버퍼(27)은 임계점 검출회로(24)가 동작되어 라인(34)에 게이팅 제어신호를 출력하기전까지 입력되는 데이터를 디코딩 회로(28)로 전달하지 않는다.
상기와 같은 상태에서 전송선로(21)를 통한 데이터를 입력하는 레벨 측정회로(23)는 입력되는 데이터의 피이크 레벨을 검출하여 이득 조절회로(26)와 임계점 검출회로(24)에 입력시킨다. 상기 레벨 측정회로(23)로부터 출력되는 피이크 레벨은 전송선로(21)의 감쇄정도에 따라 다르다.
상기 레벨 측정회로(23)의 출력을 입력하는 임계점 검출회로(24)는 입력되는 수신 레벨 신호와 내부에 설정된 임계 레벨과 비교하여 라인(34)와 (32)로 게이팅 제어신호와 이득 제어신호를 각각 출력한다. 예컨대 수신 레벨 신호가 임계 레벨 보다 크다면(높다면) 라인(34)로 출력버퍼(27)의 인에이블(Enable) 신호인 게이팅 신호를 출력함과 동시에 라인(32)로 ″하이″상태의 이득 조절 제어신호를 출력하고, 상기 수신 레벨 신호가 임계 레벨 보다 낮다면 상기의 출력들을 차단한다.
한편 레벨 측정회로(23)로부터 출력되는 수신 레벨 값과 임계점 검출회로(24)로부터 출력되는 이득 제어 신호를 입력하는 이득 조절회로(26)는 이득 제어 신호의 입력에 의해 동작되어 레벨 측정회로(23)에서 출력되는 레벨 값에 따른 증폭 제어 신호를 증폭회로(22)의 제어단자에 입력시킨다. 즉, 이득 조절회로(26)은 상기 이득 제어신호 입력에 의해 동작되어 레벨 측정회로(23)로부터 출력되는 피이크 레벨에 대응되는 증폭 이득 제어신호를 증폭회로(22)에 입력시킨다. 예컨대 레벨 측정회로(23)으로부터 출력되는 피이크 레벨이 작다면 이득 조절회로(26)는 증폭회로(22)의 증폭 이득을 크게 하고, 피이크 레벨이 크다면 상기 증폭회로(22)의 증폭 이득이 적도록 하는 제어신호를 출력하여 증폭회로(22)의 출력이 일정하도록 한다.
상기와 같은 동작에 의해 증폭회로(22)에서 안정되게 증폭된 신호는 레벨 시프터(25)에서 파형 정형되어진 후 출력버퍼(27)에 인가된다. 이때 상기 출력버퍼(27)는 라인(34)의 게이팅 제어신호에 의해 인에이블된 상태임으로 상기 레벨 시프터(25)의 출력을 디코딩 회로(28)에 인가하여 데이터 분석이 이루어지도록 한다.
만약 전송선로(21)의 선로 저항이 커(전송선로의 감쇄가 큼) 레벨 측정회로(23)로부터 검출된 피이크 레벨이 미리 설정된 임계 레벨 이하인 경우 임계점 검출회로(24)는 라인(32)와 (34)로 각각 출력되는 이득 제어신호와 게이팅 제어신호의 출력을 차단한다. 따라서 선로 저항이 매우 커 수신 데이터의 이득감쇄가 매우 큰 경우에는 출력버퍼(27)가 ″오프″되어 레벨 시프터(25)의 출력을 차단함으로서 수신신호의 세기가 미약한 경우 발생될 수 있는 오동작을 미연에 방지할 수 있다.
제3도는 본 발명에 다른 또다른 실시예의 회로도로서, 이는 전술한 제2도의 구성중 이득 조절회로(26)와 임계점 검출회로(24)의 구성을 ADC(Analog to Digital Converter) 포트(A/D.I)를 가지는 MPU(Microcomputer)(30)로 변경한 것임을 알 수 있고, 그이외의 구성은 제2도와 동일하다. 이때 제3도의 구성중 MPU(30)는 아나로그 신호를 입력하여 디지탈 변환하는 ADC를 내장하고 있는 범용의 MPU이다. 상기 MPU(30)내 메모리에는 임계점과 이득 제어하기 위한 하한값과 중간값 및 이에 대응한 이득 선택 데이터가 디지탈화되어 저장되어 있다.
제4도는 본 발명에 따른 자동 이득 제어 흐름도로서, 이는 제3도 MPU(30)내에 프로그램되어진 것이다.
이하 본 발명에 따른 또다른 실시예의 동작을 제3도 및 제4도를 참도하여 설명한다.
지금 제2도에서 전술한 바와 같이 전송선로(21)로 수신 데이터가 입력되면, 이는 증폭회로(22)와 레벨 측정회로(23)에 인가된다. 이때 레벨 측정회로(23)는 제2도에 서 전술한 바와 같이 수신 데이터 레벨의 피이크 레벨을 검출하여 MPU(30)의 아나로그 신호 입력단자(A/D.I)에 입력시킨다. 상기 MPU(30)의 아나로그 입력단자(A/D.I)에 입력된 피이크 레벨 신호는 MPU(30)의 내부에서 디지탈 데이터로 변환처리되어진다. 상기와 같이 동작되어지면 MPU(30)는 레벨 측정회로(23)에서 출력하는 수신신호의 피이크 레벨(수신신호의 세기)이 내부의 메모리에 미리 저장된 임계점과 비교하여 피이크 레벨이 임계점 이하 인가를 제4도 202과정에서 비교 검색한다.
상기 비교결과 수신 데이터의 피이크 레벨이 내부 메모리에 저장된 임계점 이하라고 판단되면 MPU(30)는 203과정에서 라인(38)로 출력버퍼(27)를 디스에이블(Disable)하는 제어신호를 출력하여 수신신호의 세기가 미약한 경우 발생될 수 있는 오동작을 방지한다. 이때 상기 출력버퍼(27)은 상기 MPU(30)로부터 출력되는 디스에이블 신호에 의해 오프되어 레벨 시프터(25)의 출력을 차단한다.
만약, 전송선로(21)를 통해 수신되는 데이터 신호의 피이크 레벨이 임계점 이상이라고 상기 202과정에서 판단되면 MPU(30)는 204과정에서 내부 메모리에 설정된 하한값과 비교하여 수신신호의 피이크 레벨이 작은 값인가를 검색한다. 상기 204과정에서 수신신호의 세기가 미리 설정된 하한값 보다도 작다면 MPU(30)는 데이터 라인(36)를통해 205과정에서 최대 이득 선택 데이터를 출력한다. 그리고 MPU(30)는 209과정에서 라인(38)로 ″하이″상태의 게이팅 제어 신호를 출력하여 출력버퍼(27)를 인에이블(Enable ; ON)시킨다. 이때 MPU(30)로부터 최대 이득 선택 데이터를 입력하는 증폭회로(22)는 상기 최대 이득 선택 데이터의 입력에 응답하여 전송라인(21)으로부터 수신되는 신호의 이득을 최대로 증폭한다. 그리고, 출력버퍼(27)는 레벨 시프터(25)로부터 출력되는 파형정형된 신호를 디코딩 회로(28)로 전송한다. 따라서, 수신되는 신호의 피이크 레벨이 임계점 이상이고, 수신신호의 레벨이 작다면 최대로 증폭하여 디코딩 회로(28)로 전송함을 알 수 있다.
만약, 상기한 204과정에서 수신신호의 세기가 미리 설정된 하한값 보다도 작은값이 아니라고 판단하면 MPU(30)는 206과정에서 수신 레벨의 세기가 중간값인가를 내부의 메모리에 미리 설정된 중간값과 비교하여 검색한다. 상기 206과정에서 중간값이라고 판단되면 MPU(30)는 207과정에서 중간값 이득 선택 데이터를 증폭회로(20)에 입력시키고, 209과정에서 출력버퍼(27)에 ″하이″상태의 게이팅 제어 신호를 출력하고 리턴한다. 그러나, 상기 206과정에서 수신 레벨의 세기가 중간값이 아니라고 판단되면 MPU(30)는 수신 레벨의 세기가 최대라고 판단하고 208과정에서 최소 이득 선택 데이터를 증폭회로(22)에 입력시킨후 전술한 209과정을 수행한다. 이때 상기한 207과정, 208과정에서 MPU(30)로부터 출력되는 이득 선택 데이터를 입력하는 증폭회로(22)는 전송선로(21)를 통해 수신되는 데이터의 이득을 입력 데이터에 따라 중간 또는 최소의 증폭 이득으로 증폭하여 출력한다. 그리고, 출력버퍼(27)는 전술한 바와 같이 레벨 시프터(25)로부터 출력되는 파형정형된 신호를 디코딩 회로(28)로 전송한다. 따라서, 수신되는 신호의 피이크 레벨이 임계점 이상이고, 수신신호의 레벨이 중간값 혹은 최대값이라면 수신되는 데이터를 중간 혹은 최소로 증폭하여 디코딩회로(28)로 전송함을 알 수 있다. 상기 증폭회로(22)로부터 상기와 같이 이득이 조절 증폭된 신호는 레벨시프터(25)에서 파형 정형되어진후 출력버퍼(27)를 통해 디코딩 회로(28)에 입력되어 데이터 분석이 이루어진다.
따라서 제2도와 제3도에서는 입력신호의 레벨에 따라 이득을 조절함으로서 전송선로(21)에서 감쇄된 이득을 자동 보상하게 된다.
상술한 바와 같이 본 발명은 전송선로를 통해 1데이터를 송수신하는 시스템의 수신부에 수신되는 신호 레벨의 임계점을 검출하고, 수신 신호의 세기에 따라 증폭회로의 이득을 가변함으로써 최상거리의 전송이 가능도록 하며, 증폭 출력신호의 세기를 안정하게 함으로서 신호 판별에 대한 안정도와 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (4)
- 데이터를 수신하는 전송선로(21)와, 수신된 데이터를 디코딩하여 수신된 데이터의 상태를 판독하는 디코딩 회로(28)를 구비한 수신신호 자동 이득 조절회로에 있어서, 상기 전송선로(21)를 통해 수신되는 데이터의 이득을 이득 제어신호의 입력에 따라 가변 증폭 출력하는 증폭회로(22)와, 상기 전송선로(21)에 입력단자가 접속되어 있으며, 입력되는 신호의 피이크 레벨을 검출하여 출력하는 레벨 측정회로(23)와, 상기 증폭회로(22)의 제어단자와 레벨 측정회로(23)의 출력단자의 사이에 접속되어 있으며, 상기 레벨 측정회로(23)로부터 출력되는 피이크 레벨과 미리 설정된 소정 레벨의 임계값을 비교하여 그 결과에 따른 게이팅 제어신호를 출력함과 동시에 이득 제어 신호를 상기 증폭회로(22)에 제공하는 이득 조절 수단과, 상기 증폭회로(22)의 출력을 파형 정형하여 출력하는 레벨 시프터(25)와, 상기 레벨 시프터(25)와 상기 디코딩 회로(28의 사이에 접속되어 있으며, 상기 이득 조절수단으로부터 출력되는 게이팅 제어신호에 응답 스위칭하여 상기 레벨 시프터(25)로부터 출력되는 데이터를 상기 디코딩 회로(28)로 전송하는 출력버퍼(27)로 구성됨을 특징으로 하는 수신신호 자동 이득 조절회로.
- 제1항에 있어서, 상기 이득 조절 수단은, 소정 레벨의 임계값이 설정되어 있으며, 상기 레벨 측정회로(23)로부터 출력되는 수신 신호의 피이크 레벨을 상기 설정된 임계값과 비교하여 상기 피이크 레벨이 상기 임계값 보다 클 때에만 게이팅 제어신호와 이득 조절 제어 신호를 출력하는 임계점 검출회로(24)와, 상기 레벨 측정회로(23)의 출력 단자와 증포회로(22)의 증폭 제어신호 단자의 사이에 접속되어 있으며, 상기 이득 조절 제어신호에 응답하여 상기 레벨 측정회로(23)의 출력에 다른 증폭 제어신호를 상기 증폭회로(22)에 입력시키는 이득 조절회로(26)로 구성됨을 특징으로 하는 수신신호 자동 이득 조절회로.
- 제1항에 있어서, 상기 이득 조절 수단은, 내부의 메모리 영역에 임계값과 이득 제어를 위한 하한값 및 중간값과 이에 대응된 이득 선택 데이터가 저장되어 상기 증폭회로(22)와 레벨 측정회로(23)의 사이에 접속되어 있으며, 상기 레벨 측정회로(23)로부터 출력되는 피이크 레벨이 내부에 저장된 임게값 보다 클 때에만 게이팅 제어신호를 상기 출력버퍼(27)에 입력시킴과 동시에 수신 레벨에 따른 이득 제어 신호를 상기 증폭회로(22)의 제어신호로 출력하는 마이크로 컴퓨터임을 특징으로 하는 회로.
- 데이터를 수신하는 전송선로(21)와, 수신된 데이터를 디코딩하여 수신된 데이터의 상태를 판독하는 디코딩 회로(28)와, 상기 전송선로(21)를 통해 수신되는 데이터를 이득 제어 데이터에 따라 가변 증폭 출력하는 증폭회로(22)와, 수신 신호의 레벨을 검출하여 출력하는 레벨 측정회로(23)와, 상기 레벨 측정회로(23)의 출력에 따른 이득 제어 데이터를 출력하는 마이크로 컴퓨터(30)와, 상기 증폭회로(22)의 출력을 게이팅 제어 신호의 입력에 응답 스위칭하여 상기 디코딩 회로(28)로 전송하는 출력버퍼(27)를 구비한 데이터 수신 시스템의 수신 신호 자동 이득 조절 방법에 있어서, 수신 신호의 레벨이 임계점 이하 인가를 검출하여 임계점 이하일때 상기 게이팅 제어신호를 차단하는 임계점 검출 판단 단계와, 상기 임계점 검출 판단 단계에서 수신시의 레벨이 임계점 이상이라고 판단시에 수신 신호의 레벨에 다른 이득 조절데이터를 상기 증폭회로에 제공하는 수신 신호이득 제어 단계와, 상기 이득 제어 단계 수행후 상기 데이터 제어신호를 출력하여 수신 신호 출력 패스를 형성하는 패스 형성 단계로 이루어짐을 특징으로 하는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910008446A KR940000095B1 (ko) | 1991-05-24 | 1991-05-24 | 수신신호 자동 이득 조절회로 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910008446A KR940000095B1 (ko) | 1991-05-24 | 1991-05-24 | 수신신호 자동 이득 조절회로 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920022650A KR920022650A (ko) | 1992-12-19 |
| KR940000095B1 true KR940000095B1 (ko) | 1994-01-05 |
Family
ID=19314866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910008446A KR940000095B1 (ko) | 1991-05-24 | 1991-05-24 | 수신신호 자동 이득 조절회로 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940000095B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825239A (en) * | 1997-05-06 | 1998-10-20 | Texas Instruments Incorporated | Peak detector for automatic gain control |
| KR100744141B1 (ko) * | 2006-07-21 | 2007-08-01 | 삼성전자주식회사 | 싱글 엔디드 신호 라인의 가상 차동 상호 연결 회로 및가상 차동 신호 방식 |
-
1991
- 1991-05-24 KR KR1019910008446A patent/KR940000095B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920022650A (ko) | 1992-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6397090B1 (en) | Power saving device for radio communication terminal | |
| KR930702823A (ko) | Tdma 무선 주파수 송신기용 전력 제어 회로 | |
| KR950030502A (ko) | 방송신호 수신장치 | |
| US5515008A (en) | Output level automatic control apparatus | |
| KR940000095B1 (ko) | 수신신호 자동 이득 조절회로 및 방법 | |
| TW200520377A (en) | Integrated loss of signal detection with wide threshold range and precise hysteresis | |
| WO2002029986A1 (fr) | Dispositif de communication sans fil | |
| CA2053124C (en) | Speech detection circuit | |
| US8195116B2 (en) | Receiver circuitry with variable gain amplifier | |
| JP4007689B2 (ja) | 受光回路のパワーセーブ回路 | |
| JP2001022902A (ja) | Ｉｄタグ用リーダライタ | |
| US7035395B2 (en) | Digital communication system | |
| JPS5851609A (ja) | 自動利得制御回路 | |
| US5446463A (en) | Device with high linearity for limitation of a characteristic of a signal, and use of the device in a radar reception system | |
| JPS6342592Y2 (ko) | ||
| JPH024033A (ja) | 光受信器 | |
| JPH04296127A (ja) | 光受信回路 | |
| KR20180007828A (ko) | 저잡음 증폭기 제어장치 | |
| JPH07235895A (ja) | 多周波対応型トランスポンダ装置 | |
| JPH01221010A (ja) | 自動電力制御回路 | |
| KR0116658Y1 (ko) | 팩시밀리의 수신 감도 가변증폭회로 | |
| JPH11234069A (ja) | 自動利得制御回路 | |
| JPH09298514A (ja) | 光受信器 | |
| JP2001211125A (ja) | 検波回路 | |
| KR970031248A (ko) | 오디오 입력신호 자동 판별회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050103 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |