Claims (6)
행렬 모양으로 배치된 복수의 메모리셀로 구성되고, 상기 메모리셀은 최소한 2개 이상의 블록으로 분할되어 있으며 그 블록내 메모리셀의 액세스는 외부로부터 입력되는 어드레스 데이타에 의해 지정되고, 그 메모리셀과의 액세스는 외부로 부터 공급되는 클록 신호에 동기해서 실행되는 클로 동기형 반도체 장치의 액세스 방법에 있어서, 한쪽 블록이 액세스 동작 상태일때, 다른쪽 블록은 액세스 동작 준비상태 또는 액세스 동작 대기 상태로 설정되고, 어떤 블록이 상기 어드레스 데이타에 의해 액세스 지정되었을 때, 그 블록이 액세스 동작 상태이면 액세스 동작 준비 상태를 거쳐 액세스 동작 상태로 설정되거나, 어떤 블록이 그 어드레스 데이타에 의해 액세스 지정되었을때,그 블록이 액세스 동작 준비상태 또는 액세스 동작 대기 상태이면 즉시 액세스 동작 상태로 설정되고, 액세스 대상으로 되는 상기 블록내의 메모리셀 지정은 외부로 부터 출력되는 블록을 지정하는 어드레스 데이타를 사용하여 지정되는 것을 특징으로 하는 클록 동기형 반도체 기억 장치의 액세스 방법.Comprising a plurality of memory cells arranged in a matrix form, the memory cells are divided into at least two blocks, the access of the memory cells in the block is specified by the address data input from the outside, and In the access method of the claw synchronous semiconductor device which is accessed in synchronization with a clock signal supplied from the outside, when one block is in an access operation state, the other block is set to an access operation ready state or an access operation wait state, When a block is designated for access by the address data, if the block is in an access operation state, the block is set to an access operation state through an access operation preparation state, or when a block is designated for access by the address data, the block is accessed. Immediately when ready for operation or waiting for access action Process is set to the operating state, specify the memory cells in the block that is the access target of the access method of a clock synchronous semiconductor memory device characterized in that the specified using the address data that specifies the block outputted from the outside.
행렬모양으로 배치된 복수의 메모리셀로 구성되고, 상기 메모리셀은 최소한 2개 이상의 블록으로 분할되어 있고, 그 블록내의 메모리셀 액세스는 외부로부터 입력되는 어드레스 데이타에 의해 지정되며, 그 메모리셀과의 액세스는 외부로 부터 공급되는 블록신호에 동기하여 실행되는 클록 동기형 반도체 기억장치의 액세스 방법에 있어서, 한쪽 블록이 액세스 상태일때, 다른쪽 블록은 프리 차지중 또는 프리 차지된 상태로 설정되고, 어떤 블록이 상기 어드레스 데이타에 의해 액세스 지정되었을때, 그 블록이 지금까지 액세스 상태이며 프리 차지를 한후에 액세스 상태로 설정되거나, 그 블록이 상기 어드레스 데이타에 의해 액세스 지정되었을때 프리 차지된 상태이면 즉시 액세스 상태로 설정되고, 한 쪽 블록이 새로 액세스 상태로 설정될때 지금까지 액세스 상태였던 다른쪽 블록의 프리차지를 개시하며, 액세스 대상으로 되는 상기 메모리셀의 선택은 상기 어드레스 데이타의 일부를 사용하여 선택되는 것을 특징으로 하는 클록 동기형 반도체 기억장치의 액세스 방법.Comprising a plurality of memory cells arranged in a matrix form, the memory cell is divided into at least two blocks, the memory cell access in the block is designated by the address data input from the outside, and the memory cell An access method of a clock synchronous semiconductor memory device which is executed in synchronization with a block signal supplied from an external device, wherein when one block is in an access state, the other block is set to a precharge state or a precharge state. When a block is accessed by the address data, the block is set to an access state after accessing and precharging so far, or an access state immediately if the block is precharged when it is accessed by the address data. Is set, and when one block is newly set to access Accessing state was discloses a pre-charging of the other blocks, the selection of the memory cells to be accessed by the access method of a clock synchronous semiconductor memory device characterized in that the selection to use a portion of the address data.
행렬 형상으로 배치된 복수의 메모리셀로 구성되고, 그 메모리셀은 복수의 블록(A,B)으로 분할된 구성을 갖는 메모리와, 상기 메모리와 외부와의 데이타 액세스를 하기 위한 한 묶음의 액세스 데이타를 일시적으로 측적하는 복수의 레지스터(3,4)와, 상기 레지스터의 어느것에 상기 액세스 데이타를 격납하는가의 선택을 하는 스크램블러 수단(2a∼2d)과, 클록 신호의 사이클 마다에서, 상기 스크램블러 수단으로 상기 레지스터 각각에 소정의 순서로 순회적으로 상기 액세스 데이타를 격납시키는 제어를 하는 스크램블러 제어 회로(1)와, 상기 레지스터 및 외부와의 데이타 주고 받기를 하는 입력 수단(5,6)으로 구성되며, 상기 스크램블러 제어수단은 데이타 액세스 개시를 위한 선두 어드레스가 주어질 때마다 상기 스크램블러 수단의 선택순위를 소정의 순서로 설정하는 기능을 갖는 것을 특징으로 하는 클록 동기형 반도체 기억장치.Comprising a plurality of memory cells arranged in a matrix shape, the memory cell has a configuration divided into a plurality of blocks (A, B), and a group of access data for data access between the memory and the outside A plurality of registers (3, 4) for temporarily measuring the number, scrambler means (2a to 2d) for selecting which of the registers to store the access data, and the scrambler means for each cycle of a clock signal. And a scrambler control circuit 1 for controlling to store the access data in a predetermined order in each of the registers, and input means 5 and 6 for exchanging data with the register and the outside. The scrambler control means sets the order of selection of the scrambler means in a predetermined order whenever a head address for data access initiation is given. A clock synchronous semiconductor memory device having a function of setting each other.
제3항에 있어서, 상기 레지스터는 입력용의 복수 레지스터(R0∼R3)와 출력용의 복수 레지스터로 구성되고, 상기 출력용의 레지스터는 각각이 a개의 마다의 레지스터로 이루어진 m그룹의 레지스터 블록(RG1, RG2)으로 분할되어 있으며, n=a×m(m,n은 정(正)의 정수)은 상기 블록으로부터 데이타 액세를 위해 전송 되어 오는 데이타수와 같게 설정되어 있고, 상기 클록 신호의 a사이클 마다에서 드 데이타수는 그 레지스터내에 격납되며, 그 데이타 격납시마다 상기 스크램블러 제어수단은 상기 스크램블러 수단의 선택 순위를 변경하는 것을 특징으로 하는 클록 동기형 반도체 기억장치.4. The register according to claim 3, wherein the register is composed of a plurality of registers R0 to R3 for input and a plurality of registers for output, and the registers for output are m group register blocks RG1, each of which consists of a register. RG2), where n = a x m (m, n is a positive integer) is set equal to the number of data transferred for data access from the block, and every a cycle of the clock signal. The number of data stored in the register is stored in the register, and each time the data is stored, the scrambler control means changes the selection order of the scrambler means.
제4항에 있어서, 상기 클록 신호의 최소 단위 사이클에 요하는 시간(T ×a)은 상기 액세스 데이타를 상기 블록으로부터 상기 레지스터에 격납하기 위해 필요한 시간에 같은 값으로 설정되어 있는 것을 특징으로 하는 클록동기형 반도체 기억장치.5. The clock according to claim 4, wherein the time (T xa) required for the minimum unit cycle of the clock signal is set to the same value at the time required for storing the access data from the block into the register. Synchronous semiconductor memory.
행렬 모양으로 배치된 북의 메모리셀로 구성되고, 그 메모리셀과의 데이타 액세스는 외부로 부터 공급되는 클록 신호에 동기해서 실행되는 클록 동기형 반도체 기억장치의 액세스 방법에 있어서, 외부로 부터 입력되는 행어드레스 데이타 및 열어드레스 데이타에 의해 데이타 엑세스 대상인 상기 메모리셀은 지정되며, 그 메모리셀은 최소한 2개 이상의 블록으로 분할되어 있으며, 한 쪽 블록이 액세스 동작 상태일때, 다른쪽 블록은 액세스 동작 준비상태 또는 액세스 동작 대기 상태로 설정되고, 어떤 블럭이 액세스 지정되었을때, 그 불록이 액세스 동작 상태이면 액세스 동작 준비 상태를 거쳐 액세스 동작 상태로 설정되거나, 어떤 블록이 액세스 지정되었을 때 그 블록이 액세스 동작 준비상태 또는 동작 대기 상태이면 즉시 액세스 동작 상태로 설정되고, 그 액세스 동작상태로 설정되는 그 블록의 지정은 외부로부터 입력되는 블록을 지정하는 어드레스 데이타의 소정의 비트에 의해 지정되며, 복수의 레지스터내에 상기 메모리셀과 외부와의 데이타 액세스를하기 위해 한 묶음의 액세스 데이타를 일시적으로 축적하고, 스크램블러 수단에 의해 상기 액세스 데이타를 상기 레지스터의 어느 것에 격납하는가의 선택을 하며, 스크램블러 제어 회로에 의해, 상기 클록 신호의 사이클마다에서 상기 스크램블러 수단으로 상기 각각의 레지스터에 소정의 순서로 순회적으로 상기 액세스 데이타를 격납시키는 제어를 하고, 출력수단에 의해, 상기 레지스터 및 외부와의 데이타의 주고 받기를 하며, 상기 스크램블러 제어 수단에 의해, 데이타 액세스 개시를 위한 선두 어드레스가 주어지면 상기 스크램블러 수단의 선택 순위를 소정의 순서로 설정하는 것을 특징으로 하는 클록 동기형 반도체 기억장치의 액세스 방법.In a method of accessing a clock synchronous semiconductor memory device comprising a memory cell of a book arranged in a matrix form, data access with the memory cell is executed in synchronization with a clock signal supplied from the outside. The memory cell to which data is to be accessed is designated by the row address data and the open address data, and the memory cell is divided into at least two blocks, and when one block is in an access operation state, the other block is ready for access operation. Or when the block is set to an access operation state, and a block is designated as an access operation state, if the block is in the access operation state, the block is set to an access operation state through an access operation ready state, or when a block is designated as an access operation state, the block is prepared for access operation. Set to immediate access action state when in state or standby state Designation of the block to be set in the access operation state is specified by a predetermined bit of address data designating a block input from the outside, and is used for data access between the memory cell and the outside in a plurality of registers. Temporarily accumulate a bundle of access data, and select by the scrambler means to store the access data in the register; and, by the scrambler control circuit, the scrambler means for each of the clock signal cycles. Control to store the access data in a register in a predetermined order, and send and receive data between the register and the outside by output means, and start the data access by the scrambler control means. The scrambler is given an address Access method of a clock synchronous semiconductor memory device, characterized in that to set the selection order of the stages in a predetermined order.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.