KR930014114A - 멀티미디어 지식처리를 위한 병렬처리 컴퓨터구조 - Google Patents

멀티미디어 지식처리를 위한 병렬처리 컴퓨터구조 Download PDF

Info

Publication number
KR930014114A
KR930014114A KR1019910025586A KR910025586A KR930014114A KR 930014114 A KR930014114 A KR 930014114A KR 1019910025586 A KR1019910025586 A KR 1019910025586A KR 910025586 A KR910025586 A KR 910025586A KR 930014114 A KR930014114 A KR 930014114A
Authority
KR
South Korea
Prior art keywords
computer
parallel processing
multimedia
unit
processing
Prior art date
Application number
KR1019910025586A
Other languages
English (en)
Other versions
KR950008839B1 (ko
Inventor
이규호
김기현
이훈복
박치항
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019910025586A priority Critical patent/KR950008839B1/ko
Publication of KR930014114A publication Critical patent/KR930014114A/ko
Application granted granted Critical
Publication of KR950008839B1 publication Critical patent/KR950008839B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 차세대 컴퓨터 사용자의 요구에 부응하는 고급정보 처리 컴퓨터나 지능형 컴퓨터의 기본시스템(platform)으로 사용될 수 있는 범용 stand-alone 병렬처리 컴퓨터(SAP-MK:Stand-Alone Parallel Processing system for the Multimedia and Knowledge processing)의 머쉰 아키 택쳐에 관한 것으로서, 종래에는 컴퓨터가 지식처리를 수행하거나 인간이 사용하는 매체를 그대로(멀티미디어)처리하기 위해서는 엄청난 처리속도를 요하게 된다.
이러한 고속의 처리속도를 얻는 방법은 두가지가 있는데, 그 하나는 수퍼컴퓨터에서 사용하고 있는 방법으로써 일반컴퓨터에서 사용하는 저속의 소자 대신에 ECL이나 GaAs같은 고속의 소자를 이용하고 복잡한 연산을 수행하는 빠른 하드웨어를 직접 구현하는 방법이고, 또다른 방법은 프로세서를 여러개 사용하여 명령처리 시스템을 구현하는 방법이다.
전자의 방법으로는 가격이 엄청나게 비싸질 뿐만아니라 얻을 수 있는 성능에도 엄연한 한계가 있다. 따라서 많은 컴퓨터 기술자들은 후자의 방법을 통하여 이를 실현하고자 하는 시드를 계속하고 있다.
특히 시간이 지남에 따라 프로세서의 가격이 상대적으로 낮아져가고 있기 때문에 후자의 방법이 더 합리적인 방법으로 인식되고 있다.
병렬처리 시스템에는 여러가지 종류가 연구개발되고 발진되어 왔는데 구현이 비교적 쉽기 때문에 많이 이용되고 있는 방법이 멀티 프로세서 시스템이다.
멀티 프로세서 시스템은 대체로 공유버스와 공유메모리를 이용하여 구현되고 있는데, 이 방식은 구현의 용이성이라는 장점은 있지만 공유버스/공유메모리에서의 병목현상 매문에 프로세서의 수를 크게 늘릴 수 없다는 단점이 있다.
한편 병렬처리 시스템중에서 하나의 프로세스나 한 사용자 또한 인간중심적인 차세대 고급정보 처리 컴퓨터나 지능형 컴퓨터에서 요구되는 추론 또는 처리속도를 얻기 위하여 병렬처리 시스템으로 구현하는 것은 불가피하다.
일반적으로 병렬처리 시스템의 구현에서는 가장 중요한 설계요소중의 하나가 주어진 테스크의 병렬성에 따른 그래뉼러티(granularity) 레벨이다.
범용 컴퓨터에 대한 컴퓨터 사용자의 요구는 다양한 레벨의 그래뉼러티를 요구하기 때문에 많은 수의 노드 컴퓨터가 요구되는 태스크에 맞추어 구현된 시스템에서 적은 수의 노드컴퓨터가 요구되는 태스크의 수행시 노드 컴퓨터의 사용 효율이 저하되며, 그 반대의 경우는 병렬처리를 통한 고성능이 얻어지는 효과가 떨어진다.
본 발명은 범용 병렬처리 시스템에서 노드 컴퓨터의 적절한 동적 재구성(dynamic reconfigurability)기능만 제공된다면 멀티유저 환경을 제공하면서 노드 컴퓨터의 사용효율도 극대화 시킬 수 있게하고, 또한 여태까지의 대부분 병렬처리 컴퓨터들이 백엔드(backend)시스템으로 사용된데 반해 스탠드어론 형태의 병렬처리 컴퓨터를 구현시킬 수 있는 멀티미디어 지식처리를 위한 병렬처리 컴퓨터구조를 제공하는 것이다.

Description

멀티미디어 지식처리를 위한 병렬처리 컴퓨터구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 포함된 멀티미디어 지시처리를 위한 컴퓨터 시스템의 하드웨어 및 프로세서의 개념 모델을 나타낸 도면.
제2도는 본 발명에 포함된 컴퓨터 시스템의 하드웨어 및 프로세서 레벨에서 요구되는 동작의 종류들과 이를 지원하기 위한 아키텍쳐의 분류를 나타낸 도면.
제3도는 본 발명에서 설계된 전체 시스템.

Claims (7)

  1. 멀티미디어 지식처리를 위한 병렬처리 컴퓨터 시스템에 있어서, 제1도에서와 같이 SAP-MK가 수행하는 업무의 궁극적인 컴퓨테이션을 효과적으로 제공하기 위한 컴퓨테이션 유니트(사)와, 매스스트리지 유니트(바), 그리고 사용자 인터페이스를 위한 I/O유니트(라)와, 네트워크와의 인터페이스를 제공하기 위한 네트워크 인터페이스 유니트(마)와, 이들 유니트들의 상호 통신을 위해 채널을 제공하는 유니트간 통신유니트(가)를 구성하여 스탠드어론 형태의 병렬처리 컴퓨터를 구현시키도록 함을 특징으로 하는 멀티미디어 지식치리를 위한 병렬처리컴퓨터구조.
  2. 차세대 고급 정보처리 컴퓨터에서 요구하는 업무의 종류와 이를 제공하기 위한 하드웨어 아키텍쳐를 각 레벨별로 정의하기 위하여 제2도에서와 같이, 멀티미디어 지식정보처리와 이를 위한 멀티미디어 지식기반 관리와, 이 레벨에서 고려되어야 하는 하드웨어 구조로는 유니트간 통신 아키텍쳐와, 상위레벨의 멀티미디어 지식정보처리 및 멀티미디어 지식기반 관리를 수행하기 위하여 요구되는 세분화된 기본동작들로는 페턴매칭, 기하학적변환, 데이터압축/복원, 추론 및 프로세스동기둥으로 구성된 (다)와, 이러한 기본 동작들을 수행학 위한 노드 컴퓨터아키텍쳐 또는 프로세서간 통신 아키텍쳐와, 이를 위한 프로세서부 연산에 속하는 하위레벨에서 처리하는 데이터의 종류로는 여러가지 차원의 심볼릭 데이터와 또는 부동 소숫검/정수데이터를 구성된 (마)와, 이를 위한 프로세서 아키텍쳐(바)로 구성함을 특징으로 하는 멀티미디어 지식처리를 위한 병렬처리 컴퓨터구조.
  3. 스탠드어톤 형태의 병렬처리 컴퓨터를 구현시키기 위하여 제3도에서와 같이, 병렬처리 컴퓨터(가)와, 주어진 태스크에 적합한 노드 컴퓨터를 동척으로 할당할 수 있도톡 하여 병렬처리 컴퓨터(가)가 효율적인 스탠드 어론머쉰이 되도록 수행하는 INC(나)와, 다른 컴퓨터와 또는 LAN이나 ISDN과 같은 컴퓨터 통신용 네트워크와의 인터페이스를 제공하는 IUC(다)와, 스페이스를 확정시킬 수 있도록 확장성을 제공하기 위한 스트리지 유니트(라)와, 사용자 인터페이스를 위한 LAN이나 ISDN(마)과 LAN이나 ISDN과 같은 네트워크를 통해서 액세스하기 위한 원격사용자(사)와, 시스템 IUC를 통해 직접 시스템을 액세스하는 로컬사용자(바)와, 인스트릭션셋(instruction set) 레벨의 병렬성을 제공하는 SAP=MK의 하나의 노드 컴퓨터 (아)구성함을 특징으로 하는 멀티미디어 지식처리를 위한 병렬처리 컴퓨터구조.
  4. 제1항에 있어서, 상기 컴퓨테이션 유니트(사)는 다수의 노드 컴퓨터(아)와 이들 노드 컴퓨터들끼리의 병렬처리를 제공하기 위한 노드간 통신 네트워크를 포함하며, 또한 하나의 노드 컴퓨터는 일반 범용 프로세서외에심볼릭 프로세서와 멀티미디어 프로세서, INC컨트롤러 및 메모리 컨트롤러 둥의 여러 종류의 프로세서들로 구성됨을 특징으로 하는 멀티미디어 지식처리를 위한 병렬처리 컴퓨터구조.
  5. 제1항에 있어서, 상기 I/O유니트(라)는 I/O컨트롤러의에 입력된 데이터의 "preprocessing"이나 출력될 데이터의 "postprocesSing"을 담당할 멀티미디어 전용 프로세서를 포함하는 것을 특징으로 하는 멀티미디어 지식처리를 위한 병렬처리 컴퓨터구조.
  6. 제1항에 있어서, 상기 네트워크 인터페이스 유니트(마)는 필요한 메모리나 기타 인터페이스를 위한 로직의에 멀티미디어 지식 데이터를 주어진 네트워크 프로트콜에 따라 처리해 주기위한 프로토콜 전용 프로세서를 포함하는 것을 특징으로 하는 멀티미디어 지식처리를 위한 병렬처리 컴퓨터 구조.
  7. 제1항에 있어서, 상기 유니트간 통신네트워크(가)는 유니트간 통신을 위한 IUC토폴로지와 주어진 IUC네트워크와 라우팅 알고리즘에 따라 멀티미디어 지식 데이터에 대한 유니트간 통신을 수행할 IUC전용 프로세서가 포함하는 것을 특징으로 하는 멀티미디어 지식처리를 위한 병렬처리 컴퓨터구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910025586A 1991-12-31 1991-12-31 멀티미디어 지식처리를 위한 병렬처리 컴퓨터구조 KR950008839B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910025586A KR950008839B1 (ko) 1991-12-31 1991-12-31 멀티미디어 지식처리를 위한 병렬처리 컴퓨터구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910025586A KR950008839B1 (ko) 1991-12-31 1991-12-31 멀티미디어 지식처리를 위한 병렬처리 컴퓨터구조

Publications (2)

Publication Number Publication Date
KR930014114A true KR930014114A (ko) 1993-07-22
KR950008839B1 KR950008839B1 (ko) 1995-08-08

Family

ID=19327069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910025586A KR950008839B1 (ko) 1991-12-31 1991-12-31 멀티미디어 지식처리를 위한 병렬처리 컴퓨터구조

Country Status (1)

Country Link
KR (1) KR950008839B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732426B1 (ko) * 2000-02-29 2007-06-27 후지쯔 가부시끼가이샤 고속 컨텍스트 전환을 갖는 컴퓨터
US9898206B2 (en) 2013-08-06 2018-02-20 Huawei Technologies Co., Ltd. Memory access processing method, apparatus, and system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101641419B1 (ko) * 2014-08-06 2016-07-21 주식회사 하이드 일자리 매칭 서비스 제공 시스템 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732426B1 (ko) * 2000-02-29 2007-06-27 후지쯔 가부시끼가이샤 고속 컨텍스트 전환을 갖는 컴퓨터
US9898206B2 (en) 2013-08-06 2018-02-20 Huawei Technologies Co., Ltd. Memory access processing method, apparatus, and system

Also Published As

Publication number Publication date
KR950008839B1 (ko) 1995-08-08

Similar Documents

Publication Publication Date Title
Mamidala et al. MPI collectives on modern multicore clusters: Performance optimizations and communication characteristics
Smelyanskiy et al. qHiPSTER: The quantum high performance software testing environment
Aggarwal et al. On communication latency in PRAM computations
Melab et al. A GPU-accelerated branch-and-bound algorithm for the flow-shop scheduling problem
Hasanov et al. Hierarchical redesign of classic MPI reduction algorithms
Hockney MIMD computing in the USA—1984
Ohno et al. Accelerating spark RDD operations with local and remote GPU devices
Li et al. Cache-oblivious MPI all-to-all communications based on Morton order
Canny et al. Machine learning at the limit
Ho et al. Decomposition of linear programs using parallel computation
Krishna et al. Accelerating recommender systems via hardware" scale-in"
Wang et al. A CUDA-enabled parallel implementation of collaborative filtering
Chu et al. High-performance adaptive MPI derived datatype communication for modern Multi-GPU systems
KR930014114A (ko) 멀티미디어 지식처리를 위한 병렬처리 컴퓨터구조
Kim et al. Power efficient mapreduce workload acceleration using integrated-gpu
Cappello et al. Understanding performance of SMP clusters running MPI programs
Lin et al. swFLOW: A dataflow deep learning framework on sunway taihulight supercomputer
Cha et al. An efficient I/O aggregator assignment scheme for collective I/O considering processor affinity
Koike et al. A novel computational model for GPUs with applications to efficient algorithms
Sawyer The development of hardware for parallel processing
Burkowski A multi-user data flow architecture
Álvarez-Llorente et al. Formal modeling and performance evaluation of a run-time rank remapping technique in broadcast, allgather and allreduce MPI collective operations
Dally A universal parallel computer architecture
Shabbir et al. Resource Management in Cloud Data Centers
Claver Parallel wavefront algorithms solving Lyapunov equations for the Cholesky factor on message passing multiprocessors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980616

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee