KR930011506B1 - Afc of cellular telephone - Google Patents

Afc of cellular telephone Download PDF

Info

Publication number
KR930011506B1
KR930011506B1 KR1019900007460A KR900007460A KR930011506B1 KR 930011506 B1 KR930011506 B1 KR 930011506B1 KR 1019900007460 A KR1019900007460 A KR 1019900007460A KR 900007460 A KR900007460 A KR 900007460A KR 930011506 B1 KR930011506 B1 KR 930011506B1
Authority
KR
South Korea
Prior art keywords
signal
data
compensation
frequency
compensation data
Prior art date
Application number
KR1019900007460A
Other languages
Korean (ko)
Other versions
KR910021040A (en
Inventor
김종해
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019900007460A priority Critical patent/KR930011506B1/en
Publication of KR910021040A publication Critical patent/KR910021040A/en
Application granted granted Critical
Publication of KR930011506B1 publication Critical patent/KR930011506B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
    • H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile

Abstract

The circuit comprises a frequency synthesizer unti which outputs the first local oscillation signal and a receiving frequency signal (10); a crysal (X-TAL) which oscillates the second local oscillation signal; the first mixer (40) which converts the receiving signal into the first medium frequency signal; the second mixer which modulates the second medium frequency signals; the frequency divider (60) which divides the second signals with the specified division ratio; and a D/A converter which inputs the compensated voltage Vi into the frequency synthesizer unit (10).

Description

셀룰라 전화기의 자동 주파수 제어회로Automatic frequency control circuit of cell phone

제1도는 종래의 블럭구성도.1 is a conventional block diagram.

제2도는 본 발명에 따른 블럭구성도.2 is a block diagram according to the present invention.

제3도는 제2도중 전압제어 온도보상 크리스탈(12)의 입력보상전압에 대한 발진신호의 주파수 변화를 도시한 도면.3 is a diagram showing a frequency change of an oscillation signal with respect to an input compensation voltage of the voltage controlled temperature compensation crystal 12 during FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 주파수 합성부 20 : 변조회로10: frequency synthesizer 20: modulation circuit

30 : 듀플렉서 40 : 제1혼합기30: duplexer 40: the first mixer

50 : 제2혼합기 60 : 분주부50: second mixer 60: dispensing unit

70 : 보상데이타 발생부 80 : D/A 변환부70: compensation data generator 80: D / A conversion unit

90 : 검파회로90: detection circuit

본 발명은 셀룰라(cellualr)전화기의 자동 주파수 제어(AFC : Automatic Frequency Control)회로에 관한 것으로, 특히 제2중간주파수신호의 오차를 주파수 합성부에 귀환시켜 송신신호의 주파수 오차(frequency error : 이하 ＂Fe＂라 칭함)를 ±Ippm(part per million)이하로 유지시키는 자동 주파수 제어회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic frequency control (AFC) circuit of a cellular telephone. In particular, the error of the second intermediate frequency signal is fed back to the frequency combining unit so that the frequency error of the transmission signal is described below. It is related to an automatic frequency control circuit for maintaining Fe ＂) below ± Ippm (part per million).

현재 셀룰라 전화기는 일반적으로 미국형 셀룰라 전화기와 유럽형 셀룰라 전화기로 대별된다. 미국형 셀룰라 전화기는 송신신호에 대한 Fe가 ±2.5ppm이어야 하는 것으로 규정하고 있으며, 유럽형 셀룰라 전화기는 Fe가 ±1ppm이어야 하는 것으로 규정하고 있다. 여기서 송신신호의 주파수 범위는 890MHz~915MHz가 된다. 통상적으로 미국형 또는 유럽형 셀룰라 전화기는 주파수 합성부에서 Fe가 ±1ppm 또는 ±2.5ppm인 온도보상 크리스탈(tempreature compansated crystal)을 사용하여 송신신호의 주파수를 제어하고 있다.Current cell phones are generally classified into US cell phones and European cell phones. US cellular telephones stipulate that Fe for the transmitted signal should be ± 2.5ppm, while European cell phones stipulate that Fe should be ± 1ppm. Here, the frequency range of the transmission signal is 890 MHz to 915 MHz. In general, the American or European cell phones control the frequency of the transmission signal using a temperature compensated crystal having Fe of ± 1 ppm or ± 2.5 ppm in the frequency synthesizer.

제1도는 셀룰라 전화기에서 온도보상 크리스탈을 사용하여 주파수를 제어하는 종래의 블럭 구성도로서, 기지국(도시하지 않았음)과의 송수신을 위한 안테나(ANT)와, 소정 주파수의 신호를 발진하는 온도보상 크리스탈(1)과, 온도보상 크리스탈(1)의 발진신호를 기준으로 하여 PLL(Phase Locked Loop)회로로서 송신주파수신호를 발생하는 송신 PLL회로(2)와, 오디오신호 입력단자(10)를 통해 입력되는 오디오(audio)신호로써 송신 PLL회로(2)의 송신주파수신호를 변조하고 변조된 신호를 송신신호로서 출력하는 변조회로(3)와, 온도보상 크리스탈(1)의 발진신호를 기준으로 하여 PLL회로로서 제1국부발진주파수신호를 발생하는 수신 PLL회로(4)와, 변조회로(3)의 송신신호를 안테나(ANT)를 통해 송신하거나 안테나(ANT)를 통해 수신된 수신신호를 출력하는 듀플렉서(duplexer)(5)와, 듀플렉서(5)의 수신신호를 수신 PLL회로(4)의 제1국부발진주파신호와 혼합하여 제1중간주파신호로 변환하는 제1혼합기(6)와, 제2국부발진주파신호를 발진하는 크리스탈(X-TAL)과, 제1혼합기(6)의 제1중간주파수신호를 크리스탈(X-TAL)의 제2국부발진주파신호와 혼합하여 제2중간주파신호로 변환하는 제2혼합기(7)와, 제2혼합기(7)의 제2중간주파신호를 검파하여 오디오신호를 복조하는 검파회로(8)로 구성된다.1 is a block diagram of a conventional block diagram of controlling a frequency using a temperature compensation crystal in a cellular telephone. An antenna ANT for transmission and reception with a base station (not shown) and a temperature compensation for oscillating a signal having a predetermined frequency are shown in FIG. Through a transmission PLL circuit 2 for generating a transmission frequency signal as a PLL (Phase Locked Loop) circuit based on the crystal 1, the oscillation signal of the temperature compensation crystal 1, and an audio signal input terminal 10. On the basis of the oscillation signal of the temperature compensation crystal 1 and the modulation circuit 3 for modulating the transmission frequency signal of the transmission PLL circuit 2 as an audio signal to be input and outputting the modulated signal as a transmission signal. As a PLL circuit, a reception PLL circuit 4 for generating a first local oscillation frequency signal and a transmission signal of the modulation circuit 3 are transmitted through an antenna ANT or output a reception signal received through an antenna ANT. Duplexer (5) And a first mixer 6 for mixing the received signal of the duplexer 5 with the first local oscillation frequency signal of the reception PLL circuit 4 and converting it into a first intermediate frequency signal, and oscillating a second local oscillation frequency signal. A second mixer 7 which converts the first intermediate frequency signal of the crystal X-TAL and the first mixer 6 into a second intermediate frequency signal by mixing the second local oscillation frequency signal of the crystal X-TAL. And a detection circuit 8 for detecting the second intermediate frequency signal of the second mixer 7 and demodulating the audio signal.

제1도의 구성중 온도보상 크리스탈(1)과 송신 PLL회로(2)와 수신 PLL회로(4)로 구성된 부분이 주파수합성부(9)가 된다.In the configuration of FIG. 1, the frequency synthesizer 9 includes a portion composed of the temperature compensation crystal 1, the transmission PLL circuit 2, and the reception PLL circuit 4. As shown in FIG.

제1도의 동작을 설명하면 다음과 같다. 기지국으로부터 송신되는 신호가 안테나(ANT)를 통해 수신되면, 수신된 수신신호는 듀플렉서(5)를 통해 제1혼합기(6)에 입력된다. 이때 수신 PLL회로(4)에는 온도보상 크리스탈(1)에서 발진되는 발진신호가 입력된다. 그러면 수신 PLL회로(4)는 온도보상 크리스탈(1)에서 발진된 발진신호를 기준으로 제1국부발진주파수신호를 발생하여 제1혼합기(6)로 출력한다. 제1혼합기(6)는 수신신호를 제1국부발진주파신호와 혼합하여 제1중간주파신호로 변환한후 제2혼합기(7)로 출력한다. 제2혼합기(7)는 제1중간주파신호를 크리스탈(X-TAL)에서 발진된 제2국부발진주파수신호와 혼합하여 제2중간주파신호로 변환한후 검파회로(8)로 출력한다. 이에따라 검파회로(8)는 제2중간주파신호를 검파함으로써 오디오신호를 복조하여 출력한다.Referring to the operation of Figure 1 as follows. When a signal transmitted from the base station is received through the antenna ANT, the received received signal is input to the first mixer 6 through the duplexer 5. At this time, the oscillation signal oscillated by the temperature compensation crystal 1 is input to the receiving PLL circuit 4. The receiving PLL circuit 4 then generates a first local oscillation frequency signal on the basis of the oscillation signal oscillated by the temperature compensation crystal 1 and outputs it to the first mixer 6. The first mixer 6 mixes the received signal with the first local oscillation frequency signal, converts it into a first intermediate frequency signal, and outputs it to the second mixer 7. The second mixer 7 mixes the first intermediate frequency signal with the second local oscillation frequency signal oscillated by the crystal (X-TAL), converts it into a second intermediate frequency signal, and outputs the second intermediate frequency signal to the detection circuit (8). Accordingly, the detection circuit 8 demodulates and outputs the audio signal by detecting the second intermediate frequency signal.

한편 변조회로(3)에는 오디오신호 입력단자(10)를 통해 오디오신호가 입력된다. 이때 송신 PLL회로(2)에는 온도보상 크리스탈(1)에서 발진되는 발진신호가 입력된다. 그러면 송신 PLL회로(2)는 온도보상 크리스탈(1)에서 발진된 발진신호를 기준으로 송신주파신호를 발생하여 변조회로(3)에 출력한다. 변조회로(3)는 오디오신호로써 송신주파신호를 변조하고 변조된 신호를 송신신호로서 듀플렉서(5)로 출력한다. 이에따라 송신신호는 안테나(ANT)를 통해 기지국으로 송신된다.Meanwhile, an audio signal is input to the modulation circuit 3 through the audio signal input terminal 10. At this time, the oscillation signal oscillated by the temperature compensation crystal 1 is input to the transmission PLL circuit 2. Then, the transmission PLL circuit 2 generates a transmission frequency signal on the basis of the oscillation signal oscillated by the temperature compensation crystal 1 and outputs it to the modulation circuit 3. The modulation circuit 3 modulates a transmission frequency signal as an audio signal and outputs the modulated signal to the duplexer 5 as a transmission signal. Accordingly, the transmission signal is transmitted to the base station through the antenna ANT.

이때, 송,수신 PLL회로(2,4)의 출력되는 신호의 Fe는 온도보상 크리스탈(1)의 Fe에 따라 결정된다. 그러므로 기지국을 송신되는 송신신호의 Fe도 온도보상 크리스탈(1)의 Fe에 따라 결정된다.At this time, the Fe of the signal output from the transmission and reception PLL circuits 2 and 4 is determined according to the Fe of the temperature compensation crystal 1. Therefore, Fe of the transmission signal transmitted to the base station is also determined in accordance with the Fe of the temperature compensation crystal (1).

상기한 바와 같이 온도보상 크리스탈만을 이용하여 간단하게 송신신호의 Fe를 만족시키는 종래의 셀룰라전화기에 있어서 미국형 셀룰라 전화기인 경우에는 Fe가 ±2.5ppm이 되는 온도보상 크리스탈을 사용함으로써 간단하게 송신신호의 Fe를 ±2.5ppm로 만족시킬 수 있다. 그러나 유럽형 셀룰라 전화기인 경우에는 송신신호의 Fe가 ±1ppm이 되어야 하므로 Fe가 ±1ppm이 되는 온도보상 크리스탈을 사용하여야 되며, 이는 온도보상 크리스탈의 가격상승 요인이 되는 문제점이 있었다. 실제로 Fe가 ±1ppm인 온도보상 크리스탈의 가격은 Fe가 ±2.5ppm인 온도보상 크리스탈에 비해 현재 3배 내지 4배 정도 높다. 또한 Fe가 ±1ppm인 온도보상 크리스탈을 사용하여도 실제 기지국으로 부터 수신되는 신호의 Fe가 ±0.2ppm~±0.3ppm인 점을 고려하면, 전체 시스템의 Fe를 만족시키기 위해서는 Fe가 ±1ppm보다 더욱 낮은 온도보상 크리스탈이 필요하게 되는 문제점이 있었다.As described above, in the case of a US cell phone in which a conventional cellular telephone simply meets the Fe of the transmission signal using only the temperature compensation crystal, the temperature compensation crystal having Fe of ± 2.5 ppm is used. Fe can be satisfied by ± 2.5 ppm. However, in the case of the European cell phone, the Fe should be ± 1ppm of the transmission signal, so it is necessary to use a temperature compensating crystal with Fe of ± 1ppm, which has a problem of causing a price increase of the temperature compensating crystal. In fact, the price of a temperature compensated crystal with Fe of ± 1 ppm is currently three to four times higher than that of a temperature compensated crystal with Fe of ± 2.5 ppm. In addition, even when using a temperature compensation crystal with Fe of ± 1 ppm, considering that Fe of the signal received from the actual base station is ± 0.2 ppm to ± 0.3 ppm, Fe is more than ± 1 ppm to satisfy the Fe of the whole system. There was a problem that a low temperature compensation crystal is needed.

따라서 본 발명의 목적은 셀룰라 전화기에 있어서, 온도보상 크리스탈 대신에 전압제어(voltage control)온도보상 크리스탈을 사용하고 제2중간주파수신호의 오차를 주파수 합성부에 귀환시켜 전압제어 온도보상크리스탈의 발진신호의 주파수를 제어하여 송신신호의 Fe를 ±1ppm이하가 되도록 할 수 있는 자동 주파수 제어회로를 제공함에 있다.Accordingly, an object of the present invention is to use a voltage control temperature compensation crystal in place of a temperature compensation crystal in a cellular telephone and return the error of the second intermediate frequency signal to the frequency synthesizer to oscillate the voltage controlled temperature compensation crystal. It is to provide an automatic frequency control circuit that can control the frequency of to make the Fe of the transmission signal to less than ± 1ppm.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 따른 주파수 제어회로의 블럭 구성도로서, 기지국(도시하지 않았음)과의 송수신을 위한 안테나(ANT)와, 입력되는 보상전압 Vi의 크기에 비례하여 주파수가 제어되는 신호를 발진하고 발진신호를 기준으로 하여 송신주파신호와 제1국부발진주파신호를 발생하는 주파수 합성부(10)와, 주파수 합성부(10)의 송신주파신호 출력단에 접속되어 오디오신호 입력단자(100)를 통해 입력되는 오디오신호로써 송신주파신호를 변조하고 변조된 신호를 송신신호로서 출력하는 변조회로(20)와, 변조회로(20)의 송신신호를 안테나(ANT) 를 통해 송신하거나 안테나(ANT)를 통해 수신된 수신신호를 출력하는 듀플렉서(30)와, 주파수합성부(10)의 제1국부발진주파신호 출력단과 듀플렉서(30)와, 주파수 합성부(10)의 제1국부발진주파신호 출력단과 듀플렉서(30)의 출력단에 접속되어 수신신호를 제1국부발진주파신호와 혼합하여 제1중간주파신호로 변환하는 제1혼합기(40)와, 제2국부발진주파신호를 발진하는 크리스탈(X-TAL)과, 제1혼합기(40)의 출력단과 크리스탈(X-TAL)에 접속되어 제1중간주파신호를 제2국부발진주파신호와 혼합하여 제2중간주파신호로 변환하는 제2혼합기(50)와, 제2혼합기(50)의 출력단에 접속되어 제2중간주파수신호를 설정된 일정 분주비로 분주하는 분주부(60)와, 분주부(60)의 출력단에 접속되어 분주부(60)에서 분주된 신호의 1주기동안 클럭신호 입력단자(200)를 통해 입력되는 클럭신호의 펄스수를 계수하고 계수된 계수데이타를 일정값으로 설정된 기준데이타와 비교하여 비교결과에 대응하여 계수데이타와 기준데이타 간에 차가 없을 경우에는 일정값의 보상데이타를 발생하고 계수데이타가 기준데이타보다 클경우에는 설정값만큼씩 감소되는 보상데이타를 발생하며 계수데이타가 기준데이타보다 작을 경우에는 설정값만큼씩 증가되는 보상데이타를 발생하는 보상데이타 발생부(70)와, 주파수 합성부(10)의 입력단과 보상데이타 발생부(70)의 출력단 사이에 접속되어 보상데이타를 아나로그의 보상전압 Vi으로 변환하여 주파수 합성부(10)에 인가하는 D.A(Digital-to-Analog)변환부(80)와, 제2혼합기(50)의 출력단에 접속되어 제2중간주파신호를 검파하여 오디오신호를 복조하는 검파회로(90)로 구성한다.2 is a block diagram of a frequency control circuit according to the present invention. The antenna ANT for transmission and reception with a base station (not shown) and a signal whose frequency is controlled in proportion to the magnitude of an input compensation voltage Vi are shown. The audio signal input terminal 100 is connected to a frequency synthesizer 10 that oscillates and generates a transmission frequency signal and a first local oscillation frequency signal based on the oscillation signal, and a transmission frequency signal output terminal of the frequency synthesis unit 10. The modulation circuit 20 modulates a transmission frequency signal as an audio signal input through the signal and outputs the modulated signal as a transmission signal, and transmits a transmission signal of the modulation circuit 20 through an antenna ANT or antenna ANT. The duplexer 30 outputting the received signal received through the first local oscillation frequency signal output terminal of the frequency synthesizer 10 and the duplexer 30 and the first local oscillation frequency signal output terminal of the frequency synthesizer 10. And exit of the duplexer 30 A first mixer 40 which is connected to the stage and mixes the received signal with the first local oscillation frequency signal and converts it into a first intermediate frequency signal; a crystal (X-TAL) for oscillating the second local oscillation frequency signal; A second mixer 50 connected to the output terminal of the first mixer 40 and the crystal (X-TAL) and mixing the first intermediate frequency signal with the second local oscillation frequency signal to convert the second intermediate frequency signal into a second intermediate frequency signal; A division unit 60 connected to the output terminal of the mixer 50 to divide the second intermediate frequency signal at a predetermined constant division ratio, and one cycle of the signal divided by the division unit 60 connected to the output terminal of the division unit 60. The number of pulses of the clock signal inputted through the clock signal input terminal 200 is counted, and the counted coefficient data is compared with the reference data set as a constant value. Generate compensation data of value and base coefficient data If larger than the data, the compensation data is reduced by the set value. If the coefficient data is smaller than the reference data, the compensation data generator 70 and the frequency synthesizer 10 generate the compensation data, which is increased by the set value. Digital-to-Analog (DA) conversion unit 80 connected between the input terminal of the control unit and the output terminal of the compensation data generator 70 and converting the compensation data into the analog compensation voltage Vi to apply to the frequency synthesizer 10. And a detection circuit 90 connected to the output terminal of the second mixer 50 to detect the second intermediate frequency signal and demodulate the audio signal.

상기 제2도의 구성중 주파수 합성부(10)는 입력되는 보상전압 Vi의 크기에 비례하여 주파수가 제어되는 신호를 발진하는 전압제어 온도보상 크리스탈(12)과, 전압제어 온도보상 크리스탈(12)의 출력단에 접속되어 전압제어 온도보상 크리스탈(12)의 발진신호를 기준으로 하여 PLL회로로서 송신주파신호를 발생하는 송신 PLL회로(14)와, 전압제어 온도보상 크리스탈(12)의 출력단에 접속되어 전압제어 온도보상 크리스탈(12)의 발진신호를 기준으로 하여 PLL회로로서 제1국부발진주파신호를 발생하는 수신 PLL회로(16)로 구성한다.In the configuration of FIG. 2, the frequency synthesizing unit 10 includes a voltage controlled temperature compensation crystal 12 and a voltage controlled temperature compensation crystal 12 for oscillating a signal whose frequency is controlled in proportion to the magnitude of the input compensation voltage Vi. A transmission PLL circuit 14 which is connected to an output terminal and generates a transmission frequency signal as a PLL circuit based on the oscillation signal of the voltage controlled temperature compensation crystal 12, and is connected to an output terminal of the voltage controlled temperature compensation crystal 12 It consists of a receiving PLL circuit 16 which generates a first local oscillation frequency signal as a PLL circuit on the basis of the oscillation signal of the control temperature compensation crystal 12.

분주부(60)는 제2중간주파신호를 버퍼링(buffering) 및 증포하는 버퍼증폭기(62)와, 버퍼증폭기(62)의 출력단에 접속되어 버퍼링 및 증폭된 제2중간주파신호를 설정된 일정 분주비로 분주하는 분주회로(64)로 구성한다.The frequency divider 60 is connected to the buffer amplifier 62 for buffering and amplifying the second intermediate frequency signal and the second intermediate frequency signal buffered and amplified by being connected to the output terminal of the buffer amplifier 62 at a predetermined constant division ratio. A frequency divider circuit 64 is provided.

보상데이타 발생부(70)는 분주회로(64)의 출력단에 접속되어 분주회로(64)에서 분주된 신호의 1주기동안 클럭신호 입력단자(200)를 통해 입력되는 클럭신호의 펄스수를 계수하여 계수된 계수데이타를 출력하는 카운터(71)와, 일정값으로 설정된 기준데이타를 저장 출력하는 기준데이타 저장부(72)와, 카운터(71)의 출력단과 기준데이타 저장부(72)의 출력단에 접속되어 계수데이타와 기준데이타를 비교하여 그 차를 나타내는 차 데이타를 출력하는 비교기(73)와, 비교기(73)의 출력단에 접속되어 차데이타에 따라 계수데이타와 기준데이타간에 ㅊ차가 없을 경우에는 제1보상데이타 발생신호를 발생하고 계수데이타가 기준데이타보다 클 경우에는 제2보상데이타 발생신호를 발생하여 계수데이타가 기준데이타 보다 작을 경우에는 제3보상데이타 발생신호를 발생하는 보상기(74)와, 보상기(74)의 출력단에 접속되어 제1보상데이타 발생신호가 입력되는 것에 응답하여 일정갑의 제1보상데이타를 발생하는 제1보상데이타 발생기(75)와, 보상기(74)의 출력단에 접속되어 제2보상데이타 발생신호가 입력되는 것에 응답하여 제1보상데이타의 값에서 설정값만큼씩 감소되는 제2보상데이타를 발생하는 제2보상데이타 발생기(76)와, 보상기(74)의 출력단에 접속되어 제3보상데이타 발생신호가 입력되는 것에 응답하여 제1보상데이타의 값에서 설정값만큼씩 감소되는 제3보상데이타를 발생하는 제3보상데이타 발생기(77)와, 제1, 제2, 제3보상데이타 발생기(75,76,77)의 출력단에 접속되어 제1, 제2, 제3보상데이타를 논리합하여 보상데이타로서 출력하는 논리합게이트(G1)로 구성한다.The compensation data generator 70 is connected to the output terminal of the frequency division circuit 64 to count the number of pulses of the clock signal input through the clock signal input terminal 200 during one period of the signal divided by the frequency division circuit 64. It is connected to a counter 71 for outputting counted coefficient data, a reference data storage unit 72 for storing and outputting reference data set to a constant value, an output terminal of the counter 71, and an output terminal of the reference data storage unit 72. And a comparator 73 which compares the coefficient data with the reference data and outputs the difference data indicating the difference, and is connected to an output terminal of the comparator 73, when there is no difference between the coefficient data and the reference data according to the difference data. When the compensation data generation signal is generated and the count data is larger than the reference data, the second compensation data generation signal is generated. When the count data is smaller than the reference data, the third compensation data generation signal is generated. A first compensation data generator 75 connected to an output terminal of the compensator 74 to generate a first compensation data of a predetermined value in response to input of a first compensation data generation signal, and a compensator 74. A second compensation data generator 76 which is connected to an output terminal of the second compensation data and generates a second compensation data which is decreased by a set value from the value of the first compensation data in response to the input of the second compensation data generation signal; A third compensation data generator 77 which is connected to an output terminal of 74) and generates third compensation data which is decreased by a set value from the value of the first compensation data in response to the third compensation data generation signal being input; And a logic sum gate G1 connected to the output terminals of the first, second and third compensation data generators 75, 76 and 77 to logically sum the first, second and third compensation data and output them as compensation data.

D/A변환부(80)는 논리합게이트(G1)의 출력단에 접속되어 보상데이타를 아나로그의 보상전압 Vi으로 변환하는 D/A변환기(82)와, D/A변환기(82)의 출력단에 접속되어 보상전압 Vi을 증폭하여 전압제어 온도보상 크리스탈(12)로 출력하는 버퍼증폭기(84)로 구성한다.The D / A converter 80 is connected to the output terminal of the logic sum gate G1 to the D / A converter 82 and the output terminal of the D / A converter 82 for converting the compensation data into the analog compensation voltage Vi. And a buffer amplifier 84 connected to amplify the compensation voltage Vi and output to the voltage-controlled temperature compensation crystal 12.

제3도는 상기 제2도중 전압제어 온도보상 크리스탈(12)에 입력되는 보상전압 Vi의 변화에 대응하여 전압제어 온도보상 크리스탈(12)에서 발진되는 신호의 주파수 F가 변화하는 것을 나타낸 것이다.FIG. 3 shows that the frequency F of the signal oscillated in the voltage controlled temperature compensation crystal 12 changes in response to the change in the compensation voltage Vi input to the voltage controlled temperature compensation crystal 12 during the second period.

이하 본 발명에 따른 제2도의 동작예를 제3도를 참조하여 상세히 설명한다.An operation example of FIG. 2 according to the present invention will now be described in detail with reference to FIG.

지금 기지구으로부터 송신되는 신호가 안테나(ANT)를 통해 수신되면, 수신된 수신신호는 듀플렉서(30)를 통해 제1혼합기(40)에 입력된다. 이때 수신 PLL회로(16)에는 전압제어 온도보상 크리스탈(12)에서 발진되는 발진신호가 입력된다. 그러면 수신 PLL회로(16)는 전압제어 온도보상 크리스탈(12)에서 발진된 발진신호를 기준으로 하여 제1국부발진주파신호를 발생하여 제1혼합기(40)로 출력한다. 제1혼합기(40)는 수신신호를 제1국부발진주파신호와 혼합하여 제1중간주파신호로 변환한 후 제2혼합기(50)로 출력한다.When a signal transmitted from the base station is received through the antenna ANT, the received received signal is input to the first mixer 40 through the duplexer 30. At this time, the oscillation signal oscillated by the voltage-controlled temperature compensation crystal 12 is input to the receiving PLL circuit 16. The receiving PLL circuit 16 then generates a first local oscillation frequency signal based on the oscillation signal oscillated by the voltage controlled temperature compensation crystal 12 and outputs it to the first mixer 40. The first mixer 40 mixes the received signal with the first local oscillation frequency signal, converts the received signal into a first intermediate frequency signal, and outputs it to the second mixer 50.

여기서 안테나(ANT)를 통해 수신되는 수신신호의 Fe를 무시할 수 있다면 제1중간주파수신호의 Fe는 오직 제1국부발진주파신호의 Fe에 기인함을 알 수 있다.If the Fe of the received signal received through the antenna ANT can be ignored, it can be seen that the Fe of the first intermediate frequency signal is due to the Fe of the first local oscillation frequency signal.

제2혼합기(50)는 제1중간주파신호를 크리스탈(X-TAL)에서 발진된 제2국부발진주파신호와 혼합하여 제2중간주파신호로 변환한후 검파회로(90) 및 버퍼증폭기(62)로 출력한다. 검파회로(90)는 제2중간주파신호를 검파함으로써 오디오신호를 복조하여 출력한다.The second mixer 50 mixes the first intermediate frequency signal with the second local oscillation frequency signal oscillated in the crystal (X-TAL), converts the signal into a second intermediate frequency signal, and then detects the detection circuit 90 and the buffer amplifier 62. ) The detection circuit 90 demodulates and outputs the audio signal by detecting the second intermediate frequency signal.

만일 제2혼합기(50)에서 출력되는 제2중간주파신호의 Fe가 어느 정해진 값을 갖는다고 가정하면, 이는 제1중간주파신호의 Fe와 제2국부발진주파신호의 Fe에 기인한다. 일반적으로 크리스탈(X-TAL)의 Fe는 ±7ppm정도이나, 통상적으로 제2국부발진주파신호의 주파수는 수신신호의 주파수 890MHz~915MHz에 비해 1/10정도이므로 이의 Fe는 거의 무시할 수 있다. 또한 제2중간주파신호의 주파수는 일반적으로 455KHz이다.If it is assumed that Fe of the second intermediate frequency signal output from the second mixer 50 has a predetermined value, it is due to Fe of the first intermediate frequency signal and Fe of the second local oscillation frequency signal. In general, Fe of the crystal (X-TAL) is about ± 7ppm, but typically the frequency of the second local oscillation frequency signal is about 1/10 of the frequency of the received signal 890MHz ~ 915MHz so that its Fe can be almost ignored. In addition, the frequency of the second intermediate frequency signal is generally 455 KHz.

또한 제2혼합기(50)에서 출력된 제2중간주파신호는 버퍼증폭기(62)를 거쳐 분주회로(64)에 입력되어 설정된 일정 분주비로 분주된후 카운터(71)에 입력된다. 이때 카운터(71)에는 소정의 클럭발생회로(도시하지않았음)로 부터 클럭신호 입력단자(200)를 통해 일정 주파수의 클럭신호가 입력된다. 그러면 카운터(71)는 분주회로(64)에서 분주된 신호의 1주기동안 클럭신호 입력단자(200)를 통해 입력되는 클럭신호의 펄스수를 계수하고 계수된 계수데이타를 비교기(73)로 출력한다. 여기서 분주회로(64)에서는 제2중간주파신호를 1/214분주하고 클럭신호 입력단자(200)를 통해 입력되는 클럭신호의 주파수는 11MHz인 것을 가정하여 설명한다. 그러면 445KHz의 제2중간주파신호는 분주회로(64)에서 1/214분주되어 약 27.77Hz의 신호로서 카운터(71)에 입력되며, 카운터(71)는 약 27.77Hz의 신호의 1주기 즉, 약 0.036초동안 11MHz의 클럭신호의 펄스수를 계수하고 계수된 계수데이타를 비교기(73)로 출력하는 것이다.In addition, the second intermediate frequency signal output from the second mixer 50 is inputted to the frequency division circuit 64 through the buffer amplifier 62, divided at a predetermined frequency division ratio, and then input to the counter 71. In this case, a clock signal of a predetermined frequency is input to the counter 71 through a clock signal input terminal 200 from a predetermined clock generation circuit (not shown). The counter 71 then counts the number of pulses of the clock signal input through the clock signal input terminal 200 during one period of the signal divided by the frequency divider 64 and outputs the counted count data to the comparator 73. . Here, the frequency dividing circuit 64 divides the second intermediate frequency signal by 1/2 14 and the frequency of the clock signal input through the clock signal input terminal 200 is 11 MHz. Then, the second intermediate frequency signal of 445 KHz is divided into 1/2 14 by the frequency divider circuit 64 and input to the counter 71 as a signal of about 27.77 Hz. The number of pulses of the clock signal of 11 MHz is counted for about 0.036 seconds, and the counted count data is output to the comparator 73.

비교기(73)는 계수데이타와 기준데이타 저장부(72)에서 저장 출력되는 기준데이타를 비교하여 그 차를 나타내는 차데이타를 보상기(74)로 출력한다. 이때 기준데이타의 값은 분주회로(64)에서 분주된 신호의 1주기인 약 0.036초동안에 해당하는 11MHz의 클럭신호의 갯수인 39611로 설정된 기준데이타간의 차를 나타내는 차데이타가 보상기(74)에 입력되는 것이다.The comparator 73 compares the coefficient data with the reference data stored in the reference data storage unit 72 and outputs difference data indicating the difference to the compensator 74. At this time, the value of the reference data is input to the compensator 74 with difference data indicating the difference between the reference data set to 39611 which is the number of clock signals of 11 MHz corresponding to about 0.036 seconds, which is one period of the signal divided by the division circuit 64. Will be.

보상기(74)는 입력되는 차데이타에 따라 계수데이타와 기준데이타간에 차가 없을 경우에는 제1보상데이타 발생신호를 발생하여 제1보상데이타 발생기(75)로 출력하고 계수데이타가 기준데이타보다 클 경우에는 제2보상데이타 발생신호를 발생하여 제2보상데이타 발생기(76)로 출력하며 계수데이타가 기준데이타보다 작을 경우에는 제3보상데이타 발생신호를 발생하여 제3보상데이타 발생기(77)로 출력한다.The compensator 74 generates a first compensation data generating signal and outputs the first compensation data generator 75 when there is no difference between the counting data and the reference data according to the input difference data, and when the counting data is larger than the reference data. A second compensation data generation signal is generated and output to the second compensation data generator 76. When the count data is smaller than the reference data, a third compensation data generation signal is generated and output to the third compensation data generator 77.

보상기(74)로 부터 제1보상데이타 발생신호가 제1보상데이타 발생기(75)에 입력되면, 제1보상데이타발생기(75)는 일정값의 제1보상데이타를 발생하여 논리합게이트(G1)로 출력한다. 보상기(74)로부터 제2보상데이타 발생신호가 제2보상데이타발생기(76)에 입력되면, 제2보상데이타 발생기(76)는 제1보상데이타의 값에서 설정값만큼씩 감소되는 제2보상데이타를 발생하여 논리합게이트(G1)로 출력한다. 보상기(74)로 부터 제3보상데이타 발생신호가 제3보상데이타 발생기(77)에 입력되면, 제3보상데이타 발생기(77)는 제1보상데이타의 값에서 설정값만큼씩 증가되는 제3보상데이타를 발생하여 논리합게이트(G1)로 출력한다. 여기서 제2보상데이타는 전압 제어 온도보상 크리스탈(12)의 발진신호의 주파수를 일정 감소시키기 위한 데이타이고, 제3보상데이타는 전압제어 온도보상 크리스탈(12)의 발진신호의 주파수를 일정증가시키기 위한 데이타이다.When the first compensation data generator signal is input from the compensator 74 to the first compensation data generator 75, the first compensation data generator 75 generates the first compensation data having a predetermined value to the logic sum gate G1. Output When the second compensation data generator signal is input from the compensator 74 to the second compensation data generator 76, the second compensation data generator 76 decreases by the set value from the value of the first compensation data by the set value. Is generated and output to the logical sum gate G1. When the third compensation data generator signal is input from the compensator 74 to the third compensation data generator 77, the third compensation data generator 77 increases by a set value from the value of the first compensation data. The data is generated and output to the logical sum gate G1. Here, the second compensation data is data for decreasing the frequency of the oscillation signal of the voltage controlled temperature compensation crystal 12 constant, and the third compensation data is for increasing the frequency of the oscillation signal of the voltage controlled temperature compensation crystal 12 constant. Data.

논리합게이트(G1)는 제1, 제2, 제3보상데이타 발생기(75,76,77)의 출력을 놀리합함으로써 제1, 제2, 제3보상데이타 중 어느 하나의 보상데이타를 D/A변환기(82)로 출력한다. 그러면 논리합게이트(G1)에서 출력되는 보상데이타는 D/A변환기(82)에서 아나로그의 보상전압 Vi으로 변환하고 버퍼증폭기(84)에 의해 소정의 레벨로 증폭된후 전압제어 온도보상 크리스탈(12)에 입력된다. 이때 버퍼증폭기(84)에서 보상전압 Vi를 증폭하는 것은 주파수 합성부(10)를 구동하기에 충분한 레벨로 증폭시키기 위한 것이다.The logic sum gate G1 performs a D / A operation on the compensation data of any one of the first, second, and third compensation data by making the outputs of the first, second, and third compensation data generators 75, 76, and 77 play out. Output to converter 82. Then, the compensation data output from the logic sum gate G1 is converted into the analog compensation voltage Vi in the D / A converter 82 and amplified to a predetermined level by the buffer amplifier 84, and then the voltage controlled temperature compensation crystal 12 ) Is entered. At this time, the amplifying of the compensation voltage Vi in the buffer amplifier 84 is to amplify to a level sufficient to drive the frequency combining section 10.

따라서 전압제어 온도보상 크리스탈(12)은 보상전압 Vi에 의해 발진신호의 주파수가 제어됨으로써 보상 전압 Vi의 크기에 비례하여 발진신호의 주파수가 조정된다. 이때 전압제어 온도보상 크리스탈(12)에 입력되는 보상전압 Vi에 대한 전압제어 온도보상 크리스탈(12)의 발진신호의 주파수 F의 변화는 제3도와 같이 된다. 제3도에서 전압제어 온도보상 크리스탈(12)에 입력되는 보상전압 Vi가 2V와 3V간에 1V만큼 변화할때 전압제어 온도보상 크리스탈(12)의 발진신호의 주파수 F는 -1ppm과 +1ppm간에 ±1ppm만큼 변화한다. 즉, 보상전압 Vi가 2.5V일때 전압제어 온도보상 크리스탈(12)의 발진신호의 주파수 F가 중심주파수인 fo라고 할때, 보상전압 Vi가 2V로 감소할 경우에는 발진신호의 주파수 F가 중심주파수 fo에 비해 -1ppm만큼 감소하고 보상전압 Vi가 3V로 증가할 경우에는 발진신호의 주파수 F가 중심주파수 fo에 비해 +1ppm만큼 증가한다.Accordingly, the frequency of the oscillation signal is adjusted in proportion to the magnitude of the compensation voltage Vi by controlling the frequency of the oscillation signal by the compensation voltage Vi. At this time, the change of the frequency F of the oscillation signal of the voltage controlled temperature compensation crystal 12 with respect to the compensation voltage Vi input to the voltage controlled temperature compensation crystal 12 becomes as shown in FIG. In FIG. 3, when the compensation voltage Vi input to the voltage controlled temperature compensation crystal 12 changes by 1 V between 2 V and 3 V, the frequency F of the oscillation signal of the voltage controlled temperature compensation crystal 12 is ± 1 ppm to +1 ppm. Change by 1 ppm. That is, when the frequency F of the oscillation signal of the voltage controlled temperature compensation crystal 12 is fo, which is the center frequency when the compensation voltage Vi is 2.5V, the frequency F of the oscillation signal F is the center frequency when the compensation voltage Vi decreases to 2V. When the voltage decreases by -1ppm compared to fo and the compensation voltage Vi increases to 3V, the frequency F of the oscillation signal increases by + 1ppm compared to the center frequency fo.

한편 변조회로(20)에는 오디오신호가 오디오신호가 입력단자(100)를 통해 입력된다. 이때 송신 PLL회로(14)에는 전압제어 온도보상 크리스탈(12)에서 발진되는 발진신호가 입력된다. 그러면 송신 PLL회로(14)는 전압제어 온도보상 크리스탈(12)에서 발진된 발진신호의 주파수를 기준으로 송신주파신호를 발생하여 변조회로(20)로 출력한다. 변조회로(20)는 오디오신호 입력단자(100)를 통해 입력되는 오디오신호로써 송신주파신호를 변조하고 변조된 신호를 송신신호로서 듀플렉서(30)로 출력한다. 이에따라 송신신호는 안테나(ANT)를 통해 기지국으로 출력된다.The audio signal is input to the modulation circuit 20 through the input terminal 100. At this time, the oscillation signal oscillated by the voltage-controlled temperature compensation crystal 12 is input to the transmission PLL circuit 14. Then, the transmission PLL circuit 14 generates a transmission frequency signal based on the frequency of the oscillation signal oscillated by the voltage controlled temperature compensation crystal 12 and outputs it to the modulation circuit 20. The modulation circuit 20 modulates a transmission frequency signal as an audio signal input through the audio signal input terminal 100 and outputs the modulated signal to the duplexer 30 as a transmission signal. Accordingly, the transmission signal is output to the base station through the antenna ANT.

따라서 제2중간주파신호의 오차에 대응하여 전압제어 온도보상 크리스탈(12)의 발진신호의 주파수를 정확하게 조정함으로써 송신신호의 Fe를 ±1ppm이하로 만족시키게 된다.Therefore, the frequency of the oscillation signal of the voltage-controlled temperature compensation crystal 12 is accurately adjusted in response to the error of the second intermediate frequency signal, thereby satisfying the Fe of the transmission signal to ± 1 ppm or less.

상술한 바와 같이 본 발명은 셀룰라 전화기의 자동 주파수 제어회로에 있어서, 제2중간주파신호의 오차를 주파수 합성부에 귀환시켜 전압제어 온도보상 크리스탈의 발진신호의 주파수를 제어하는 회로로서 송신신호의 Fe를 ±1ppm이하가 되도록 할 수 있는 잇점이 있다.As described above, the present invention is an automatic frequency control circuit of a cellular telephone, in which an error of a second intermediate frequency signal is fed back to a frequency synthesizer to control a frequency of an oscillation signal of a voltage controlled temperature compensation crystal. This has the advantage of making it less than ± 1ppm.

Claims (3)

셀룰라 전화기의 자동 주파수 제어회로에 있어서, 입력되는 보상전압 Vi의 크기에 비례하여 주파수가 제어되는 신호를 발진하고 발진신호를 기준으로 하여 송신주파신호와 제1국부발진주파신호를 발생하는 주파수 합성부(10)와, 상기 주파수 합성부(10)의 제1국부발진주파신호 출력단에 접속되면 안테나(ANT)를 통한 수신신호를 상기 제1국부발진주파신호와 혼합하여 제1중간주파신호로 변환하는 제1혼합기(40)와, 제2국부발진주파신호를 발진하는 크리스탈(X-TAL)과, 상기 제1혼합기(40)의 출력단과 상기 크리스탈(X-TAL)에 접속되어 상기 제1중간주파신호를 제2국부발진주파신호와 혼합하여 제2중간주파신호로 변환하는 제2혼합기(50)와, 상기 제2혼합기(50)의 출력단에 접속되어 상기 제2중간주파신호를 설정된 일정분주비로 분주하는 분주부(60)와, 상기 분주부(60)의 출력단에 접속되어 상기 분주부(60)에서 분주된 신호의 1주기동안 클럭신호 입력단자(200)를 통해 입력되는 클럭신호의 펄스수를 계수하고 계수된 계수데이타를 일정값으로 설정된 기준데이타와 비교하여 비교결과에 대응하여 계수데이타와 기준데이타간에 차가 없을 경우에는 일정값의 보상데이타를 발생하고 계수데이타가 기준데이타보다 클 경우에는 설정값만큼씩 감소되는 보상데이타를 발생하며 계수데이타가 기준데이타보다 작을 경우에는 설정값만큼씩 증가되는 보상데이타를 발생하는 보상데이타 발생부(70)와, 상기 주파수 합성부(10)의 입력단과 상기 보상데이타 발생부(70)의 출력단사이에 접속되어 상기 보상데이타를 아나로그의 보상전압 Vi으로 변환하여 상기 주파수 합성부(10)에 인가하는 D/A변환부(80)로 구성하는 것을 특징으로 하는 셀룰라 전화기의 자동 주파수 제어회로.In the automatic frequency control circuit of a cellular telephone, a frequency synthesizer for oscillating a signal whose frequency is controlled in proportion to the magnitude of an input compensation voltage Vi and generating a transmission frequency signal and a first local oscillation frequency signal based on the oscillation signal. 10 and, when connected to the first local oscillation frequency signal output terminal of the frequency synthesizer 10, converts the received signal through the antenna ANT with the first local oscillation frequency signal and converts it into a first intermediate frequency signal. A first intermediate frequency connected to a first mixer 40, a crystal (X-TAL) for oscillating a second local oscillation frequency signal, an output terminal of the first mixer (40), and the crystal (X-TAL); A second mixer 50 for mixing the signal with a second local oscillation frequency signal and converting the signal into a second intermediate frequency signal; and connecting the second intermediate frequency signal to an output terminal of the second mixer 50 at a predetermined constant division ratio. The dispensing part 60 which dispenses, and the said dispensing part The number of pulses of the clock signal inputted through the clock signal input terminal 200 during one cycle of the signal divided by the frequency division unit 60 and connected to the output terminal of 60, and the counted coefficient data is set to a constant value. When there is no difference between the coefficient data and the reference data in response to the comparison result, compensation data of a certain value is generated. When the coefficient data is larger than the reference data, compensation data is reduced by the set value. Is smaller than the reference data, is connected between the compensation data generator 70 generating the compensation data which is increased by a set value, the input terminal of the frequency synthesizer 10 and the output terminal of the compensation data generator 70. And the D / A converter 80 converts the compensation data into an analog compensation voltage Vi and applies it to the frequency synthesizer 10. Cell phones are an automatic frequency control circuit. 제1항에 있어서, 상기 주파수 합성부(10)가 상기 보상전압 Vi의 크기에 비례하여 주파수가 제어되는 신호를 발진하는 전압제어 온도보상 크리스탈(12)과, 상기 전압제어 온도보상 크리스탈(12)의 출력단에 접속되어 상기 전압제어 온도보상 크리스탈(12)의 발진신호를 기준으로 하여 PLL회로로서 송신주파신호를 발생하는 송신 PLL회로(14)와, 상기 전압제어 온도보상 크리스탈(12)의 출력단에 접속되어 상기 전압제어온도보상 크리스탈(12)의 발진신호를 기준으로 하여 PLL회로로서 제1국부발진주파신호를 발생하는 수신 PLL회로(16)로 구성하는 것을 특징으로 하는 셀룰라 전화기의 자동 주파수 제어회로.The voltage-controlled temperature compensation crystal 12 and the voltage-controlled temperature compensation crystal 12 of claim 1, wherein the frequency synthesizer 10 oscillates a signal whose frequency is controlled in proportion to the magnitude of the compensation voltage Vi. A transmission PLL circuit 14 for generating a transmission frequency signal as a PLL circuit on the basis of the oscillation signal of the voltage controlled temperature compensation crystal 12, and an output terminal of the voltage controlled temperature compensation crystal 12; And a receiving PLL circuit 16 connected to generate a first local oscillation frequency signal as a PLL circuit on the basis of the oscillation signal of the voltage controlled temperature compensation crystal 12. . 제1항에 있어서, 상기 보상데이타 발생부(70)의 상기 분주부(60)의 출력단에 접속되어 상기 분주부(60)에서 분주된 신호의 1주기동안 상기 클럭신호 입력단자(200)를 통해 입력되는 클럭신호의 펄스수를 계수하여 계수된 계수데이타를 출력하는 카운터(71)와, 일정값으로 설정된 기준데이타를 저장 출력하는 기준데이타 저장부(72)와, 상기 카운터(71)의 출력단과 상기 기준데이타 저장부(72)의 출력단에 접속되어 상기계수데이타와 상기 기준데이타를 비교하여 그 차를 나타내는 차데이타를 출력하는 비교기(73)와, 상기 비교기(73)의 출력단에 접속되어 상기 차데이타에 따라 계수데이타와 기준데이타간에 차가 없을 경우에는 제1보상데이타 발생신호를 발생하고 계수데이타가 기준데이타보다 클 경우에는 제2보상데이타 발생신호를 발생하며 계수데이타가 기준데이타보다 작을 경우에는 제3보상데이타 발생신호를 발생하는 보상기(74)와, 상기 보상기(74)의 출력단에 접속되어 상기 제1보상데이타 발생신호가 입력되는 것에 응답하여 일정값의 제1보상데이타를 발생하는 제1보상데이타 발생기(75)와, 상기 보상기(74)의 출력단에 접속되어 상기 제2보상데이타 발생신호가 입력되는 것에 응답하여 상기 제1보상데이타의 값에서 설정값만큼씩 감소되는 제2보상데이타를 발생하는 제1보상데이타 발생기(76)와, 상기 보상기(74)의 출력단에 접속되어 상기 제3보상데이타 발생신호가 입력되는 것에 응답하여 상기 제1보상데이타의 값에서 설정값만큼씩 감소되는 제3보상데이타를 발생하는 제3보상데이타 발생기(77)와, 상기 제1, 제2, 제3보상데이타 발생기(75,76,77)의 출력단에 접속되어 상기 제1, 제2, 제3보상데이타를 논리합하여 상기 보상데이타로서 출력하는 논리합게이트(G1)로 구성하는 것을 특징으로 하는 셀룰라 전화기의 자동 주파수 제어회로.The clock signal input terminal 200 of claim 1, wherein the clock signal input terminal 200 is connected to an output terminal of the division unit 60 of the compensation data generation unit 70 for one period of a signal divided by the division unit 60. A counter 71 for counting the number of pulses of an input clock signal and outputting counted count data, a reference data storage unit 72 for storing and outputting reference data set to a predetermined value, an output terminal of the counter 71, A comparator 73 connected to an output terminal of the reference data storage unit 72 for comparing the coefficient data with the reference data and outputting difference data representing the difference; and a comparator 73 connected to an output terminal of the comparator 73; According to the data, if there is no difference between the count data and the reference data, the first compensation data generation signal is generated. If the count data is larger than the reference data, the second compensation data generation signal is generated. If smaller than the data, the compensator 74 generates a third compensation data generation signal, and is connected to an output terminal of the compensator 74 so as to receive the first compensation data having a predetermined value in response to the input of the first compensation data generation signal. Is connected to an output terminal of the first compensation data generator 75 and a compensator 74 to reduce the value of the first compensation data by a set value in response to the input of the second compensation data generation signal. A value set from the value of the first compensation data in response to the first compensation data generator 76 generating a second compensation data and the output of the compensator 74 being connected to the third compensation data generation signal; A third compensation data generator 77 generating a third compensation data which is reduced by an amount; and an output terminal of the first, second, and third compensation data generators 75, 76, and 77, respectively, 2, the third compensation data The logical sum automatic frequency control of a cellular telephone characterized in that consists of a gate (G1) and outputting, as the compensation data.
KR1019900007460A 1990-05-23 1990-05-23 Afc of cellular telephone KR930011506B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900007460A KR930011506B1 (en) 1990-05-23 1990-05-23 Afc of cellular telephone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900007460A KR930011506B1 (en) 1990-05-23 1990-05-23 Afc of cellular telephone

Publications (2)

Publication Number Publication Date
KR910021040A KR910021040A (en) 1991-12-20
KR930011506B1 true KR930011506B1 (en) 1993-12-08

Family

ID=19299354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900007460A KR930011506B1 (en) 1990-05-23 1990-05-23 Afc of cellular telephone

Country Status (1)

Country Link
KR (1) KR930011506B1 (en)

Also Published As

Publication number Publication date
KR910021040A (en) 1991-12-20

Similar Documents

Publication Publication Date Title
US5752174A (en) Radio receiver with automatic adjustment of oscillation frequencies
US5598405A (en) Time division multiple access time division duplex type transmitter-receiver
US4932072A (en) Mobile station equipment for a mobile radio telephone system
KR20030084739A (en) Communication semiconductor integrated circuit device and wireless communication system
KR101035827B1 (en) Voltage-controlled oscillator presetting circuit
US6104252A (en) Circuit for automatic frequency control using a reciprocal direct digital synthesis
US5369790A (en) Radio receiver
US5793819A (en) Radio communication terminal station
JP3070442B2 (en) Digital modulation / demodulation circuit
US5564089A (en) Current controlled variable frequency oscillator having an improved operational transconductance amplifier
KR930011506B1 (en) Afc of cellular telephone
US6091943A (en) Combining oscillator with a phase-indexed control circuit for a radio receiver
KR19980087241A (en) Lock-up Fastening Circuit of Frequency Synthesizer Using Phase-locked Loop
US20040176045A1 (en) Method and device for producing mobile radio signals
US6268780B1 (en) Frequency synthesizer with digital frequency lock loop
US5502411A (en) Frequency synthesizer
US5900751A (en) Automatic frequency control circuit with simplified circuit constitution
US7103132B1 (en) Phase comparator and method of controlling power saving operation of the same, and semiconductor integrated circuit
US5526527A (en) Method and apparatus for frequency synthesization in digital cordless telephones
KR940007040B1 (en) Voltage controlled-temperature compensated x-tal oscillater
JP2005051428A (en) Frequency synthesizer and communication device
US6326850B1 (en) High frequency signal generator from a horological time base
US6914458B2 (en) Method and device for generating a signal with a frequency equal to the product of a reference frequency and a real number
JP3141539B2 (en) Radio and its automatic frequency adjustment method
KR20010089198A (en) Frequency converter enabling a non-integer division ratio to be programmed by means of a unique control word

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071109

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee