Claims (2)
비교기준전압을 제공하는 기준전압 설정단(10)과, 수직사이즈를 수동으로 조정하도록된 수동조정단(20)과, 수직주파수를 전압으로 변환시키는 F/V 콘버터(30)와, 상기 수동조정단(20)의 출력과 F/V 콘버터(30)의 출력을 비교입력으로 제공받아 상기 기준전압 설정단(10)에서 제공되는 기준전압과 비교하여 증폭하는 차동증폭기(40)와, 이 차동증폭기(40)의 출력을 입력으로 제공받아 수직 IC(IC1)의 램프 발진기 바이어스를 변화시키는 램프바이어스 조정단(50)과, 수직 IC(IC1)의 수직출력을 상기 차동증폭기(40)의 비교입력측으로 궤환시키기 위한 수직출력 궤환단(60)과, 로 된 수직사이즈 콘트롤회로.A reference voltage setting stage 10 for providing a comparative reference voltage, a manual adjustment stage 20 for manually adjusting the vertical size, an F / V converter 30 for converting a vertical frequency into a voltage, and the manual adjustment A differential amplifier 40 which receives the output of the stage 20 and the output of the F / V converter 30 as a comparison input and amplifies the amplifier by comparing with the reference voltage provided from the reference voltage setting stage 10; A ramp bias adjustment stage 50 for receiving the output of the 40 as an input to change the ramp oscillator bias of the vertical IC IC1 and a vertical output of the vertical IC IC1 to the comparison input side of the differential amplifier 40. A vertical output feedback stage 60 for feeding back and a vertical size control circuit.
제1항에 있어서, 상기 기준전압 설정단(10)은 전원을 일정레벨로 분압시키기 위한 저항(R1), (R2)과 콘덴서(C1)로 되고, 수동조정단(20)은 B+ 전압을 분압가변시키는 가변저항(VR1)으로 되며, 차동증폭기(40)는 상기저항(R1), (R2)에서 분압된 전압을 비반전단에 제공받으며 상기 가변저항(VR1)에 의해 조정된 전압과 F/V콘버터(30)의 출력전압을 반전단에 제공받는 비교기(U1)로 되고, 램프바이어스 조정단(50)은 상기 비교기(U1)의 출력을 베어스에 제공받아 비교기(U1)의 출력레벨에 따라 수직 IC(IC1)의 수직사이즈 조정단(VS)에 제공하는 전류량이 조정되는 트랜지스터(Q1)로 된 것을 특징으로 하는 수직사이즈 콘트롤회로.2. The reference voltage setting stage (10) according to claim 1, wherein the reference voltage setting stage (10) comprises resistors (R1), (R2), and capacitor (C1) for dividing the power to a constant level, and the manual adjustment stage (20) divides the voltage B +. The variable amplifier VR1 is variable, and the differential amplifier 40 receives the voltage divided by the resistors R1 and R2 at the non-inverting stage and adjusts the voltage and the F / V adjusted by the variable resistor VR1. The output voltage of the converter 30 is provided to the comparator U1, and the ramp bias adjustment stage 50 is provided with the output of the comparator U1 to the bears and is perpendicular to the output level of the comparator U1. A vertical size control circuit comprising a transistor (Q1) in which the amount of current supplied to the vertical size adjusting stage (VS) of the IC (IC1) is adjusted.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.