KR930010613B1

KR930010613B1 - T1 신호 전송로를 이용한 e1 신호 전송장치

Info

Publication number: KR930010613B1
Application number: KR1019910006277A
Authority: KR
Inventors: 이승섭
Original assignee: 성미전자 주식회사; 유태로
Priority date: 1991-04-19
Filing date: 1991-04-19
Publication date: 1993-10-30
Also published as: KR920020875A

Abstract

내용 없음.

Description

T1 신호 전송로를 이용한 E1 신호 전송장치

제1도는 PCM 다중화 디지탈 전송장치에 대한 개략도.

제2도는 PCM 다중화 디지탈 전송로의 구성도.

제3도는 AMI 라인 코딩설명도.

제4도는 E1 신호 전송로를 이용한 E1 신호 전송장치 접속도.

제5도는 본 발명에 따른 T1 전송로를 이용한 E1 신호 전송장치 구성도.

제6도는 제5도의 송신부와 수신부에 대한 블럭도로서 제6a도는 송신부(100)에 대한 내부블럭도, 제6b도는 수신부(100)에 대한 내부블럭도.

제7도는 제6도의 요부상세 구성도로서 제7a도는 E1 라인 인터페이스의 상세구성도, 제7b도는 T1 라인 인터페이스의 상세구성도, 제7c도는 E1 라인 드라이버의 상세구성도.

제8도는 제6도의 요부파형도로서 제8a도는 전송로상의 복극성신호, 제8b도, 제8c도는 전송로상의 복극성신호로부터 재생한 단극성신호 제8d도는 B/T 변환부에서의 출력파형도, 제8e도는 동기신호 삽입부에서의 출력 파형도.

* 도면의 주요부분에 대한 부호의 설명

100 : 송신부 100' : 수신부

101 : E1 라인 인터페이스 102 : B/T 변환부

103, 109 : 버퍼 104 : 동기신호 삽입부

105 : T1 라인 드라이버 106, 112 : P LO

107 : T1 라인 인터페이스 108 : 동기신호 추출부

110 : T/B 변환부 111 : E1 라인 드라이버

300 : T1 전송로 400 : E1 전송로

401, 402, 501, 502 : E1 전송장치

500 : 본 발명과 T1 전송로로 구성된 가상의 E1 전송로.

본 목적은 PCM(Pulse Code Modulation)다중화 디지탈 전송의 1차군 신호전송 방식에 있어서 2.048M BPS(Bit Per Sec)의 신호전송율을 갖는 E1 신호를, 통신채널의 축소나 데이타 전송량의 감소없이 원래의 E1 신호 그대로 E1 신호전송로를 사용하여 전송한 것처럼 투명하게, T1 신호 전송로를 사용하여 전송시킬 수 있도록한 것이다. 일반적으로 전화국간 또는 기업의 사설 통신망등에 있어서는 전송로의 효율과 부가가치를 높이기 위하여 하나의 전송로를 사용하여 여러회선의 통신을 수용하고 있다. 그중 가장 널리 쓰이는 방식은 시분할 다중화방식(Time Division Multiplex)의 하나인 PCM 다중화방식으로 제1도와 같이 A국 에서 B국으로 전송하기 위하여 A국의 송화기(1~n)로부터 입력되는 아날로그신호를 8KHz 주기로 표본화 (sampling)하고 A/D변환기(Analog to Digital Converter)(X1~Xn)를 이용하여 디지탈값으로 변환한후 시간을 균일하게 짧게 쪼개어 각 회선의 디지탈 데이타를 번갈아가며 일정순서대로 보내면, 수신국(B)에서는 이를 수신하여 송신국(A)에서 보내는 순서와 시간에 맞추어 각 회선의 디지탈 데이타를 꺼내고 각 회선 별로 D/A 변환기(Digital to Analog Converter)(Y1~Yn)을 이용하여 다시 아날로그신호로 재현시켜 B국의 수화기(1'~n')로 전달시키는 것으로 송신과 수신을 위하여 제1도와 같은 구성이 서로 반대로 쌍을 이루어 송신과 수신의 양방향통신을 가능토록 하고 있다.

한편, 이와 같은 PCM 다중화 전송방식은 크게 두가지로 구분되는데, 그 하나는 먼저 구현되어 미국과 일본 우리나라등의 국가에서 주로 사용하고 있는 북미표준방식이고 나머지 하나는 앞의 것보다 뒤늦게 구현되었으나, 구성이나 기능상 진일보하여 주로 유럽 및 그외 대부분의 국가에서 사용하고 있는 유럽표준방식이다. 북미표준방식은 T1 신호라고 부르면 24개의 통신회선을 수용하고 신호의 전송율을 각 8bit로 변환된 디지탈 값과 1비트(bit)의 동기용 신호로 구성되어 (8bit*24+1bit)*8KHz=1.544M BPS(bit per second)를 가지고, 유럽표준방식은 E1 신호라 부르며 30개의 통신회선을 수용하고 신호의 전송율은 각 회선당 8비트의 디지탈 값과 8비트의 동기용 정보, 8비트의 신호정보로 구성되어 (8bit*30+8bit+8bit) *8KHz=2.048M BPS를 가진다.

즉, 유럽표준방식인 E1 신호방식은 북미표준방식인 T1 신호 방식보다 하나의 전송로당 6개의 통신회선을 더 수용할 수 있고, 또 구성에 있어서도 통신회선용의 데이타 전송채널과는 별도로 신호전송용 채널을 따로 가지고 있기 때문에, 별도의 신호전송용 채널을 가지고 있지못함으로 인하여 통신회선의 데이타전송중간에 신호용의 정보를 끼워넣는 T1 신호방식에서는 제공해주지 못하는, 와전채널 확보(CCC; Clear Channel Capability)를 제공해주고 있다. E1 신호방식의 이같은 잇점으로 인하여 전송로의 경제성뿐 아니라 정보통신사회의 실현을 위하여 추진되고 있는 종합정보 통신망(ISDN)을 구현하기에도 T1 신호방식 보다는 E1 신호방식이 훨씬 유리하고, 때문에 현재 T1 신호방식을 사용중인 국가들 대부분이 E1의 적용을 검토하고 있는 실정이며, 국내의 경우도 1991년도 7월부로 PCM 1차 군신호표준이 T1에서 E1으로 전환되도록 되어 있다.

그러나 기존의 T1 신호방식을 E1 신호방식으로 전환하는 데에는 많은 어려움이 있다. 그중 경계적으로나 시간적으로 가장 어려운것을 기존에 사용되고 있는 T1 신호전송로를 E1 신호 전송로로 교체하는 일이다. PCM 다중화된 신호를 장거리로 보내기 위하여는 제2도와 같이 일정거리 간격마다 맨홀을 만들고 그 안에 도선을 통한 전송신호의 감쇄를 보상시켜주는 라인 리피터(Line Repeater)(LR1~LRn)를 설치하여야 하는데 E1 신호방식은 T1신호방식보다 더높은 주파수로 정보를 보내기 때문에 전송신호의 감쇄정도가 T1 신호방식보다 심하고(PIC 0.65mm 케이블로 사용할 경우 전송손실은 T1의 경우 14.04dB/km이고 el의 경우는 16.22dB/km이다) 따라서 E1 신호방식에 있어 라인 리피터간의 간격은 T1 신호방식의 경우보다 짧은것이 보통이다. 그러므로 E1을 적용하기 위하여는 기존의 맨홀 간격을 재조정하든지 E1 신호방식에 맞는 전송로를 새로만들어야 한다.

또는 기존의 T1라인 리피터간격을 그대로 사용하고자할 경우에는 E1 신호를 보다 더먼거리까지 보내고 받을 수 있는 따라서 더고가 고신뢰성의 E1 신호 전송 장비와 E1 라인 리피터를 사용하여야만 한다.

따라서, 본 발명은 T1신호 방식을 E1 신호방식으로 전환하는데 있어 발생되는 상기한 바와 같은 문제점을 해결할 수 있도록 하기 위하여 발명된 것으로, T1 전송로상으로 E1 신호를 채널의 축소나 데이타 전송량의 감소없이 제4도와 같이 E1 전송장치(401 또는 402)에서 E1 신호 전송로(400)를 통하여 E1 전송장치(402 또는 401)로 전송된 것과 같이 투명하게 전송하도록 한 것이다. 즉, 제5도와 같이 E1 전송장치(501)와 T1 신호 전송로(300)사이에 본 발명의 송신부(100)를 삽입하고 T1 신호 전송로(300)와 E1 전송장치(502)사이에 본 발명의 수신부(100')를 삽입하여 E1 전송로처럼 동작하도록 구성하여 E1 신호 전송로(300)상으로 E1 신호를 변환하여 전송하도록 한 것이다. T1, E1 등과 같은 PCM 다중화된 디지탈 전송신호들은 제3도에 나타낸 바와 같이 전송신호의 구분을 위한 기준클럭의 추출과 직류밸런싱(DC Balancing)문제의 해결을 위하여 디지탈신호 ＂0＂을 전송할때에는 ＂0V＂전위를, 디지탈신호 ＂1＂을 전송할때에는 ＂(+)V＂혹은 ＂(-)V＂의 전위를 교대로 번갈아가며 전송하는 AMI(Alternate Mark Inversion) 라인코딩에 의하여 전송되고 있다.

그러나 본 발명의 기존의 T1 및 E1 신호 전송방식에서 특별히 구분하여 사용되지 않은 ＂(+)V＂와＂(-)V＂의 전위를 구분하여 인식함을 방법으로, 2.048M BPS의 신호전송속도를 가지는 E1 신호를 그보다 낮은 1.544M BPS의 신호전송속도를 가지는 기존의 T1 전송로로 전송가능하도록 하는 것이다.

즉 블럭코딩(Block Coding)방식을 적용하여 디지탈신호 ＂0＂과 ＂1＂ 의 열로 전송되는 E1 신호를 순서대로 n 개씩 묶어 2치값으로 구성된 블럭으로 만들고 이를 m개의 T1 전송로상의 ＂(+)V＂, ＂0V＂와 ＂(-)V＂의 세가지 전위로 구성된 3차값의 블럭으로 변환시켜 T1 전송로를 이용하여 전송시키면 이를 수신하여 해당되는 n개의 2치값으로 구성된 블럭으로 변환되고 직렬로 늘어놓아 원래의 디지탈신호열로 바꾸게 된다.

이때 데이타 전송속도의 변화를 보면 ＂0＂, ＂1＂로 구성된 2치값의 디지탈정보 n개가 ＂(+)v＂, ＂0v＂＂(-)v＂의 세가지 T1 전송로상의 전위로 구성된 3치값의 정보 m개로 바뀌므로 블럭의 전송속도는, 디지탈정보 ＂0＂, ＂1＂의 전송속도를 X라 하고 ＂(+)V＂, ＂0V＂, ＂(-)V＂로 구성된 정보의 전송속도를 Y라 하면, 블럭의 동기를 위한 정보 및 본 장치간의 유지보수용 정보의 교환을 위한 추가정보의 삽입을 위하여

를 만족시켜야 한다. 그리고 ＂(+)v＂, ＂0v＂＂(-)v＂의 T1 전송로상의 전위 m개로 구성된 블럭의 조합수는 디지탈정보 ＂0＂과 ＂1＂ n개로 구성된 블럭의 조합수 보다 크거나 같아야 하므로

도 만족시켜야 한다.

그러므로 2.048M BPS의 신호 전송속도를 가지는 E1 신호를 1.544M BPS의 신호 전송속도를 가지는 T1 신호 전송로를 이용하여 전송시키기 위하여는 (1)식으로부터

즉 2.048M BPS의 신호전송율을 가지는 E1 신호를 1.544M BPS의 신호전송율을 가지는 T1 신호 전송로를 이용하여 전송하는데 있어, E1 신호 n개에 대하여 T1 전송로상의 신호 m개가 대응하도록 블럭코딩을 할 경우, (3)식의 블럭구성비율은 0.75390625보다 작도록 구성되어야 하고 또한(2)식을 만족시켜야 한다.

제6도는 본 발명의 송신부(100)에 대한 내부블럭도(a)와 수신부(100')에 대한 내부블럭도(b)로서 E1 신호를 T1신호 전송로를 이용하여 전송할 수 있도록 하는 송신부(제6a도)와, T1 신호 전송로를 통하여 전송되어온 신호를 수신하여 E1 신호로 변환시켜주는 수신부(제6b도)로 구성되어 E1 신호방식의 디지탈정보 ＂0＂, ＂1＂ 4개당 T1 신호 전송로상의 ＂(+)v＂, ＂0v＂＂(-)v＂전위 3개씩의 비율로 변화되어 전송되도록 구성된 것이다.

(2)식에서

3³≥2⁴

27≥16fh (2)만족시키고

(3)식에서

＜0.75390625

0.75＜0.75390625 (3)식 또한 만족시킴으로 2.048M BPS의 신호전송율을 갖는 E1 신호를 4개씩 묶어 1.544M BPS의 신호전송율을 갖는 T1 전송로상의 신호 34개의 묶음으로 변환하여 3전송시킬 수 있음을 알 수 있다.

그리고 변환된 블럭간의 동기를 위한 정보와 본 장치간의 유지보수용 정보를 위하여는 1.544M BPS-(2.048M BPS/4) *3=8K BPS

즉, 1.544M BPS : 8K BPS = X : 1

X=193

개의 T1 신호 전송로상의 신호당 1개의 비율로 즉 192개의 T1 신호전송로상의 신호(이는 3개씩 묶인 T1 전송로상의 블록64개)당 1개의 비율로 추가되게 된다. 이를 첨부된 도면을 참고로 좀더 상세히 설명하면 다음과 같다.

우선, 송신부(100)는 제6a도에 도시한 바와 같이 E1 라인 인터페이스(101), B/T 변환부(102), 비퍼(103), 동기신호 삽입부(104), 위상동기 발진기(106), T1라인 드라이브(105)로 구성하였으며 E1 전송장치(501)로부터 전송되는 2.048M BPS의 E1 신호(a)는 제6a도에서와 같이 E1 라인 인터페이스(101)에 입력되고, 제7a도에 도시된 바와 같은 라인 인터페이스를 하기 위한 트랜스(T1) 및 라인 신호파형으로부터 데이타를 재생해내는 B/U 변환부(Bipolar to unipola Converter ; 제8a도와 같은 복극성의 라인신호를 제3도(b)(c)와 같은 단극성의 신호로 변환해줌(11), 수신신호로부터 클럭을 만들어내는 클럭재생부(13), 재생된 단극성신호로부터 원래의 디지탈 데이타를 만들어내는 HDB3 디코더(12)로 구성된 E1 라인 인터페이스(101)은 E1 라인신호로부터 디지탈 데이타(b)와 2.048MHz 클럭(c)을 추출해내고, B/T (binary to Ternary) 변환부(102)는 상기 E1라인 인터페이스 (101)에서 추출된 디지탈 데이타(b)와 2.048MHz 클럭(c)을 입력받아 2진데이터열을 블럭으로 묶어 3진 데이타의 블럭으로 변환하여 FIFO 버퍼(First In First Out Buffer)(103)에 인가한다.

그리고 PLO(Phase Locked Oscillator; 위상동기 발진기)(106) 또한 상기 E1 라인 인터페이스(101)에서 추출해낸 2.948MHz의 클럭(c)을 입력받아 이에 동기된 1.544MHz의 T1 신호 전송용의 클럭(8)을 만들어낸다.

따라서 동기신호 삽입부(104)는 제8d도와 같이 2.048M/4의 비율로 고르게 배열되어 버퍼(103)에 입력되는 3진 데이타(d)에 제8e도와 같이 동기신호 및 본 장치간의 유지보수용신호(F)를 삽입하기 위하여 1.544MHz의 T1 클럭(g)에 동기시켜 버퍼(103)로부터 3진데이타(e)를 꺼내고 동기 및 본 장치간의 유지보수를 위한 신호(F)를 삽입하여 T1 전송로 상으로 전송시킬 3진데이타의 열(f)을 만들어 T1 라인 드라이버(105)에 입력(f)되며, T1라인 드라이버(105)는 동기신호 삽입부(104)로부터 받은 신호(f)를 사용하여 T1전송로(300)를 ＂(+)V＂, ＂0V＂, ＂(-)V＂의 전위로 구동하게 된다. 즉, T1 전송로(300)로 E1 신호가 변화된 3진데이타(f)를 전송하게 된다.

이후 수신부(100')는 제6b도에 도시된 바와 같이 E1 라인 드라이브(111), T/B 변환부(110), 버퍼(109), 동기신호 추출부(108), 위상동기 발진기(112), T1 라인 인터페이스(107)로 구성하였으며 T1전송로(300)를 통해 전송되어온 데이타는 수신부의 T1 라인 인터페이스(107)에 입력되고, 제7b도와 같이 트랜스(T2)와 B/U 변환부(15)와 클럭재생부(16)로 구성된 T1 라인 인터페이스(107)는 T1 전송로로부터 수신한 신호로부터 단극성형태의 3진데이타(i)를 만들어냄과 동시에 1.544MHz의 클럭(j)을 추출해낸다.

T1 라인 인터페이스(107)에서 만들어낸 클럭(j)과 데이타(i)는 동기신호 추출부(108)에 입력되고, 동기신호 추출부(108)는 수신된 데이타(i)로부터 송신부의 동기신호 삽입부(104)에서 추가된 일정패턴의 동기신호(F)를 찾아내고, 이를 제거하여 제8e도와 유사하게 동기신호(F)의 자리가 비어있고 한쪽으로 치우친 형태의 순수 3진데이타(k)만을 버퍼(109)로 출력한다. 그리고 PLO(112)는 상기 T1 라인 인터페이스(107)에서 만들어낸 1.544MHz의 클럭(j)을 입력받아 이에 동기시켜 2.048MHz의 E1 신호 전송용의 클럭(n)을 만들어낸다.

따라서 T/B변환부(110)는 제8e도에서 동기신호(F)만 없는 형태로 한쪽으로 치우쳐 버퍼(109)로 입력되는 3진데이타 블럭(k)을 제8d도와 같이 E1 신호의 전송속도에 맞추어 고르게 버퍼(109)로 출력(1)시켜, 이에 해당하는 2진데이타의 묶음으로 변환한후 2.048MHz의 E1 신호 전송용클럭(n)에 동기시켜 직렬로 출력(m)한다.

그러면, 제7c도와 같이 HDB3 엔코더(17)와 트랜스(T3)로 구성된 E1 라인 드라이버(111)는 E1 신호 전송용 2.048MHz의 클럭(n)과 T/B 변환부(110)에서 변환해낸 2진 데이타열(m)인 E1신호를 받아서 E1 전송선상의 신호(a')로 올리게 된다.

이와 같이 본 발명은 1.544MBPS의 전송속도를 가지는 기존의 T1 전송로를 그대로 사용하면서도 2.048M BPS의 신호 전송속도를 가지는 E1 신호 전송방식을 적용시킬 수 있도록 함으로써, 전송로 당 약 30%의 회전증대효과를 가져와 부가가치를 높여주면서도, 막대한 비용이 들어가는 전송로 개수비용의 절감을 가능하게 하는 효과를 얻을 수 있도록 해주는 것이다.

또한 E1 전송방식에 의하여 제공되는 CCD(Clear Channel Capability, 완전채널확보)에 의하여 정보사회의 굿현을 추진되고 있는 종합정보통신망(ISDN)으로의 이행을 순조롭게 할 수 있도록 하고 E1의 도입이 결정된 국내는 물론 이의 도입을 고려중인 국가에 전송로교체의 대안으로 제공되어 수출의 증대도 기대된다.

Claims

E1 신호를 T1 전송로를 사용하여 전송하는 전송장치에 있어서, E1 라인 인터페이스(101), B/T 변환부(102), 버퍼(103), 동기신호(104), 위상동기발진기 (106), T1 라인 드라이브(105)로 구성하여 E1 신호를 T1 전송로로 전송가능토록 변환하여 전송하여 주는 송신부(100)와 E1 라인 드라이버(111), T/B변환부(110), 버퍼(109), 동기신호 추출부(108), 위상동기 발진기(112), T1 라인 인터페이스(107)로 구성하여 T1 신호전송로로 전송되어온 신호를 수신하여 E1 신호로 변환하여 주는 수신부(100') T1 신호 전송로로 E1 신호의 전송을 가능토록한 것을 특징으로 하는 T1 신호 전송로를 이용한 E1 신호 전송장치.
제1항에 있어서, 상기 송신부(100)는 E1 신호를 디지탈정보 ＂0＂과 ＂1＂의 2진데이타값으로 구성된 블럭으로 묶고 이를 3진데이타값으로 구성된 블럭으로 변환하여 주는 B/T 변환부(102)에 의해 T1 전송로(300)상의 ＂(+)V＂, ＂0V＂＂(-)V＂전위값으로 전송함을 특징으로 하는 T1 신호 전송로(300)를 이용한 E1 신호 전송장치.
제1항에 있어서, 상기 수신부(100')는 T1 전송로(300)상의 ＂(+)V＂, ＂0V＂＂(-)V＂전위값으로 전송되어온 신호를 3진데이타값의 블럭으로 묶는 동기신호 추출부(108)와 ＂0＂ 과 ＂1＂의 2진데이타값의 블럭으로 변환하여 직렬로 늘어놓는 T/B 변환부(110)에 의해 E1 신호로 변환하는 것을 특징으로 하는 T1 신호 전송로를 이용한 E1 신호 전송장치.
제2항 또는 제3항에 있어서, E1 신호의 디지탈정보 ＂0＂ 과 ＂1＂의 2진데이타값 n개를 블럭으로 묶고 T1 신호 전송로상의 ＂(+)V＂, ＂0V＂＂(-)V＂ 전위의 3진데이타값 m개를 블럭으로 묶을때 비율이＜0.75390625를 만족하고 3^m≥2ⁿ을 만족하는 형태로 묶음을 특징으로 하여 E1 신호를 T1 신호 전송로로 전송가능하도록 한 것을 특징으로 하는 T1 전송로를 이용한 E1 신호 전송장치.