KR930010402B1 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- KR930010402B1 KR930010402B1 KR1019910010620A KR910010620A KR930010402B1 KR 930010402 B1 KR930010402 B1 KR 930010402B1 KR 1019910010620 A KR1019910010620 A KR 1019910010620A KR 910010620 A KR910010620 A KR 910010620A KR 930010402 B1 KR930010402 B1 KR 930010402B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- forming
- nitride film
- opening
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Abstract
Description
제1a 내지 1e도는 종래기술에 의한 반도체 제조방법을 설명하기 위한 공정단면도1A through 1E are cross-sectional views illustrating a semiconductor manufacturing method according to the prior art.
제2a 내지 2e도는 본 발명의 일실시예에 따른 반도체 제조방법을 설명하기 위한 공정 단면도이다.2A through 2E are cross-sectional views illustrating a method of manufacturing a semiconductor in accordance with an embodiment of the present invention.
본 발명의 반도체 장치의 제조방법, 특히 산화막 스페이서와 질소 이온주입에 의한 매몰형 피일드 산화막 형성에 의해 소자분리 영역을 단축하여 반도체 장치의 집적도를 향상시킬 수 있는 소자 분리 방법에 관한 것이다.A method for manufacturing a semiconductor device of the present invention, and more particularly, relates to a device isolation method capable of shortening a device isolation region by forming a buried feed oxide film formed by an oxide film spacer and nitrogen ion implantation to improve the degree of integration of a semiconductor device.
반도체 장치가 고집적화 됨에 따라 패턴의 미세화가 필수적이며, 이에 부응하여 소자간의 분리거리도 계속 줄어드는 추세에 있다.As semiconductor devices are highly integrated, pattern miniaturization is indispensable. In response, the separation distance between devices continues to decrease.
반도체 소자 분리 기술은 다음과 같이 분류된다.Semiconductor device isolation techniques are classified as follows.
첫째 방법은 초기 산화막과 질화막을 순차로 형성하고 산화시킬 부분을 제거한 후 선택 산화를 시켜 피일드 산화막을 형성하는 방법이다(일본 공개 특허 제84-19350호 및 한국 공개 특허 제90-10947호 참조).The first method is a method of forming an oxide film by forming an initial oxide film and a nitride film sequentially, removing a portion to be oxidized, and performing selective oxidation (see Japanese Patent Application Laid-Open No. 84-19350 and Korean Patent Publication No. 90-10947). .
둘째 방법은 상기 첫째 방법에서의 새부리 형상(Bird's Beak)의 피일드 산화막 형성을 개선하기 위한 것으로 초기 산화막을 형성한 후 반도체 소자가 형성될 활성영역 부분에만 선택적으로 산화억제용 질소이온을 주입한 후 산화시키는 방법이다(미합중국 특허 제4,465,705호 및 일본 공개 특허 제84-191350호 참조).The second method is to improve the formation of the feed oxide film of the bird's beak in the first method. After forming the initial oxide film, selectively injecting the nitrogen oxide for oxidation inhibition into the active region where the semiconductor device is to be formed. Oxidation method (see US Pat. No. 4,465,705 and Japanese Laid-Open Patent No. 84-191350).
셋째 방법은 Si기판에 트랜치를 형성하고 그 내에 SiO2,Si3N4및 붕소인 규산유리(BPSG) 층을 순차 형성하고 리플로우 공정을 거쳐 HF 식각에 의해 트렌치형 소자 분리 영역을 형성하는 방법이다. 이 방법은 한국 공개 특허 제91-5376호에 개시되어 있다.The third method is to form a trench in a Si substrate, and sequentially form a SiO 2 , Si 3 N 4, and boron silicate glass (BPSG) layer and form a trench type isolation region by HF etching through a reflow process. to be. This method is disclosed in Korean Patent Laid-Open No. 91-5376.
네번째 방법은 실리콘 산화막, 다결정 실리콘층 및 질화 실리콘층을 순차 형성한 후, 활성영역을 제외한 나머지 부분만을 남기고 그 후 측벽 스페이서를 형성한 산화 방지막을 이용하여 선택 산화를 시키는 방법이다. 이 방법은 1990. 6. 4. The IEEE Electron Device Society와 The Japan Society of Applied Physics에서 주관한 1990 Symposium on VLSI Technology에서 R. Haken이 발표한 ＂Submicron Structures for UISI＂에 기술되어 있다.The fourth method is a method in which a silicon oxide film, a polycrystalline silicon layer, and a silicon nitride layer are sequentially formed, followed by selective oxidation using an antioxidant film in which sidewall spacers are formed, leaving only the remaining portions except the active region. This method is described in Submicron Structures for UISI, published by R. Haken at the 1990 Symposium on VLSI Technology hosted by The IEEE Electron Device Society and The Japan Society of Applied Physics.
다섯번째 방법은 질화막과 산화막 스페이서를 이용한 매몰형 피일드 산화막 형성 기술로서 IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 35 No. 7 July, 1988 P.P. 893∼898에 발표되었다.The fifth method is a buried type oxide film forming technique using a nitride film and an oxide film spacer, IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 35 No. 7 July, 1988 P.P. Published in 893-898.
그러나 상기한 종래방법은 모두 0.5㎛ 이하의 소자 분리에 있어서 피일드 산화막의 새부리 문제와 피일드 산화막 경계면의 불순물 농도 조절이 만족할 만한 수준으로 되지 못하였다.However, all of the above-described conventional methods did not achieve satisfactory level of the buried problem of the seed oxide film and the control of the impurity concentration at the interface of the oxide film in the separation of devices having a thickness of 0.5 µm or less.
본 발명의 목적은 상기한 문제점을 해결한 반도체 제조방법을 제공하는 것이다.It is an object of the present invention to provide a semiconductor manufacturing method which solves the above problems.
본 발명의 또 다른 목적은 반도체 집적도에 영향을 미치지 않고 소자간의 전기적인 분리 거리를 길게하여 소자 분리 특성이 향상되고 토포로지(topology) 문제가 없는 반도체 제조방법을 제공하는 것이다.It is still another object of the present invention to provide a semiconductor manufacturing method which improves device isolation characteristics and has no topology problem by increasing the electrical separation distance between devices without affecting the degree of semiconductor integration.
상기한 목적을 달성하기 위하여 본 발명의 반도체 제조방법은 실리콘 기판위에 제1산화막 및 질화막을 순차적으로 형성하는 단계와, 분리 영역을 정의하기 위해 상기 질화막의 소정 부분을 선택적으로 식각하여 개구부를 형성하는 단계, 상기 개구부를 통하여 선택적으로 질소 이온을 실리콘 기판으로 부터 소정의 농도분포를 이루도록 적어도 1회이상 가변적으로 주입하는 단계, 상기 노출된 제1산화막 및 질화막 위에 CVD법에 의해 제2산화막을 형성하는 단계, 이방성 건식 식각에 의해 개구부 주변에 산화막 스페이서를 형성함과 동시에 개구부 하부의 실리콘 기판내의 소정 깊이의 홈을 형성하는 단계, 고온 습식 산화에 의해 선택적으로 피일드 산화막을 형성하는 단계, 및 상기 질화막 및 제1산화막을 제거하는 단계로 구성된다.In order to achieve the above object, the semiconductor manufacturing method of the present invention sequentially forms a first oxide film and a nitride film on a silicon substrate, and selectively opens a predetermined portion of the nitride film to form an opening to define an isolation region. Selectively injecting nitrogen ions selectively at least once through the opening to form a predetermined concentration distribution from a silicon substrate, and forming a second oxide film by the CVD method on the exposed first oxide film and the nitride film Forming an oxide spacer around the opening by anisotropic dry etching and simultaneously forming a groove of a predetermined depth in the silicon substrate under the opening, optionally forming a feed oxide film by high temperature wet oxidation, and the nitride film and And removing the first oxide film.
본 발명의 특징은 첨부된 도면을 참조한 바람직한 실시예의 다음의 설명에 의해 더욱 명백해질 것이다.The features of the present invention will become more apparent from the following description of the preferred embodiments with reference to the attached drawings.
본 발명을 설명하기 전에 본 발명의 이해를 돕기 위하여 종래 기술중 본 발명의 방식과 제일 유사한 상기 다섯번째 소자분리 방법을 제1a도 및 1e도를 참조하여 상세히 설명한다.Before describing the present invention, the fifth device isolation method, which is the most similar to the method of the present invention in the prior art, will be described in detail with reference to FIGS. 1A and 1E to aid the understanding of the present invention.
제1a도에 도시된 바와 같이 반도체 기판(1) 상에 산화막(3) 및 질화막(5)을 각각 열산화 및 CVD법에 의해 각각 100내지 300Å와 1000내지 2000Å두께로 형성한다. 그후 통상적인 사진 식각술을 이용하여 비활성 영역이 되는 개구부(7)를 노출시킨다.As shown in FIG. 1A, the oxide film 3 and the nitride film 5 are formed on the semiconductor substrate 1 to have a thickness of 100 to 300 kPa and 1000 to 2000 kPa, respectively, by thermal oxidation and CVD. The photolithography is then used to expose the opening 7 which becomes the inactive area.
그후 제1b도와 같이 질화막(9) 및 산화막(11)을 CVD법에 의해 순차적으로 각각 100 내지 300Å와 100 내지 2000Å 두께로 형성한다.Thereafter, as shown in FIG. 1B, the nitride film 9 and the oxide film 11 are sequentially formed to have a thickness of 100 to 300 mW and 100 to 2000 mW by the CVD method.
제1c도는 산화막 스페이서(13)의 형성 공정으로서, 상기한 개구부(7) 밑의 실리콘 기판(1) 일부까지 홈(15)을 형성하도록 이방성 건식식각법에 의해 질화막(9) 및 산화막(11)을 식각하면 개구부내에 산화막 스페이서(13)가 형성된다.FIG. 1C is a process for forming the oxide film spacers 13, wherein the nitride film 9 and the oxide film 11 are formed by anisotropic dry etching so as to form the grooves 15 up to a part of the silicon substrate 1 under the opening 7. Is etched to form the oxide film spacers 13 in the openings.
그후 1000℃의 고온 습식 산화법, 즉 산소와 수소의 불꽃 반응에 의해 생성되는 수증기를 이용한 산화에 의해 피일드 산화막(17)을 형성한다(제1d도 참조).Thereafter, the feed oxide film 17 is formed by a high temperature wet oxidation method at 1000 DEG C, that is, oxidation using water vapor generated by the flame reaction of oxygen and hydrogen (see also FIG. 1d).
상기 피일드 산화막(17) 성장시 질화막(9)과 실리콘 기판(1) 사이에 존재하는 박막의 자연 산화막 및 실리콘 기판(1)을 일부 식각하여 형성된 홈(15) 때문에 피일드 산화막(17)의 양 모서리가 새부리 형상으로 성장된다.When the oxide film 17 is grown, the oxide film 17 may not be formed because of the thin film of the natural oxide film between the nitride film 9 and the silicon substrate 1 and the groove 15 formed by partially etching the silicon substrate 1. Both edges grow in the shape of a beak.
특히 새부리 형상이 성장되면서 그 크기가 상기 스페이서(13) 보다 더 커질 경우에는 자연 산화막 보다 더 두꺼운 산화막(3)과 접하기 때문에 새부리 형상의 성장이 훨씬 더 빨리 진행되는 문제점이 있다. 제1e도를 참조하면 상기 산화 공정후에 상기 질화막(9,5) 및 산화막(3)을 습식 식각공정에 의해 순차적으로 제거하여 소자분리 공정을 완성한다.In particular, when the size of the bird's beak grows larger than the spacer 13, the bird's beak grows much faster because it contacts the thicker oxide film 3 than the natural oxide film. Referring to FIG. 1E, after the oxidation process, the nitride layers 9 and 5 and the oxide layer 3 are sequentially removed by a wet etching process to complete the device isolation process.
상기한 바와 같이 종래기술에 있어서는 질화막(9)과 기판(1) 사이에 형성되는 자연 산화막 및 부분 식각되어 형성된 실리콘 기판(1) 홈(15)이 피일드 산화막(17) 성장시 산소 원소의 측면 산화 기호를 부여하게 되어 어느 정도의 새부리 형상은 구조적으로 형성된다. 특히 0.5㎛이하의 소자 분리 기술에서는 상기한 종래 방법에 따른 새부리 형상으로 인하여 소자분리가 어려운 단점이 있다.As described above, in the related art, the natural oxide film formed between the nitride film 9 and the substrate 1 and the groove 15 of the silicon substrate 1 formed by partial etching are formed on the side surface of the oxygen element when the oxide film 17 is grown. Oxidation symbols are imparted to some extent to form a beak structure. Particularly, in the device isolation technology of 0.5 μm or less, device separation is difficult due to the beak shape according to the conventional method described above.
본 발명은 상기한 문제점을 해소할 수 있는 소자분리 방법을 제공하는 것으로서, 이하에 제2a 내지 2f도를 참고하여 본 발명에 따른 소자분리 방법을 설명한다. 제2a 내지 2e도는 각 공정의 단면도이다. 제2a도를 참조하면 반도체 기판(21)상에 열산화에 의해 산화막(23)을 100 내지 300Å두께로 형성하고 그 후 그위에 CVD법에 의해 질화막(25)을 100 내지 2000Å두께로 형성한다. 그후 사진 식각법을 이용하여 비활성 영역 부분의 질화막을 식각하여 개구부(27)를 형성한다.The present invention provides a device isolation method which can solve the above problems, and the device isolation method according to the present invention will be described below with reference to FIGS. 2A to 2F. 2A-2E are sectional views of each process. Referring to FIG. 2A, the oxide film 23 is formed to a thickness of 100 to 300 mW by thermal oxidation on the semiconductor substrate 21, and then the nitride film 25 is formed to a thickness of 100 to 2000 mW by CVD. Thereafter, the nitride layer of the inactive region is etched using the photolithography to form the opening 27.
제2b도는 산화 억제용 질소 이온 주입공정으로서 이온 주입 에너지와 주입량을 가변시키면서 적어도 1회이상 주입한다. 이때 주입된 질소이온의 농도 분포는 산화막(23) 표면으로 부터 소정 깊이의 실리콘 기판(21)까지 산화막(23)은 타부분보다 상대적으로 고농도를 이루며, 반도체 기판은 깊이에 반비례하는 분포, 예를 들어 가우시안 분포(Gaussian distribution) 형태를 갖도록 이온 주입 에너지와 주입량을 선택한다.FIG. 2B is an oxidation inhibiting nitrogen ion implantation step, which is implanted at least once while varying ion implantation energy and implantation amount. At this time, the concentration distribution of the nitrogen ions implanted from the surface of the oxide film 23 to the silicon substrate 21 having a predetermined depth makes the oxide film 23 relatively higher than the other parts, and the semiconductor substrate is inversely proportional to the depth. For example, the ion implantation energy and the amount of implantation are selected to have a Gaussian distribution.
예를들어, 3회의 이온주입에 의해 상기한 농도 분포를 얻기 위하여는 1회째에 10KeV의 에너지와 5E16원자/㎠의 투여율, 2회째에 30KeV의 에너지와 5E15 원자/㎠의 투여율, 및 3회째에 60KeV의 에너지와 1E15원자/㎠의 투여율로 질소이온을 주입한다. 그 결과 산화막(23)에는 고농도의 질소이온이 주입된다.For example, in order to obtain the above-described concentration distribution by three ion implantation, the energy dose of 10 KeV and 5E16 atoms / cm 2 at the first time, the energy dose of 30 KeV and 5E15 atoms / cm 2 at the second time, and 3 The first time, nitrogen ions are injected at a dose of 60 KeV and 1E15 atoms / cm 2. As a result, a high concentration of nitrogen ions are injected into the oxide film 23.
상기한 바와 같은(가우시안 분포 농도를 갖는) 이온주입은 주입에너지와 주입량의 조절에 따라 많은 변형예가 가능하며 3회의 이온주입에 제한되는 것은 아님을 유의해야 한다.It should be noted that the ion implantation as described above (with Gaussian distribution concentration) is possible in many variations depending on the implantation energy and the amount of implantation, and is not limited to three implantations.
또한 제2a도의 개구부 형성시 질화막을 약간 경사지게, 예를들어 7내지 45°범위로 식각하는 경우에는 제2b도와 같이 질소이온 주입공정에서 상기 질화막(25)밑의 가장자리로 부터 측면으로 일부 이온이 주입될 수 있다.In addition, when the nitride film is slightly inclined when the opening of FIG. 2a is formed, for example, in the range of 7 to 45 °, some ions are implanted from the edge under the nitride film 25 laterally in the nitrogen ion implantation process as shown in FIG. Can be.
더욱이 본 발명에 있어서는 이온 주입시, 통상적인 이온 주입 각도인 7°보다 더 경사진 각도, 예를 들어 7°이상 60°범위에서 앵글 이온주입을 행함에 의해, 질화막(25) 밑의 가장자리로 부터 측면으로 일부 이온을 주입시키는 방법을 사용하는 것도 가능하다.Furthermore, in the present invention, at the time of ion implantation, angle ion implantation is performed at an angle that is more inclined than 7 ° which is a typical ion implantation angle, for example, from 7 ° to 60 °, from the edge under the nitride film 25. It is also possible to use a method of implanting some ions to the side.
제2c도는 산화막 형성 공정으로서 질화막(25) 및 노출된 산화막 위에 전면적으로 1000내지 2000Å두께의 산화막(31)을 CVD법의 의해 형성한다.In FIG. 2C, an oxide film 31 having a thickness of 1000 to 2000 kW is formed on the entire surface of the nitride film 25 and the exposed oxide film by CVD as an oxide film forming process.
제2d도는 산화막 스페이서(33) 형성 공정으로서, 이방성 건식식각 방법인 RIE(반응성 이온 식각)법에 의해 개구부로 부터 소정깊이, 예를들어 0.1내지 0.4㎛, 바람직하게는 0.3㎛정도 실리콘 기판(21)내로 홈(35)이 형성될 정도로 식각하여 이에따라 개구부 주변에 산화막 스페이서(33)가 형성되도록 한다.FIG. 2D is a step of forming the oxide spacer 33, and the silicon substrate 21 has a predetermined depth from the opening, for example, 0.1 to 0.4 µm, preferably about 0.3 µm, by an RIE (reactive ion etching) method, which is an anisotropic dry etching method. In order to form the groove 35 into the groove 35, an oxide spacer 33 is formed around the opening.
제2e도는 산화 공정으로서 1000℃의 고온 습식 산화를 행하여 선택적으로 피일드 산화막(37)을 성장시킨다. 이 공정은 종래의 제1d도의 공정과 유사하다.FIG. 2E shows a high temperature wet oxidation of 1000 DEG C as an oxidation process to selectively grow the feed oxide film 37. As shown in FIG. This process is similar to that of the conventional FIG. 1d.
상기한 산화공정시 본 발명에 있어서는 종래와 다르게 미리 제2b도와 같이 복수의 이온 주입 공정에 의해 산화막(23)과 실리콘 기판(21) 사이에 자연 산화막이 존재하지 않을 뿐만 아니라 산화막(23) 자체가 주입된 질소 이온에 의하여 산화막 보다 구조가 훨씬 치밀한 옥시나이트라이드(Oxynitride) 막으로 변하였기 때문에 산소원소의 확산이 일어나지 않아 자연 산화막에 기인한 새부리 형상의 피일드 산화막이 형성되지 않는다.In the present invention, in the above-described oxidation process, a natural oxide film does not exist between the oxide film 23 and the silicon substrate 21 by a plurality of ion implantation processes as shown in FIG. Since the injected nitrogen ions changed into an oxynitride film having a much denser structure than the oxide film, the diffusion of oxygen elements did not occur, and therefore, the beak-shaped feed oxide film formed by the natural oxide film was not formed.
더욱이 산화막(230으로부터 기판 속으로 소정(가수시안) 분포를 갖도록 질소이온을 미리 주입하였기 때문에 기판 실리콘 내에는 산화막 성장속도가 떨어지게 되어 제2e도의 피일드 산화막(37)과 같이 거의 ＂U＂자형의 산화막이 형성된다.Furthermore, since nitrogen ions were pre-injected from the oxide film 230 into the substrate to have a predetermined (hydrous cyanide) distribution, the oxide film growth rate was lowered in the substrate silicon. Thus, as in the case of the feed oxide film 37 of FIG. An oxide film is formed.
끝으로 제2f도와 같이 질화막(25)과 산화막(23)을 습식식각에 의해 제거하여 소자 분리 공정을 완료한다.Finally, the nitride film 25 and the oxide film 23 are removed by wet etching as shown in FIG. 2F to complete the device isolation process.
본 발명에 따른 소자분리 방법은 종래의 새부리 형상의 문제를 완전히 해결할 수 있으며, 피일드 산화막을 실리콘 기판 속에 매몰시켜 형성함에 의해 전기적인 소자 분리 거리가 종래에 비하여 크게 길어졌기 때문에 소자분리 특성이 또한 향상되었고, 더욱이 매몰형 구조를 갖기 때문에 토포로지 문제가 없어 후속공정을 용이하게 처리할 수 있는 효과를 갖는다.The device isolation method according to the present invention can completely solve the problem of the conventional beak shape, and the device isolation characteristic is also increased because the distance between the devices is formed by embedding the shielded oxide film in the silicon substrate. It is improved, and furthermore, because it has a buried structure, there is no problem of topology, and thus it is possible to easily process subsequent processes.
특히 본 발명의 소자분리 방법은 0.5㎛급 이하의 초고집적도를 갖는 반도체 장치의 경우에 특성 개선효과가 크다.In particular, the device isolation method of the present invention has a large effect on improving characteristics in the case of a semiconductor device having an ultra-high integration degree of 0.5 µm or less.
끝으로 본 발명의 정신을 벗어나지 않는 범위내에서 많은 변형과 수정이 이루어질 수 있다는 것은 당분야의 통상의 지식을 가진자에게 명백할 것이다.Finally, it will be apparent to those skilled in the art that many modifications and variations can be made without departing from the spirit of the invention.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910010620A KR930010402B1 (en) | 1991-06-25 | 1991-06-25 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910010620A KR930010402B1 (en) | 1991-06-25 | 1991-06-25 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930001344A KR930001344A (en) | 1993-01-16 |
| KR930010402B1 true KR930010402B1 (en) | 1993-10-23 |
Family
ID=19316295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910010620A KR930010402B1 (en) | 1991-06-25 | 1991-06-25 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930010402B1 (en) |
-
1991
- 1991-06-25 KR KR1019910010620A patent/KR930010402B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930001344A (en) | 1993-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
| US5902127A (en) | Methods for forming isolation trenches including doped silicon oxide | |
| US5516720A (en) | Stress relaxation in dielectric before metallization | |
| US5308786A (en) | Trench isolation for both large and small areas by means of silicon nodules after metal etching | |
| USH204H (en) | Method for implanting the sidewalls of isolation trenches | |
| US5196367A (en) | Modified field isolation process with no channel-stop implant encroachment | |
| JPH08330297A (en) | Element separation film of semiconductor device and its formation | |
| JPH0821613B2 (en) | Method for manufacturing isolation structure of MOS device | |
| US5895252A (en) | Field oxidation by implanted oxygen (FIMOX) | |
| US5565376A (en) | Device isolation technology by liquid phase deposition | |
| US5358890A (en) | Process for fabricating isolation regions in a semiconductor device | |
| US5733813A (en) | Method for forming planarized field isolation regions | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| KR0157875B1 (en) | Manufacture of semiconductor device | |
| KR100379336B1 (en) | Fabrication method of isolation region for semiconductor devices | |
| US5374584A (en) | Method for isolating elements in a semiconductor chip | |
| US5972777A (en) | Method of forming isolation by nitrogen implant to reduce bird's beak | |
| US4597164A (en) | Trench isolation process for integrated circuit devices | |
| KR0152909B1 (en) | Insulation structure of semiconductor and manufacturing method thereof | |
| KR930010402B1 (en) | Manufacturing method of semiconductor device | |
| US6344374B1 (en) | Method of fabricating insulators for isolating electronic devices | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| US6911374B2 (en) | Fabrication method for shallow trench isolation region | |
| US6281093B1 (en) | Method to reduce trench cone formation in the fabrication of shallow trench isolations | |
| KR100336567B1 (en) | Isolation method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060928 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |