KR930009226B1 - Automatic dummy synchronizing control circuit - Google Patents
Automatic dummy synchronizing control circuit Download PDFInfo
- Publication number
- KR930009226B1 KR930009226B1 KR1019910016495A KR910016495A KR930009226B1 KR 930009226 B1 KR930009226 B1 KR 930009226B1 KR 1019910016495 A KR1019910016495 A KR 1019910016495A KR 910016495 A KR910016495 A KR 910016495A KR 930009226 B1 KR930009226 B1 KR 930009226B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- amplifier
- synchronization
- dummy
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
Description
제 1 도는 본 발명의 자동 더미 동기 제어 블록도.1 is an automatic dummy synchronization control block diagram of the present invention.
제 2 도의 (a) 내지 (e)는 제 1 도 각부의 파형도.(A)-(e) of FIG. 2 is a waveform diagram of each part of FIG.
제 3 도의 (a) 내지 (d)는 샘플링 과정을 보인 예시 파형도.3A to 3D are exemplary waveform diagrams showing a sampling process.
제 4 도는 본 발명의 신호 흐름도.4 is a signal flow diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1A, 1B : 전치 증폭기 2 : 스위칭 제어부1A, 1B: preamplifier 2: switching control
3 : 저역 여파기 4 : 컬러신호 처리부3: low pass filter 4: color signal processing unit
5 : 고역 여파기 6 : 휘도신호 처리부5: high-pass filter 6: luminance signal processing unit
7 : 혼합 증폭기 8 : 증폭기7: mixer amplifier 8: amplifier
9 : 엔벨로프 검출기 10 : 직류출력 증폭기9: Envelope Detector 10: DC Output Amplifier
11 : A/D 변환기 12 : 연산기11: A / D converter 12: calculator
13 : 더미 동기신호 발생기 100 : 영상신호 처리부13 dummy synchronization signal generator 100 image signal processing unit
200 : 엔벨로프 검출부 300 : 연산부200: envelope detector 300: calculator
본 발명은 브이 씨 알의 자동 동기 제어에 관한 것으로, 특히 재생중 테이프의 열화 또는 주행 메카니즘의 이상 현상으로 수직 동기 부분이 손상되어 화면이 상,하로 흐르거나 유동되는 것을 방지하는데 적당하도록한 자동 더미(DUMMY) 동기 제어 회로에 관한 것이다.The present invention relates to automatic synchronization control of V-sears. In particular, the automatic dummy is adapted to prevent the screen from flowing up or down due to damage of the vertical synchronization portion due to deterioration of the tape or abnormal driving mechanism during playback. (DUMMY) relates to a synchronous control circuit.
종래의 브이 씨 알에 있어서는 렌탈 테이프(Rental Tape)의 장시간 사용에 의하여 그 테이프가 열화 또는 주행 메카니즘의 이상 현상이 발생되고, 이로인하여 동기신호가 손상됨에 따라 동기 검출이 불안해져 티브이의 화면이 흐르거나 유동되는등 화면이 불안해지는 문제점이 있었다.In the conventional V-seam, the tape deteriorates due to long-term use of the rental tape, or an abnormality of the driving mechanism occurs. As a result, the synchronization signal becomes unstable and the synchronization screen becomes unstable. There was a problem that the screen becomes unstable, such as flow.
본 발명은 이와같은 종래의 문제점을 해결하기 위하여 테이프의 열화나 주행 메카니즘의 이상 현상으로 인하여 화면이 불안정하게 되는 것을 방지할 수 있게 창안한 것으로 이를 첨부한 도면에 의하여 상세히 설명한다.The present invention was devised to prevent the screen from becoming unstable due to the deterioration of the tape or the abnormality of the driving mechanism in order to solve such a conventional problem, which will be described in detail with reference to the accompanying drawings.
제 1 도는 본 발명의 자동 더미 동기 제어 블록도로서 이에 도시한 바와 같이, 헤드(HA), (HB)를 통해 각각 재생되는 영상신호를 소정 레벨로 각기 증폭하는 전치 증폭기(1A), (1B)와 상기 전치 증폭기(1A), (1B)의 출력 영상신호를 선택적으로 받아들이는 스위칭 제어부(2)와, 상기 스위칭 제어부(2)에 출력되는 영상신호의 고역 통과를 제한하는 저역 여파기(3)와, 상기 저역 여파기(3)에 출력되는 영상신호를 처리하는 컬러신호 처리부(4)와, 상기 스위칭 제어부(2)에 출력되는 영상신호의 저역 통과를 제한하는 고역 여파기(5)와, 상기 고역 여파기(5)의 출력신호에 휘도신호를 처리하는 처리부(6)와, 상기 컬럼신호 처리부(4)와 휘도신호 처리부(6)의 출력신호를 혼합하여 이를 소정 레벨로 증폭 출력하는 혼합 증폭기(7)와, 상기 스위칭 제어부(2)에 출력되는 영상신호를 소정 레벨로 증폭하는 증폭기(8)와, 상기 증폭기(8)의 출력신호의 엔벨로프를 검출하는 언벨로프 검출기(9)와, 상기 엔벨로프 검출기(9)의 출력신호에 따른 직류 신호를 출력하는 직류출력 증폭기(10)와, 상기 직류출력 증폭기(10)로부터 공급되는 아날로그 신호를 디지탈 신호로 변환하는 아날로그(A)/디지탈(D) 변환기(11)와, 상기 A/D 변환기(11)의 출력신호를 샘플링하여 이를 연산한 후, 동기신호의 손상 유무를 판단하여 이에따른 제어신호를 출력하는 연산기(12)와, 상기 연산기(12)의 제어를 받아 상기 혼합 증폭기(7)에 더미 동기신호를 출력하는 더미 동기신호 발생기(13)로 구성한 것으로 이와같이 구성된 본 발명의 작용 및 효과를 제 2 도 내지 제 4 도를 참조하여 상세히 설명하면 다음과 같다.1 is an automatic dummy synchronization control block diagram of the present invention, as shown in FIG. 1, for preamplifiers 1A and 1B for respectively amplifying video signals reproduced through heads HA and HB to predetermined levels, respectively. And a switching control unit 2 for selectively receiving output video signals of the preamplifiers 1A and 1B, and a low pass filter 3 for limiting high pass of the video signal output to the switching control unit 2; And a color signal processor (4) for processing the video signal output to the low pass filter (3), a high pass filter (5) for restricting low pass of the video signal output to the switching control unit (2), and the high pass filter A mixer 6 for processing the luminance signal with the output signal of (5), and a mixer amplifier 7 for amplifying and outputting the output signals of the column signal processor 4 and the luminance signal processor 6 and amplifying them to a predetermined level. And an image signal output to the switching controller 2 An amplifier 8 for amplifying to a predetermined level, an envelope detector 9 for detecting an envelope of the output signal of the amplifier 8, and a direct current for outputting a DC signal according to the output signal of the envelope detector 9 An output amplifier 10, an analog (A) / digital (D) converter 11 for converting an analog signal supplied from the DC output amplifier 10 into a digital signal, and an output of the A / D converter 11 After sampling the signal and calculating it, it is determined whether or not the synchronization signal is damaged and outputs a control signal according thereto, and a dummy synchronization signal is supplied to the mixer amplifier 7 under the control of the calculator 12. The operation and effects of the present invention configured as the dummy synchronization signal generator 13 to be output will be described in detail with reference to FIGS. 2 to 4 as follows.
헤드(HA), (HB)를 각기 통해 파이프로부터 재생되는 영상신호 전치 증폭기(1A), (1B)를 각기 통해 적정 레벨로 증폭된후, 스위칭 제어부(2)에 공급되어 이로부터 각 채널(A), (B)의 영상신호가 연속적으로 출력되고, 상기 스위칭 제어부(2)의 출력신호는 다시 저역 여파기(3) 및 컬러신호 처리부(4)를 통해 여기서 색신호(R,G,B)가 검출됨과 아울러, 다른 한편으로는 고역 여파기(5) 및 휘도신호 처리부(6)를 통해 여기서 휘도신호(Y)가 검출되어 이들이 혼합 증폭기(7)에서 혼합 및 증폭되어 출력된다.The video signal preamplifiers 1A and 1B, which are reproduced from the pipes through the heads HA and HB, are amplified to appropriate levels, respectively, and then supplied to the switching control unit 2 to supply the respective channels A from thereafter. ), (B) video signals are continuously output, and the output signal of the switching controller 2 is again detected by the low-pass filter 3 and the color signal processor 4 where the color signals R, G, and B are detected. On the other hand, the luminance signal Y is detected here through the high pass filter 5 and the luminance signal processing section 6, and they are mixed and amplified by the mixer amplifier 7 and output.
한편, 상기 스위칭 제어부(2)에 출력되는 영상신호는 증폭기(8)를 통해 적정 레벨로 증폭된후, 커플링 콘덴서(C)를 통해 엔벨로프 검출기(9)에 공급되어 여기서, 제 2b 도와 같이 영상신호의 엔벨로프가 검출되고, 이는 다시 직류출력 증폭기(10)를 통해 제 2c 도와 같이 엔벨로프에 따른 직류신호 변환 출력된다.On the other hand, the image signal output to the switching control unit 2 is amplified to an appropriate level through the amplifier (8), and then supplied to the envelope detector (9) through the coupling capacitor (C), where the image as shown in FIG. The envelope of the signal is detected, which in turn is converted into a DC signal according to the envelope as shown in FIG. 2C through the DC output amplifier 10.
그리고 상기 직류출력 증폭기(10)의 출력신호는 A/D 변환기(11)에 공급되어 디지탈값으로 변환되고, 각각의 값은 제 3a 도와 같은 헤드 스위칭 신호(HS)에 동기하여 제 3b 도와 같이 샘플링되어지는데, 샘플링되는 값은 동기의 위치가 6.5H±1.5H에 위치하고 있으므로 헤드 스위칭 신호(HS:30HZ) 각각의 에지에서 2[MS] 기간만 수행하면 되며, 제 3d 도에서 샘플링된 값(A1-AN), (B1-BN)은 각각 A헤드 출력을 의미한다.The output signal of the DC output amplifier 10 is supplied to the A / D converter 11 and converted into a digital value, and each value is sampled as shown in FIG. 3B in synchronization with the head switching signal HS as shown in FIG. 3A. Since the value of sampling is located at 6.5H ± 1.5H, only 2 [MS] period needs to be performed at each edge of the head switching signal (HS: 30HZ), and the sampled value (A1) in FIG. -AN) and (B1-BN) mean A head outputs, respectively.
상기 샘플링값(A1-AN), (B1-BN)은 다시 연산기(12)에 공급되어의 평균값으로 되며, 이 값이 이미 저장된 값 E(이 값은 실험치로서 이 값이하일 경우에는 재생 화면의 동기가 흐르거나 유동된다)보다 적게 되면 더미 동기 발생부(12)로 동기신호를 출력시키도록 하는 제어신호를 내보내게 됨에 따라 이때, 상기 더미 동기신호 발생기(13)에서 더미 동기신호(SYNC)가 생성되고 이는 상기 혼합 증폭기(7)에 공급되어 제 2d 도에서와 같은 영상신호가 제 2e 도와 같이 순수한 영상신호로 보상되어 상기 컬러신호 처리부(4) 및 휘도신호 처리부(6)의 출력신호와 혼합 출력되므로 이에 의해 동기부가 잡음에 의해 손상되지 않아 화면이 안정화 된다.The sampling values A1-AN and B1-BN are supplied to the calculator 12 again. If this value is less than the already stored value E (this value is an experimental value and this value is less than this value, the synchronization of the playback screen flows or flows), the synchronization signal is output to the dummy synchronization generator 12. In this case, the dummy synchronization signal generator 13 generates a dummy synchronization signal SYNC, which is supplied to the mixer amplifier 7 so that the image signal as shown in FIG. As it is compensated with a pure video signal and mixed with the output signals of the color signal processor 4 and the luminance signal processor 6, the synchronization part is not damaged by noise, thereby stabilizing the screen.
이상에서 상세히 설명한 바와 같이 본 발명은 테이프가 장시간 사용되어 열화 또는 주행 메카니즘의 이상 현상등으로 동기 검출이 불안해질때 이를 검출하여 자동적으로 더미 동기신호가 공급되게 함으로써 항상 안정화된 화면을 제공할 수 있는 이점이 있다.As described in detail above, the present invention provides a stabilized screen at all times by detecting when the tape is unstable due to deterioration or abnormality of the driving mechanism due to the tape being used for a long time, and automatically supplying a dummy sync signal. There is this.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910016495A KR930009226B1 (en) | 1991-09-20 | 1991-09-20 | Automatic dummy synchronizing control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910016495A KR930009226B1 (en) | 1991-09-20 | 1991-09-20 | Automatic dummy synchronizing control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930006672A KR930006672A (en) | 1993-04-21 |
KR930009226B1 true KR930009226B1 (en) | 1993-09-24 |
Family
ID=19320211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910016495A KR930009226B1 (en) | 1991-09-20 | 1991-09-20 | Automatic dummy synchronizing control circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930009226B1 (en) |
-
1991
- 1991-09-20 KR KR1019910016495A patent/KR930009226B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930006672A (en) | 1993-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950000762B1 (en) | Automatic image improvement system | |
KR930009226B1 (en) | Automatic dummy synchronizing control circuit | |
KR920001012B1 (en) | Video signal processing circuit | |
KR900002608B1 (en) | Automatic tracking circuit in video tape recorder | |
KR940004511B1 (en) | Reproduced color signal automatic correcting system | |
JPH0575895A (en) | Automatic gain adjustment circuit for video signal | |
KR100190966B1 (en) | Auto-image compensating apparatus to tracking level of video head | |
KR100261026B1 (en) | Apparatus and method for tracking in high speed | |
JP2793851B2 (en) | Analog time division multiplex signal reproduction device | |
KR940001615Y1 (en) | Group delay compensating circuit of vcr | |
JPS61163775A (en) | Clamping circuit | |
KR860001002Y1 (en) | Noise detecting circuit of video signal | |
KR100213011B1 (en) | Circuit for regenerating direct current level | |
JPH03243077A (en) | Agc circuit | |
JP2754935B2 (en) | Clamping device | |
JP2855765B2 (en) | Video signal processing circuit | |
JPH11261845A (en) | Video signal processing circuit | |
JP2738986B2 (en) | Video signal black level correction circuit | |
KR200239816Y1 (en) | VRF noise canceller | |
JPH07203485A (en) | A/d converter for video signal | |
JP2979556B2 (en) | No signal detection device | |
JPH0686191A (en) | Video signal processor | |
JPH04258092A (en) | Video signal processing circuit | |
JPS63157571A (en) | Synchronizing signal sampling circuit | |
JPH0278389A (en) | Video signal processing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060627 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |