Claims (6)
규소기판(18)상에 필드산화막(19)을 형성하고 열산화막과 n+다결정규소박막을 순차로 형성한 후 리소그라피 방법으로 게이트(21)와 게이트산화막(20)을 순차로 형성하고, 열확산방법 혹은 급속열처리방법으로 LDD(8)와 소오스 및 드레인(31)을 형성하는 엔 모스 트랜지스터의 제조방법에 있어서, 열산화방법 혹은 저압화학적 기상증착(LPCVD) 방법으로 100Å 내지 200Å 두께의 제1규소산화막(22)을 형성한 후 300Å 내지 500Å 두께의 규소질화막(23)을 형성하는 단계와, 상기 저압화학적기상증착방법으로 제2규소산화막을 100nm 내지 150nm의 두께로 증착한 후 반응성이온식각방법으로 상기 제2규소산화막을 식각하여 측벽산화막(24)을 형성하는 단계와, 다소 묽은 감광막(25)을 도포하는 단계와, 상기 반응성이온식각방법으로 상기 게이트(21)의 상부 감광막을 식각하여 상기 측벽산화막(24)을 노출시킨 후 불화수소용액으로 상기 측벽산화막(24)을 식각하여 노출되는 부위(27)에 붕소를 이온주입한 다음 남은 감광막(26)을 제거하고 급속열처리 방법 또는 열확산방법으로 p영역(28)을 형성하는 단계 및, 인산용액으로 상기 제1규소산화막(22)을 식각하는 단계를 포함하는 것을 특징으로 하는 엔모스 트랜지스터의 제조방법.After the field oxide film 19 is formed on the silicon substrate 18, the thermal oxide film and the n + polysilicon thin film are sequentially formed, and then the gate 21 and the gate oxide film 20 are sequentially formed by a lithography method. Alternatively, in the fabrication method of an MOS transistor in which the LDD 8 and the source and drain 31 are formed by a rapid thermal treatment method, a first silicon oxide film having a thickness of 100 to 200 Å by a thermal oxidation method or a low pressure chemical vapor deposition (LPCVD) method. Forming a silicon nitride film 23 having a thickness of 300 mW to 500 mW after the formation of the second layer; and depositing a second silicon oxide film with a thickness of 100 nm to 150 nm by the low pressure chemical vapor deposition method, followed by reactive ion etching. Etching the second silicon oxide film to form the sidewall oxide film 24, applying a slightly diluted photosensitive film 25, and etching the upper photosensitive film of the gate 21 by the reactive ion etching method. After exposing the sidewall oxide layer 24, boron is ion implanted into the exposed portion 27 by etching the sidewall oxide layer 24 with a hydrogen fluoride solution, and then removing the remaining photoresist layer 26. Forming a p region (28) and etching the first silicon oxide film (22) with a phosphoric acid solution.
제1항에 있어서, 상기 급속열처리방법으로 상기 p영역(28)을 형성하는 경우의 열처리온도는 950℃ 내지 1050℃ 이고, 열처리 시간은 1분 내지 2분인 것을 특징으로 하는 엔모스 트랜지스터의 제조방법.The method of claim 1, wherein the heat treatment temperature in the case of forming the p region 28 by the rapid thermal treatment method is 950 ° C to 1050 ° C, and the heat treatment time is 1 minute to 2 minutes. .
제1항에 있어서, 상기 열확산방법으로 상기 p영역(28)을 형성하는 경우의 온도는 900℃ 내지 950℃이고, 열처리 시간은 10분 내지 60분인 것을 특징으로 하는 엔무스 트랜지스터의 제조방법.The method of claim 1, wherein the temperature in the case of forming the p region (28) by the thermal diffusion method is 900 ℃ to 950 ℃, heat treatment time is 10 minutes to 60 minutes.
제1항에 있어서, 상기 p영역(28)의 접합깊이는 0.2㎛ 내지 0.3㎛이고, 농도는 5×1016㎝-3내지 1×1017㎝-3인 것은 특징으로 하는 엔모스 트랜지스터의 제조방법.The NMOS transistor according to claim 1, wherein the junction depth of the p region 28 is 0.2 µm to 0.3 µm, and the concentration is 5x10 16 cm -3 to 1x10 17 cm -3 . Way.
제1항에 있어서, 상기 노출된 부위(27)에 상기 붕소를 이온주입할 때 주입도오스는 3×1012㎝-2내지 6×1012㎝-2이고 주입에너지는 350KeV 내지 60KeV인 것은 특징으로 하는 엔모스 트랜지스터의 제조방법.The method of claim 1, wherein the implantation dose is 3 × 10 12 cm −2 to 6 × 10 12 cm −2 and the implantation energy is 350 KeV to 60 KeV when the boron is ion implanted into the exposed portion 27. A manufacturing method of an NMOS transistor.
펀치드루우전압을 높이기 위한 p영역(28)이 채널과 중첩하는 드레인(31)의 게이트(21) 부근 가장자리에만 좁게 형성된 것을 특징으로 하는 엔모스 트랜지스터.An NMOS transistor, characterized in that the p region (28) for increasing the punch draw voltage is formed narrowly only at the edge near the gate (21) of the drain (31) overlapping the channel.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.