KR930008180B1 - 화상전화기의 진폭-위상복조 장치 - Google Patents

Abstract

내용 없음.

Description

화상전화기의 진폭-위상복조 장치

제 1 도는 본 발명에 따른 화상신호의 송수신 포멧.

제 2 도는 본 발명에 따른 진폭-위상복조 장치의 블럭도.

제 3 도는 제 1 도에 도시된 인터페이스 및 수신신호 증폭기의 상세도.

제 4 도는 제 1 도에 도시된 등화회로 및 이득제어회로의 상세도.

제 5 도는 제 1 도에 도시된 아나로그 스위치 구성 및 베이스밴드신호 추출회로의 동기검파부의 상세도.

제 6 도는 제 1 도에 도시된 베이스밴드 추출회로의 베이스 밴드패스필터와 디지탈 변환부의 상세도.

제 7 도는 제 1 도에 도시된 2채배 파형정형회로와 DPLL 및 클럭발생기의 상세도.

제 8 도는 제 1 도에 도시된 제어부의 상세도.

제 9 도는 제 3 도 내지 제 7 도의 일부분의 동작파형도.

제 10 도는 본 발명에 의해 진폭-위상복조되어질 영상신호의 진폭 위상 변조의 캐리어와 영상휘도신호 대응관계의 테이블도.

제 11 도는 본 발명에 의해 진폭-위상복조되어질 진폭 위상 변조 신호의 휘도와 캐리어의 관계 파형 테이블.

제 12 도는 본 발명에 따른 영상신호의 샘플링 디지탈 데이타 포맷 및 변환테이블도.

제 13 도는 본 발명에 따른 디지탈신호의 아나로그변환 테이블.

* 도면의 주요부분에 대한 부호의 설명

26 : 인터페이스 28 : 수신신호 증폭기

34 : 등화회로 40 : 이득제어회로

42 : 리미터 44 : 아니로그 스위치

50 : 베이스밴드 추출회로 56 : 디지탈 변환부

64 : 2채배 파형정형회로 66 : DPLL

68 : 클럭발생기 70 : 제어부

72 : 디지탈 화상처리부 74 : 카메라 밑 모니터부

본 발명은 일반 공중회선을 사용하여 영상통신을 실현하는 화상전화기에서 진폭-위상 변조(AM-PM Modulation)되어 출력되는 신호를 수신하여 변조되기전의 디지탈 데이타로 진폭-위상복조 출력하는 장치에 관한 것이다.

일반적으로 화상전환기(Videophone)이라 함은 카메라(Camera)로 부터의 아나로그 화상신호를 디지탈 정보로 변환한후 이를 소정상태의 아나로그 화상신호, 예를들면 공중전화회선의 전송주파수대역의 신호로 변조하여 상대방으로 전송하여 상호간에 화상통신하는 기기를 일컬어 칭하고 있다.

상기와 같은 화상전화기 상호간의 통신은 일반 공중선 전화기입자의 가입자선을 이용하여 화상신호 및 음성신호를 송수신하게 되어 있다. 상기와 같은 일반 공중회선을 이용하는 화상전화기는 카메라(Camera)로 부터 출력되는 높은 주파수대역의 영상신호를 디지탈로 샘플링하여된 디지탈신호로 변환된 영상데이타를 다시 공중회선 대역의 아나로그 신호로 변조하여 상대방에게 송신한다. 이렇게 해야만되는 이유는 아나로그 영상신호 주파수대역은 약 4MHz 내지 5MHz이나 가장 보편화된 일반공중회선의 주파수대역은 약 4MHz이므로 원래의 아나로그 신호 그 상태로는 일반 공중전화회선으로 전송할 수 없게 된다.

따라서 영상신호를 일반 공중회선으로 전송하기 위해서는 카메라로부터의 아나로그 영상신호를 일정한 량의 디지탈 데이타로 샘플링하여 다시 공중회선대역의 아나로그 신호로 변조하여야만 가능하다. 이때 변조는 진폭-위상 변조(AM-PM Modulation)를 한다.

상기와 같이 정지화상을 아나로그 공중회선을 이용하여 전송하기 위해 고주파수의 영상신호를 진폭-위상 변조하는 진폭-위상 변조 장치는 본원 출원인에 의하여 1989년 1월 6일자로 특허 출원된 특허출원 제89-72호가 있다.

상대방으로부터 공중회선의 주파수대역의 신호로 변조되어진 영상신호를 수신하는 화상전화기는 공중회선을 통하여 전달된 진폭-위상 변조의 아나로그 신호를 변조되기전의 디지탈 영상데이타로 진폭 위상 복조하여 디지탈 화상메모리에 기입하면 화상처리부의 어드레스 발생기에 의해 화상메모리내의 영역에 저장된 디지탈 화상데이타가 순차적으로 읽혀지고, 이는 DAC(Dlgital to Analog Donverter)에 의해 아나로그 영상신호로 변환되어 모니터 회로에 의해 CRT에서 표시된다.

이와같은 화상전화기에 있어서는 화상정보를 진폭-위상 변조하여 송신하는 송신측과 진폭-위상 변조된 신호를 수신하여 복조하는 화상전화기 상호간에도 제 1 도와 같이 화상송신 알람신호(DTMF), 동기신호, 제어신호, 화상정보의 수순으로 송수신되어야 한다.

제 1 도는 본 발명에 따른 화상전화기의 송수신 포맷(Format)으로서, 제 1a 도에서 DTMF(Dual Tone Muti Frequency Code)는 송신측에서 송신키를 눌러 발생시키는 것으로 화상송신 알람신호이며, 동기신호는 수신측에서 송신측의 송신에 동기하여 수신도록하는 동기신호이다. 제어정보는 송신측에서 송신하는 진폭의 신호를 수신측에서 정확히 수신도록하는 신호로서 동기신호의 전송이 끝난다음 제 1 위상(백색레벨의 위상)이나 제 2 위상(흑백레벨의 위상)의 최대 진폭의 신호를 소정 기간동안 송신하도록 되어 있다. 상기와 같은 제어정보를 송신하는 이유는 수신측에서 상기 제어정보를 수신하여 수신신호가 송신시의 진폭과 동일하게 제어하기 위함이다. 화상정보는 실질적인 영상데이타로서 진폭 위상 변조된 아나로그 신호이다.

상기 제 1a 도의 P1은 전화기의 음성 통화중 송신측에서 송신키를 조작한 시점이고, P3은 송신키를 조작한 시점 P1에서부터 DTMF송출-휴지시간-동기신호등의 송출되는 것까지의 시점으로 DTMF송출시간 t1과 휴지시간 t2와 동기신호 송출시간 t3의 합의 시간을 갖는다. 여기까지의 신호형태는 어떠한 것이라도 무방하여 단지 영상신호를 송신한다는 의미를 갖는 신호와 동기신호의 송출이 이루어지면 족하다.

그러나 통상의 화상전화기에서 화상정보를 송신하기 전에는 어떠한 형태로든지 소정시간(CTL TIME)동안 제어정보를 보낼 수 밖에 없으며 그 제어정보에 해당되는 구간이 P3-P4사이의 시간이고, P4는 제어정보가 끝난 순수한 화상정보의 시각점이다. P5는 화상정보의 종료시간으로 1피일드(Field) 또는 1프레임(Frame)분의 화상정보 송신이 종료된 후 전화기의 음성통화 상태로 전환되는 시점이다.

제 1b 도의 는 상기 제 1a 도와 같은 포맷으로 송신되는 화상정보를 수신하는 복조기에서 진폭-위상 변조(AM-PM Modulation)된 제어정보를 수신하는 시점부터 화상정보 수신을 완료할 때까지의 프레임(Frame : 이하 Frame이라 기재함) 상태를 나타낸 것이다. 본원 특허 출원인에 의해 선특허 출원된 특허출원맷 제89-72호의 진폭 위상 변조장치에서 상기 제 1 도와 가은 포맷으로 화상정보를 진폭 위상 변조하여 화상신호를 공중회선을 통해 전송하는 경우에는 수신측에서는 진폭 위상 변조된 신호를 수신하여 진폭 위상 복조하여 위상 변조전의 디지탈 영상신호로 재생하여야 모니터등에서 재생시청하게 된다.

따라서 본 발명의 목적은 상대방 화상전화기에서 화상신호를 진폭-위상 변조하여 공중회선으로 전송하는 신호를 수신하여 진폭-위상 변조전의 디지탈 영상신호로 진폭 위상 복조하는 진폭-위상복조 장치를 제공함에 있다.

본 발명의 다른 목적은 수신신호의 증폭이득을 수신신호의 제어정보에 따라서 제어되도록하는 이득제어회로를 구비하여 송신측에서 송신한 진폭 위상 변조된 신호를 전송선로의 선로 저항에 거의 영향을 받지않고 정확하게 복조하는 진폭-위상복조 장치를 제공함에 있다.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.

제 2 도는 본 발명에 따른 진폭-위상복조 장치의 블럭다이어 그램으로서, 전화 회선(Telephon Line) 접속단자(22) 및 전화기(telephone) 접속단자(24)를 가지고 전화기의 음성신호와 화상정보를 가지는 아나로그신호를 상기 전화회선에 정합시키어 송수신하는 인터페이스(26)와, 상기 인터페이스(26)와 제어라인(76)에 접속되어 상기 인터페이스(26)의 출력을 상기 제어라인(76)의 입력에 따라 제 1 증폭레벨 혹은 제 2 증폭레벨의 신호로 선택증폭하는 수신신호 증폭기(28)와, 상기 수신신호 증폭기(28)에 접속되어 상기 증폭출력되는 수신신호를 전화회선의 선로 주파수에 따른 감쇄 및 왜곡을 보상함과 동시에 높은 주파수대역의 신호만을 보상출력하는 등화회로(34)와, 이득제어신호 입력포트(이하 제어포트라함) (78)를 가지고 상기 등화회로(34)의 출력에 접속되어 있으며, 상기 등화회로(34)의 출력을 상기 제어포트(78)로 입력되는 제어데이타에 따라 소정 이득레벨의 신호로 증폭하고 로우패스필터링 출력하는 이득제어회로(40)와, 상기 이득제어회로(40)의 출력단자에 접속되어 입력되는 신호의 레벨을 항상 일정하게 조절하여 출력하는 리미터 AGC(Automatic Gain Control) (42)와, 상기 이득제어회로(400와 리미터 AGC(42)의 출력단자에 접속되며, 제어단자가 상기 제어라인(76)에 접속되어 있으며 상기 제어라인(76)의 제어논리에 따라 2개의 입력중 하나를 선택출력하는 아나로그 스위치(44)와, 동기검파클럭(SYNC CLK)단자를 가지고 상기 아나로그 스위치(44)에 접속되어 있으며 상기 입력되는 동기검파출클럭(SYNC CLK)에 따라 상기 아나로그 스위치(44)로부터 출력되는 진폭 위상 변조 신호로부터 진폭과 위상을 복조하여 베이스 밴드신호만을 필터링 출력하는 베이스 밴드신호 추출회로(50)와, 클럭단자를 가지고 입력단자가 상기 베이스 밴드신호 추출회로(50)의 출력단자에 접속되어 있으며, 상기 추출된 베이스 밴드신호를 상기 클럭단자로 입력되는 샘플 앤 홀드 클럭(Sample and Hold Clock : S/

CLK)에 의해 샘플앤드홀드하고 디지탈 변환하여 변환완료신호

신호와 동시에 출력하는 디지탈 변환부(56)와, 상기 리미터 AGC(42)의 출력단자에 접속되어 진폭 위상 변조된 입력신호 주파수를 전파정류하고 2채배하여 디지탈 클럭으로 출력하는 2채배 파형정형회로(64)와, 상기 2채배 파형정형회로(64)의 출력단자와 화상처리클럭 단자(DPCK)에 접속되어 두 클럭의 위상을 동기시키어 상기 입력되는 디지탈 클럭을 반전하여 제 1 클럭(DPLL1)을 출력함과 동시에 2채배된 제 2 클럭(DPLL2)을 출력하는 DPLL(Digital Phase Locked Loop) (66)와, 상기 DPLL(66)의 출력단자에 접속되어 동기검파클럭(SYNC CLK)과 샘플 앤 홀드(S/

CLK) 및 디지탈 변환개시신호(

)를 상기 베이스 밴드신호 추출회로(50)와 디지탈 변환부(56)에 제공하는 클럭발생기(68)와, 상기 이득제어회로(40)의 제어포트(78)와 제어라인(76)과 디지탈 변환부(56)에 접속되어 상기 제어포트(78)로 이득제어 데이타를 출력하고 상기 디지탈 변환부(56)의 출력을 소정주기로 리이드하여 출력하는 제어부(70)와, 디지탈 영상데이타를 저장하는 메모리를 구비하여 상기 제어부(70)에 접속되어 있으며 상기 제어부(70)의 제어에 의해 상기 제어부(70)로부터 출력되는 디지탈 영상데이타를 저장하고 저장된 영상데이타를 아나로그 신호로 출력하는 디지탈 화상처리부(72)와, 상기 디지탈 화상처리부(72)에 접속되어 있으며 상기 디지탈 화상처리부(72)와 아나로그 영상신호를 수수하여 수신영상 신호를 모니터링하고, 카메라의 화상을 입력하는 카메라 및 모니터(74)로 구성된다.

제 3 도는 제 2 도의 인터페이스(26) 및 수신증폭기(28)의 상세도로서, 인터페이스(26)는 전화기 접속단자(24)와 병렬 접속된 전화회선 접속단자(22)에 접속되어 입출력되는 신호의 임피던스를 정합하는 매칭드랜스(T1)와, 상기 매칭트랜스(T)의 2차측에 접속되어 송수신을 분리하는 2선 4선 하이브리드(2 to 4 Hybrid) (27)로 구성된다. 상기의 구성중 2선 4선 하이브리드(27)는 저항(R1-R5)와 2개의 연산증폭기(OP1-OP2)로 구성되어 송수신을 분리한다.

그리고, 수신신호 증폭기(28)은 저항(R6-R7)과 연산증폭기(OP3)으로 된 통상의 반전증폭기(29)가 상기 2선 4선 변환회로(27)의 수신신호 출력단자(RX)에 접속되어 있으며, 상기 제어라인(76)의 제어신호에 따라 상기 반전증폭기(29)의 증폭비를 가변하는 이득제어기(31)가 상기 반전증폭기의 궤환저항에 병렬접속 구성된다. 이때 이득제어기(31)는 직력접속된 저항(R8)과 트랜지스터(Q1)가 상기 반전증폭기(29)의 궤환저항(R7)에 접속되며, 상기 제어라인(76)과 접지사이에 분압저항(R10-R12)이 접속되어 상기 제어라인(76)의 전압을 분압하여 상기 트랜지스터(Q1)의 베이스에 인가도록 구성된다.

제 4 도는 제 2 도의 등화회로(34) 및 이득제어회로(40)의 상세회로도이다. 등화회로(34)는 저항(R10-R17)과 캐패시터(C4-C6) 및 연산증폭기(OP4-OP6)으로 구성되어 공중회선(전화회선)의 주파수에 따른 감쇄 및 왜곡을 보상하는 등화기(30)와, 캐패시터(C7-C9)와 저항(R18-R20)과 연산증폭기(OP7)로 구성되어 있으며 상기 등화기(30)에서 등화된 신호의 고역주파수만을 보상하여 필터링하는 하이패스필터(32)로 구성된다.

이득제어회로(40)는 입력저항(Ri)과 궤환저항(Rf)과 연산증폭기(OP8)로 구성된 비반전증폭기(30b)의 비반전단자(+)가 상기 하이패스필터(32)의 출력에 접속되어 입력신호를 상기 입력저항(Ri)와 궤환저항(Rf)의 증폭정수에 따라 소정증폭하는 비반전증폭기(30b)와, 상기 비반전증폭기(30b)의 입력저항(Ri)에 병렬접속되어 있으며 상기 제어포트(78)로 입력되는 제어데이타에 따라 상기 입력저항(Ri)의 저항값을 가변하는 증폭정수 조절회로(30a)와, 상기 비반전증폭기(30b)의 출력을 저역필터링하는 저역필터(38)로 구성된다. 이때 상기한 증폭정수 조절회로(30a)는 상기 입력저항(Ri) 양단 사이에 소정의 저항 크기를 가지는 저항과 콜렉터와 에미터가 직렬 접속된 트랜지스터로 구성된 다수의 정수변환회로가 접속되고 상기 각각의 정수변환회로의 각 트랜지스터의 베이스는 제어포트(78)의 각각의 데이타를 입력토록 되어 있다.

제 5 도는 제 2 도에 도시된 아나로그 스위치(44)의 상세도 및 베이스 밴드신호 추출회로(50)의 일부분의 상세도를 나타낸 것이다. 상기 아나로그 스위치(44)는 이득제어회로(40)의 출력과 리미터 AGC(42)의 출력을 입력하여 제어라인(76)의 제어신호에 따라 이득제어회로(44)의 출력 혹은 리미터 AGC(42)의 출력을 선택출력한다.

베이스밴드 추출회로(50)는 동기검파부(46)과 베이스밴드필터(48)로 구성되는데 제 5 도에 도시된 베이스밴드 추출회로(50)의 일부 상세도는 진폭 위상 변조된 신호로부터 진폭과 위상을 복조하여 동기검파신호(SYNC D)만을 출력하는 동기검파기(46)의 상세도로서 상기 아나로그 스위치(44)의 출력에 접속되어 상기 아나로그 스위치(44)의 출력을 버퍼링하는 버퍼(46a) 및 반전증폭하는 반전증폭기(46b)와, 상기 클럭발생기(68)로부터 출력되는 동기검파클럭(SYNC CLK)을 반전하는 반전기(46c)와, 상기 버퍼(46a)와 반전증폭기(46b)의 출력을 입력하여 상기 두입력중 하나를 상기 반전기(46c)의 출력에 의해 선택 출력하는 아나로그 스위치(47)와, 상기 아나로그 스위치(47)의 출력을 증폭출력하는 증폭기(46d)로 구성된다.

제 6 도는 제 2 도의 베이스밴드 추출회로(50)의 베이스밴드필터(48)와 디지탈 변환부(56)의 상세도이다.

베이스밴드필터부(48)는 저항(R39-R43)과 연산증폭기(OP12)과 (OP13) 및 캐패시터(C13-C15)로 구성되어 동기검파신호(SYNC D)를 베이스밴드 필터링하여 출력한다.

디지탈 변환부(56)는 상기 베이스밴드필터(48)의 출력을 샘플앤드홀드클럭(S/

CLK)에 의해 샘플앤드홀드 출력하는 샘플앤드홀드(52)와, 상기 샘플앤드홀드(52)의 출력을 클럭발생기(68)의 디지탈변환 개시신호(

)에 의해 디지탈 변환하고,변환완료시 변환완료신호(

)를 출력하는 ADC(Analog to Digital Converter)(54 a)로 구성된다. 상기한 구성중 미설명부호(54b)는 전압버퍼로서 전원전압(VCC : 5VDC)를 소정레벨로 분압하는 저항(R44-R45)와 상기 전압회로의 출력을 버퍼링하는 연산증폭기(OP14)로 구성되어 상기 ACD(54a)의 기준전압(Vref)를 제공한다.

제 7 도는 제 2 도의 2채배 파형정형회로(64)와 DPLL(66)과 클럭발생기(68)의 상세도이다. 2채배 파형정형회로(64)는 저항(R50-R54)와 두개의 정류다이오드(D6-D7)과 두개의 연산증폭기(OP15-OP16)로 구성되어 절대값 증폭회로의 구성을 갖는 전파정류기(58)와, 저항(R55-R58)과 캐패시터(C19-C20) 및 가변저항(VR), 연산증폭기(OP17) (OP18)로 구성되어 상기 전파정류기(58)로부터 출력되는 전파정류된 신호의 2배의 수신 주파수만을 필터링 출력사는 밴드패스필터(60)와, 전원전압(VCC=5V)과 접속된 기준저항(R59)의 레벨과 상기 밴드패스필터(60)의 출력을 비교하여 디지탈 클럭을 출력하는 콤파레이터(60)로 구성된다.

그리고 DPLL(66)은 상기 콤파레이터(60)의 출력과 디지탈 화상처리부(72)로부터 출력되는 화상처리클럭(DPCK)를 입력하여 위상동기하여 출력하는 디지탈 위상동기루프(67)와, 상기 디지탈 위상동기로프(67)의 출력단자에 종속 접속되어 위상동기 출력된 클럭을 64분주 및 128분주하여 제 1, 제 2 클럭(DPLL1) (DPLL2)을 출력하는 카운터(CNT1) (CNT2)로 구성된다.

클럭발생기(68)은 상기 DPLL(66)의 제 1 클럭(DPLL1) 출력은 제 2 클럭(DPLL2)의 출력에 클럭킹하여 위상 지연출력하는 제 1 플립플롭(FF1)과 상기 제 1 플립플롭(FF1)의 출력단자에 접속되어 위상지연된 제 1 클럭(DPLL)을 2분주하여 동기검파클럭(SYNC CLK)를 상기 제 5 도의 동기검파기(46)에 제공하는 제 2 플립플롭(FF2)과, 상기 제 1 클럭(DPLL1)과 제 2 클럭(DPLL2)를 논리합하여 출력하는 오아게이트(G1)와, 상기 오아게이트(G1)의 출력단과 제 2 플립플롭(FF2)의 출력단에 각각 접속되어 입력신호를 각각 반전하는 인버터(G2) (G3)와, 상기 두개의 인버터(G2) (G3)의 출력을 논리곱하여 샘플앤드 홀드클럭(S/

CLK)를 제 6 도의 샘플앤드홀드(52)로 출력하는 앤드게이트(G4)와, 상기 앤드게이트(G4)의 출력을 반전하여 디지탈 변환개시신호(

)를 제 6 도의 ADC(54a)로 출력하는 인버터(G5)로 구성된다.

제 8 도는 제 2 도의 제어부(70)의 상세도로서, 디지탈 화상처리부(72)와 제어버스와 데이타버스가 접속되어 있고, 상기 ADC(54a)의 데이타를 리이드하며, 이에 따른 소정의 제어데이타를 출력하는 MPU(Microprocessor) (71)와, 상기 MPU(71)의 데이타 입출력포트(D0-D7)와 이득제어회로(42)의 제어포트(78) 사이에 접속되어 있으며, 상기 MPU(71)로부터 출력되는 AGC 제어데이타를 래치하여 출력하는 제 1 래치회로(BUF1)과, 상기 MPU(71)의 데이타 입출력포트8D0-D7)에 접속되어 입력되는 프레임신호(Frame) 및 송수신제어신호

를 래치하는 제 2 래치회로(BUF2)와, 상기 MPU(77)의 어드레스단자(A0-A1)에 접속되어 입력되는 어드레스신호를 디코딩하여 상기 제 1 래치회로(BUF1), 제 2 래치회로(BUF2)의 래치클럭을 제공하고 리이드신호(

)를 상기 ACD(54a)에 제공하는 디코더(DEC)와, 상기 제 2 래치회로(BUF2)의 출력에 접속되어 상기 제 2 래치회로(BUF2)로부터 출력되는 프레임신호(Frame)를 버퍼링하는 드라이버(70a)와, 상기 제 2 래치회로(BUF2)로부터 출력되는 송수신제어신호

과 송신클럭(TX CLK)와 ADC완료신호(

)를 논리조합하여 상기 MPU(71)에 인터럽트 신호를 제공하는 게이트회로(GTG)로 구성된다.

제 9 도는 본 발명에 따른 제 2 도와 제 3 도 내지 제 7 도의 일부분의 파형도이다.

제 10 도는 본 발명에 따른 진폭 위상복조를 하기 위한 진폭 위상 변조의 캐리어와 영상휘도신호의 대응관계 테이블로서, 아나로그 영상신호의 최저휘도(화소의 흑)에서 최고휘도(화소의 백)를 32단계(또는 계조라고도함)로 하였을때 캐리어(Carrier)의 관계테이블이다. 만약, 영상신호의 최고휘도와 최저휘도를 16단계로 구분하여 각 화소는 8레벨(16단계/ 2)의 진폭과 2개의 위상을 조합하여 반송파를 변조시킬 수 있다. 최고와 최저의 휘도신호를 64단계로 구분하면, 각 회소는 32레벨(64단계/ 2)의 진폭과 2개의 위상을 조합하여 반송파를 변조시킬 수 있다.

상기 제 10 도는 최소의 흑(최저휘도)을 제 1 위상에서 최대진폭의 캐리어라하고 화소의 백(최고휘도)을 제 2 위상에서 최대진폭의 따라 하고 각 화소레벨(Level)의 진폭을 최대진폭을 16등분하였다. 이때, 제 1, 제 2위상 이라함은 영상신호의 전체단계를 2로 나누었을때 흑(Black)과 백(White)을 나타낸 것이다.

제 11 도는 본 발명에 따른 진폭 위상복조를 하기 위한 휘도신호와 캐리어의 파형으로서, 제 10 도에서와 같이 아나로그 영상신호를 32단계로 하였을때 각 화소로 16레벨의 진폭과 2개의 위상관계를 가지는 상태의 파형이다. (A)도는 영상신호로서, 화소의 휘도신호(Y)의 1/2점을 중심으로 백레벨로는 제 2 위상이고 흑레벨로는 제 1 위상으로 정의된다. (B)는 32단계로 구분하였을때, 흑레벨과 백레벨을 상기와 같이 제 1, 제 2 위상으로 구분하였을때 최저레벨 "0"을 진폭 16으로 하여 중심레벨 "15"까지 16등분하여 1단계 진폭으로 줄였을때의 파형과 최고레벨 "31"로 최대진폭 16으로 하여 중심레벨 "16"까지 16등분하여 1단계씩 진폭을 줄였을때 캐리어의 파형이다. 이때 백과흑의 위상차는 180°이다.

제 12 도는 제 2 도의 디지탈 화상처리부(72)가 카메라 및 모니터부(74)로부터 출력되는 아나로그 영상신호를 디지탈링 하였을때의 영상신호를 샘플링 디지탈 데이타 포맷(format) 및 변환테이블로써 32개조의 예이다.

(A)는 아나로그 영상신호를 디지탈변환 하였을때의 디지탈 화상신호 데이타 포맷으로 비트 D0-D3중 상위 비트 D4는 제 1, 제 2 위상을 나타내는 데이타로 논리 "1"은 180°의 위상으로 백레벨이고, 논리 "0"은 0°의 위상으로 흑레벨이다.

(B)는 아나로그 여상신호를 32개조로 디지탈 변환시 각 단계의 데이타를 나타낸 테이블이다.

제 13 도는 제 2 도의 ADC(54) (analog to digital Converter)가 8비티일때 ADC의 출력을 10진수와 2진수로 0-255까지 나타내었고 ACD의 8비트 출력을 8등분하었을때의 나타낸 것이다. 즉, 8비트중에서 D2-D0의 3비트를 자르고 D7-D3의 5비트를 취하면[2⁸(255)-2³(8)=2⁵(32)] ADC 8비트 출력을 8로 나눈것이 된다. 상기 ADC 8비트 출력을 8로 나눈값은 휘도레벨(0-31)이 되고 이것은 제 12 도의 (a)의 D0-D4데이타의 5비트와 같이 된다. 상기한 도면의 설명중 제 10 도, 제 11 도, 제 12 도는 카메라 및 모니터부(74)에서 출력되는 아나로그 영상신호를 화소의 흑, 백레벨에 따라 제 1, 제 2 위상의 캐리어로 변조하고 그 위상의 진폭에 따라 진폭-위상 변조하는 것을 설명하는 것으로 이는 본원 출원인에 의해 선출원된 특허 제89-72호에 상세히 설명되어 있다.

이하 본 발명의 AM-PM복조 동작예를 상술한 도면을 참조하여 상세히 설명한다.

본 발명을 설명함에 있어, 송신하는 상대방의 화상전화기에서 전술한 바와같이 송신하는 상대방의 아나로그 화상신호를 제 10 도, 제 11 도, 제 12 도와 같이 진폭 위상 변조(AM-PM Modalation)하여 송신하다고 가정하여 설명한다.

먼저 송신측에서 송신하는 신호의 종류는 제 1 도에서 DTMF와 동기신호, 제어정보, 화상정보로 되어 있으나 반드시 제 1 도에서 나타낸 바와같아야 되는 것도 아니며 화상정보의 시작전에 화상정보와 같은 방법으로 진폭 위상 변조된 신호(동기신호나 제어정보 또는 동기신호+제어정보)가 송신되어야만 된다.

제 1 도에서 나타낸 동기신호와 제어정보는 화상정보와 같은 방법으로 진폭 위상 변조된 신호이며 이렇게 2개의 이름으로 된것은 제 1 도의 P3시점을 설명하기 위한 방편이다.

상술한 바와같이 송신측의 화상전화기로부터 송신된 신호가 제 2 도의 인터페이스(26)의 전화회선 접속단자(22)로 수신되면, 이는 제 3 도와 같이 구성된 인터페이스(26)내의 트랜스(T)로 입력되어 2차측으로 유기된다. 상기 트랜스(T)의 2차측에 접속된 2선 4선 하이브리드(27)는 송신단자(TX)로 입력되는 진폭-위상변조신호와 상이 트랜스(T)를 통해 수신된 진폭-위상 변조된 수신신호를 송신신호와 분리하여 출력한다.

이때 연산증폭기(OP1)과 저항(R4, R5)는 송신단자(Tx)로 입력되는 신호를 증폭하는 송신증폭이고, 저항(R2, R3)과 연산증폭기(OP2)는 수신증폭기로서 수신된 진폭-위상 변조신호를 증폭하여 저항(R8)를 통해 수신신호 증폭기(28)내의 반전증폭기(28)의 반전단자(-)에 입력시킨다. 상기 2선 4선 하이브리드(27)의 출력을 입력하는 반전증폭기(28)는 궤환저항(R7)에 병렬 접속된 이득제어기(31)의 동작에 따라 반전단자(-)로 입력되는 수신신호의 증폭도(G)를 달리하여 증폭하게 된다.

상기 이득제어기(31)의 동작은 제어라인(76)으로 입력되는 프레임신호(Frame)에 따라 동작되어지는데, 상기 프레임신호(Frame)는 제 1 도에서 전술한 바와같이 상대방에서 송신된 신호가 제 8 도의 제어부(70)내 MPU(71)가 판단하는 화상정보라는 것을 시점 P3까지 하이(Logid "H")로 유지도록되어 있다. 즉, 후술하는 동작설명에 의거하여 제 8 도의 제어부(70) 내 MPU(71)가 "하이"상태의 프레임신호(Frame)를 제 2 래치회로(Buf2)와 드라이버(70a)를 통해 제어라인(76)으로 출력한다. 이때 제어라인(76)에 실리는 전원전압(VDD)의 레벨의 프레임신호(Frmae)는 분압저항(RD1-RD2)에 의해 분압되짐으로 트랜지스터(Q1)의 베이스에는 트랜지스터(Q1)의 에미터(Emitter)보다 높은 전압이 걸리므로 상기 트랜지스터(Q1)의 콜렉터(Collectr)와 에미터(Emitter) 사이는 차단(off) (높은 저항값)된다. 따라서 수신신호 증폭기(28)내의 반전증폭기(29)는 압력저항(R6)과 궤한저항(R7)증폭도로써 입력신호를 반전증폭하는데 하기식(1)과 같은 저항 R6＜R7이라 가정할 경우 증폭도(G)는 높게 결정된다.

AV(G)=-

×입력신호전압 ……………………………………………(1)

따라서 제 1a 도의 DTMF신호 입력시점 P1부터 동기신호의 입력이 종료되는 시점 P3의 시간 T1에 입력되는 신호들은 상기 식(1)에 의한 증폭도로 증폭되어 출력된다. 상기 인터페이스(26)의 전화기 접속단자(22)로 제 1a 도와 같은 송수신신호 포맷중 P3시점 이후의 제어정보가 수신되면, 이를 후술하는 동작에 의해 입력하는 MPU(71)가 제 1b 도의 T2와 같이 프레임신호(Frame)을 논리 "0"으로 하여 제어라인(76)으로 출력한다.

이때 제어라인(76)의 프레임신호(Frame)도 0V이므로 분압저항(RD1-RD2)에 의한 분압전압이 0V로 트랜지스터(Q1)의 베이스에는 에미터보다 낮은 전압이 걸려 트랜지지스(Q1)와 에미터사이가 도통되고 이때의 제 3 도 수신신호 증폭기(28)내의 반전증폭기(29)의 궤환저항(R7)과 저항(R8)이 병렬접속된다. 이때 상기 반전증폭기(OP3)의입력저항(R6)과 궤환저항(R7)의 관계가 R6 ＜R7이고, 상기 궤환저항(R7)과 트랜지스터(Q1)에 접속된 저항(R8)이 병렬저항이 됨으로 반전증폭기(29)의 증폭도 AV(G)는 하기식 (2)와 같이 떨어지게 된다.

AV(G)=-

×입력신호전압) …………………………………………(2)

단(R7// R8÷R6)

따라서 상기 수신증폭기(28)는 제 1 도의 송신포맷에서 실질적으로 화상정보가 수신되는 구간 P3-P6의 시간 T2기간에 입력되는 수신신호(RX SIG)를 상기 식(2)와 같이 적은 증폭도로 증폭하여 제 4 도와 같이 구성된 등화회로(34)내에 등화기(30)에 입력시킨다. 상기 수신증폭회로(28)에서 소정의 증폭도로 증폭출력한 신호를 입력하는 등화기(30)는 전화회선에서 영향을 받는 주파수에 따른 감쇄 및 왜곡을 보상해 준다.

상기 등화기(30)의 출력은 제 4 도와 같이 저항과 캐패시터 및 연산증폭기로 구성된 능동형 하이패스필터(HPF) (32)에 입력되며, 상기 하이패스필터(32)는 불필요한 잡음(Noise)등을 억제시키고 하이패스필터링하여 제 4 도와 같이 구성된 이득제어회로(40)내의 비반전 증폭기(30b)의 비반전단자(+)에 입력시킨다.

상기와 같이 하이패스 필터링된 수신신호(RX SIG)를 비반전단자(+)로 입력한 연산증폭기(OP8)은 반전 단자(-)에 접속된 입력저항(Ri) 및 반전단자와 출력단자 사이에 직렬 접속된 저항(R30~R31)으로 된 궤환저항의 증폭정수에 따라 비반전증폭 출력한다.

이때 캐패시터(C10)를 통해 상기 연산증폭기(OP8)의 반전단자(-)에 접속된 입력저항(Ri)의 저항값은 상기 입력저항(Ri)에 변환접속되어진 증폭정수 조절회로(30a)에 따라 동작이 변화하게 되어 있다. 상기 증폭정수 조절회로(30a)의 동작은 제어포트(78)로 입력되는 8비트의 이득제어 데이타(AGC0-AGC7)에 따라 동작을 달리한다, 즉 입력저항(Ri)과 병렬 접속된 증폭정수 제어회로(30a)내의 병렬 저항(R21-R28)들은 제어포트(78)로 입력되는 이득제어 데이타(AGC0-AGC7)에 제어되는 트랜지스터(Q2-Q9)의 스위치에 따라 상기 입력 저항(Ri)과 병렬 접속된다.

따라서 이득제어 데이타(AGC0-AGC8)의 8비트에 의해서 트랜지스터(Q2-Q9)가 256단계로 스위칭변환됨으로 상기 비반전 증폭기(30b)의 증폭조절 단계는 256단계로 조절되게 된다. 이때 제 4 도에 도시된 이득제어회로(36)내의 캐패시터(C10)는 직류를 차단하고 교류신호만을 전달함으로 상기 캐패시터(C10)는 교류신호에 대해서는 매우 낮은 임피던스를 가지게 된다. 그리고 제너다이오드(D4-D5)는 연산증폭기(OP8)의 출력이 과도하게 증폭출력된 경우를 제한하는 리미터이다. 그러므로 상기 이득조절회로(36)는 하이패스필터(32)로 부터 출력되는 수신신호(RX SiG)를 MPU(71)의 데이타 입출력단자(D0-D7)에 접속되어 이의 신호를 입력하는 제어포트(78)의 이득조절 데이타(AGC0-AGC7)에 따라 이득을 조절하여 로우패스필터(38)로 출력한다. 상기 로우패스필터(38)는 이득조절된 수신신호를 저역필터링하여 수신신호 대역 이상의 불필요한 노이즈등을 제거하여 제 5 도의 아나로그 스위치(44)의 입력단자(44a)와 라미터ACG(42)에 입력시킨다.

상기 리미터 AGC(42)는 제 4 도의 로우패스필터(38) 출력을 받아서 전화회선의 감쇄에 관계없이 출력이 일정한 레벨이 되도록 동작하는 AGC회로로서 저역필터링된 수신신호(RX SIG)의 레벨을 일정하게 하여 아나로그 스위치(44)의 입력단자(44b)에 입력시킨다. 상기 로우패스필터(38)에서 저역필터링된 수신신호(RX SIG)와 상기 리미터 AGC(42)에서 일정 출력레벨로 조절된 수신신호(RS SIG)를 입력한 아나로그 스위치(44)의 제어단자(S)는 제어라인(76)의 프레임신호에 접속되어 있어서 제 1 도의 P3구간까지는 제 5 도의 리미터 AGC(42)의 출력과 제 5 도의 동기검파부(46)의 입력을 스위칭 연결시키며 제 1 도의 P3와 P5구간에서 프레임신호(Frame)가 "로우"가 되면 제 5 도의 아나로그 스위치(44)는 제 5 도의 리미터 AGC(42)의 출력과 제 5 도의 동기검파부(46)의 입력과의 연결을 끊고 제 4 도의 로우패스필터(38)의 출력과 제 5 도의 동기검파기(46)의 입력을 스위칭 연결시킨다.

따라서 아나로그 스위치(44)는 제어부(70)내의 MPU(71)과 제 1 도의 송수신 포맷중에서 동기신호를 수신완료 할때까지 논리 "하이"로 출력하는 프레임신호(Frame)에 의해 리미터 AGC(42)의 출력을 선택하여 출력하게 된다.

이하 본 발명의 후술하는 설명은 제어라인(76)에 "로우"의 프레임신호(Frame)가 입력된다는 가정하에 제 9 도의 파형도를 참조하여 설명한다.

제 9 도의 201은 수신된 진폭-위상 변조된 신호로서 수신시호(RS, SIG)이며, 이는 라인(86)을 통해 리미터 AGC(42) 및 아나로그 스위치(44)에 입력된다. 이때 제어라인(76)의 프레임신호(Frame)가 "로우"임을 아나로그 스위치(44)는 전술한 바와같이 단자(44a)로 입력되는 제 9 도는 901의 수신신호(RX SIG)를 캐패시터(C11)를 통해 동기검파기(46)의 버퍼(46a)와 반전증폭기(46b)에 입력시킨다. 이때 리미터 AGC(42)는 전술한 바와같이 제 9 도 901과 같은 수신신호의 레벨를 일정하게 조절하여 제 7 도와 같이 구성된 2채배 파형정형회로(64)내의 전파정류기(58)에리미터 입력시킨다.

상기 전파정류기(58)는 연산증폭기(OP15-OP16)와 다이오드(D6-D7) 및 저항(R50-R54)를 포함한 절대값 증폭회로의 구성을 가지는 공지의 전파정류기로서 901과 같은 수신신호를 제 9 도 902와 같이 정류하여 밴드패스필터(60)에 입력시킨다. 상기 제 7 도와 같이 구성된 밴드패스필터(60)는 내부의 저항(R55-R56)가변저항(VR)과 캐패시터(C19-C0)에 의한 정수값에 의해 수신신호(RX SIG)의 2배의 주파수만을 밴드패스 필터링하고 저항(R57-R58), 연산증폭기(OP18)에 의해 증폭하여 제 9 도 903과 같은 2fo(fo는 수신신호의 주파수) 신호를 콤파레이터(60)의 비반전단자(+)에 입력시킨다. 상기 콘파레이터(60)은 반전단자(-)와 비반전단자(+)의 입력을 비교하여 2fo주파수를 제 9 도 904과 같은 디지탈 클럭으로 변환하여 디지탈 위상동기 루우프(67)의 입력단자(A2)에 입력시키다.

제 9 도 904와 같은 디지탈 클럭을 (A2)단자로 입력한 디지탈 위상동기루프(67)는 디지탈 화상처리부(72)로 부터 출력되어 입력단자(K) (I)로 입력되는 디지탈 화상처리클럭(DPCK)과 동기를 맞추어 종속 접속된 카운터(CNT1) (CNT2)으로 클럭을 출력한다. 따라서 상기 카운터(CNT2)는 디지탈 위상동기루프(67)로 부터 64분주와 128분주된 제 1 클럭(DPLL1)과 제 2 클럭(DPLL2)를 제 9 도 906과 905와 같이 출력한다. 이때 상기 제 9 도 905와 같은 제 2 클럭(DPLL2)는 상기의 수신신호에서 디지탈 클럭으로 만든 신호인 제 9 도 904신호와 동기가 맞춰지고 제 9 도 904와 같은 디지탈 출력신호에서 반전된 신호이며 제 9 도 906과 같은 제 1 클럭(DPLL)신호는 상기의 제 9 도 905신호 크럭의 2배가 되고 동기된 클럭신호이다.

이때 상기 제 2 카운터(CNT2)는 제 9 도 906과 905와 같이 출력된 제 1 클럭(DPLL1)과 제 2 클럭(DPLL2)은 제 7 도와 같이 구성된 클럭발생기(68)의 제 1 플립플롭(FF1)의 클럭단자(CLK)와 데이타단자(D)에 각각 입력됨과 동시에, 오아게이트(G1)의 양 입력단자에 각각 입력된다. 따라서 상기 제 1 플립플롭(FF1)은 제 9 도 906와 같은 제 1 클럭(DPLL1)을 제 9 도 905와 같은 제 2 클럭(DPLL2)으로 클럭킹함으로 상기 제 1 플립플롭(FF1)은 제 9 도 906과 같은 제 1 컬력(DPLL1)을 제 9 도 905의 1/4클럭 만큼 시프트되어 제 9 도 907과 같이 출력한다. 상기 제 1 플립플롭(FF1)으로부터 출력된 제 9 도 907의 신호는 제 2 플립플롭(FF2)의 클럭으로 제공되어 제 9 도 908과 같이 2분주 출력된다.

상기 제 2 플립플롭(FF2)에서 제 9 도 908과 같이 2분주된 신호는 제 9 도의 파형도에서와 같이 수신신호인 제 9 도 901와 주파수가 같고, 제 9 도 908신호의 1/2클럭과 제 9 도 901의 수신신호 1/2사이클이 동기가 된 상태가 있다. 결국 제 9 도의 908신호는 수신신호(제 9 도 901)에 동기된 동기검파클럭(SYNC CLK)이 되어 제 5 도의 동기검파기(46)내 반전기(46c)로 입력된다.

한편 오아게이트(G1)은 제 2 카운터(CNT2)로 부터 제 9 도 906과 905와 같이 출력되는 제 1 클럭(DPLL1)과 제 2 클럭(DPLL2)을 논리합하여 제 9 도 911와 같이 출력하며, 인버터(G2)는 제 9 도 911신호를 반전하여 앤드게이트(G4)에 입력시킨다. 상기 앤드게이트(G4)는 제 2 플립플롭(FF2)에서 제 9 도 908과 같이 출력하는 동기검파클럭(SYNC CLK)를 반전하는 인버터(G3)의 출력을 입력함으로써 제 9 도 913과 같은 샘플앤드 홀드클럭(S/

CLK)를 제 7 도의 ADC(54a)에 제공한다. 상기 앤드게이트(G4)의 출력단자에 접속된 인버터(G5)는 상기 제 9 도 913과 같은 샘플앤드 홀드클럭(S/

CLK)를 제 9 도 912와 같이 반전하여 제 6 도 ACD(54a)의 디지탈변환 개시신호인 라이트클럭(

)신호로 제공한다. 따라서 제 7 도의 클럭발생기(68)는 제 9 도 901과 같이 입력되는 수신신호(RX SIG)와 동기된 제 1, 제 2 클럭(DPLL) (DPLL2) ( 제 9 도 906와 905)을 입력하여 상기 수신신호(RX SIG)의 1주기에 대응하여 샘플앤드 홀드하는 샘플앤드 홀드클럭(S/

CLK)과 디지탈 변환개시 신호인 라이트신호(

)을 출력한다.

상기 제 7 도의 클럭발생기(68)에서 제 9 도 908과 같이 출력하는 동기검파클럭(SYNC CLK)를 입력하는 제 5 도의 동기검파기(46)는 아나로그 스위치(44)를 통해 제 9 도 901과 같이 수신되는 진폭 위상변조된 수신신호를 하기와 같이 동기검파한다. 상기 클럭발생기(68)로 출력되는 동기검파클럭(SYNC CLK)는 전술한 바와같이 제 9 도 901의 수신신호(RX SIG)와 동기되어 출력됨으로 제 5 도의 아나로그 스위치(44)가 제 9 도(a)점과 같은 진폭 변조된 수신신호를 전술한 버퍼(46a)와 반전 증폭기(46b)로 출력하면, 상기 제 9 도(a)점에서 동기검파클럭(SYNC CLK)는 "하이"레벨이 되어 반전기(46c)의 베이스 저항(RB)를 통해 트랜지스터(Q10)의 베이스에 입력된다.

따라서 트랜지스터(Q10)는 "온"되어 그 콜렉터는 "로우"되어 아나로그 스위치(47)을 제어하게 된다. "로우"의 신호를 제어신호로 입력한 아나로그 스위치(47)는 반전증폭기(46b)의 출력과 반전버퍼(46d)의 입력을 스위칭 연결한다. 그러므로 제 5 도의 아나로그 스위치(44)로 부터 제 9 도 901과 같이 출력되는 수신신호는 제 5 도의 동기검파기(46)의 반전증폭기(46b)에서 1차로 반전증폭된 후 아나로그 스위치(47)를 통해 반전증폭기(46d)에서 2차로 반전증폭되어 짐으로써 제 9 도의 동기검파인 수신신호(909)와 같이 수신신호와 같은 극성(제 9 도 901)으로 (a)시점에서 부터 (b)시점까지 1/2사이클이 된다.

만약 수신되는 진폭-위상변조된 수신신호(RX SIG)가 제 9b 도와 같이 입력되면 동기검파클럭(SYNC CLK)도 제 9 도 908과 같이됨으로 반전기(46c)의 트랜지스터(Q10)가 "오프"되어 "하이"신호를 아나로그 스위치(47)의 제어신호를 출력한다. 따라서 아나로그 스위치(47)는 버퍼(46a)의 출력과 반전증폭기(46d)의 입력을 스위치 연결시키어 제 9b 도와 (c) 사이에 제 9 도 901과 같이 되는 신호가 반전증폭기(46d)에서만 1차반전 증폭되도록 하여 제 9 도 909와 같은 동기검파 및 수신신호(SYNC DET)로 출력한다. 그러므로, 제 5 도의 동기검파기(46)은 제 1 도의 클럭발생기(68)로 부터 제 9 도 908과 같이 출력되는 동기검파클럭(SYNC CLK)이 "하이"이면 제 9 도 901와 같이 출력시키고 동기검파클럭(SYNC CLK)이 "로우"이면 수신신호와 반대극성으로 동기검파된 수신신호(SYNC DET)를 출력시킨다.

상기와 같은 방법으로 제 9 도의 901의 수신신호(RX SIG)을 제 9 도 908의 동기검파클럭(SYNC CLK)으로 제 5 도의 동기검파기(46)를 동작시키면 제 9 도의 909와 같이 동기검파된 수신신호로 된다. 상기와 같이 제 5 도의 동기검파기(46)를 동작시키면 신호의 위상이 180°반전되면, 제 5 도의 동기검파기(46)는 제 9 도의 909와 같이 동기검파된 수신신호는 변하지 않은 위상과 180°반전된 위상의 신호로서 기준전압보다 높거나 낮은 레벨로 구분하게 된다,

제 9 도 909와 같이 동기검파된 수신신호(SYNC DET)는 제 5 도의 동기검파기(46)에 의해 제 9 도 901의 수신신호(RX SIG)중에서 (a)-(c)구간, (e)-(i)구간, (k)-(n)구간은 변하지 않은 (0°)위상이므로 기준전압보다 높은 레벨로 동기검파된다. 그리고 제 9 도 901의 수신신호(RX SIG)중에서 (c)-(e)구간, (i)-(k)구간은 180°반전된 위상이므로 기준전압보다 낮은 레벨로 동기검파된다. 이렇게 수신신호의 위상에 따라 제 9 도 909와 같이 동기검파된 수신신호(SYNC DET)는 제 6 도의 베이스밴드필터(48)에 입력되어서 로우패스필터링된다.

이때 제 9 도 909와 같이 동기검파된 수신신호(SYNC DET)를 입력한 베이스밴드필터(48)는 내부저항(R39-R41)과 캐패시터(C13-C15) 및 연산증폭기(OP12)로 구성된 로우패스필터에 의해 상기 제 9 도 909의 신호를 저역필터링하고, 연산증폭기(OP13)으로 증폭하여 제 9 도 910와 같은 베이스밴드 신호를 출력한다. 제 9 도 910의 베이스밴드 출력신호는 각 화소의 휘도레벨에 대응되는 신호이다. 상기 제 9 도 910의 베이스밴드 출력신호는 각 화소의 휘도레벨에 대응되는 관계를 설명하면 다음과 같다.

전술한 제 11a 도에서 나타낸 화상신호의 휘도레벨은 32단계로 나누고 최저 휘도레벨에서 최대 휘도레벨의 1/2한 휘도레벨까지는 제 11b 도에서 나타낸 제 1 위상의 상태진폭 16단계의 캐리어 대응되고, 최대 휘도레벨의 1/2한 휘도레벨에서 최고 휘도레벨까지는 제 10b 도에 나타낸 제 2 위상의 상태진폭 16단계의 캐리어에 대응한다. 이것을 표로 나타낸 것이 제 10 도의 표이다.

결국 화상신호는 하나의 화소가 휘도레벨에 따라 반송주파수의 1사이클의 진폭과 위상으로 대응된다. 따라서 제 6 도의 베이스 밴드필터(48)에서 제 9 도 910과 같이 출력된 베이스밴드신호는 반송주파수의 1사이클에 해당하는 구간의 레벨이 기준전위보다 높으면 제 1 위상을 나타내고, 반송주파수인 1사이클에 해당하는 구간의 레벨이 기준전위보다 낮으면 제 2 위상을 나타낸다. 또, 제 1 위상, 제 2 위상의 구간을 각각 16단계로 구분하면 상기의 화상신호로 32단계로 구분한 것과 같은 상태가 된다.

상기 베이스밴드필터(48)로 부터 제 9 도 910과 같이 출력되는 베이스밴드 신호는 제 6 도의 샘플앤드홀드(52)에 입력되며, 베이스밴드 신호를 입력한 샘플앤드홀드(52)는 제 9 도 913과 같이 입력되는 샘플앤드 홀드클럭(S/

CLK)에 의해 샘프링하고 홀딩하여 제 9 도 914와 같은 신호를 출력한다. 이때 상기 샘플앤드홀드(52)에 입력되는 샘플앤드 홀드클럭(S/

CLK)이 "하이"이면 샘플링하여 샘플앤드홀더(52)의 입력신호가 출력에 그대로 나타나고 샘플앤드 홀드클럭(S/

CLK)이 "로우"이면 샘플앤드홀더(52)의 출력은 샘플"하이"상태)시에 나타난 상태가 다음 샘플앤드 홀드클럭(S/

CLK)이 "하이"로 될때까지 홀딩된다.

상기 샘플앤드홀도(52)에서 제 9 도 914와 같이 출력되는 샘플앤드홀딩 신호는 저항(R47-R48)에 의해 소정의 레벨로 분압되어 ADC(54a)의 아나로그 신호 입력단자(VI+)에 입력된다. 제 9 도 914와 같은 샘플앤드홀드 신호가 ADC(54a)에 입력되고 있는 상태에서 전술한 제 7 의 클럭발생기(68)로 부터 제 9 도 912와 같은 디지탈 변환개시 신호인 라이트클럭(

)이 출력되어 라인(88)를 통해 입려되면 아나로그 디지탈 변환을 개시한다. 즉, 제 9 도 912와 같은 라이트 클럭신호(

)가, "로우"에서 "하이"로 될때 제 6 도의 ADC(54a)는 입력단자(VI+)로 입력되는 샘플앤드홀더(52)의 클럭신호(제 9 도 914)의 전압레벨을 8비트 2진수로 아나로그 디지탈 변환을 시작한다.

아나로그 디지탈 변환이 끝나면 상기 ADC(54a)는 출력단자(

)로 입력된 샘플앤드홀드 신호의 디지탈 변환이 완료되었음을 나타내는 디지탈 변환 완료신호(

)를 라인(82)를 통해 제어부(70)내 게이트회로(GTG)로 제 9 도 915와 같이 출력한다. 이때 상기 라인(82)을 통해 디지탈 변환 완료신호(

)를 입력하는 게이트회로(GTG)의 오아게이트(G6)는 "로우"을 앤드게이트(G8)로 출력한다. [제 8 도 제어부(70)의 게이트회로(GTG)의 오아게이트(G7) (G6)들은 제 2 래치회로(BUF2)에서 출력하는 송수신 제어신호(

)과 (

)를 각각 입력하는데 현재의 모드는 진폭 위상 변조된 화상신호를 복조하는 수신모드임을 송신제어신호(

)은 "하이"수신제어신호(

)은 "로우"이다.]

따라서 상기와 같이 ADC(54a)가 "로우"의 디지탈변환 완료신호를 출력하면, MPU(71)의 인터럽트단자(INT0)가 "로우"로 되어 수신모드중 인터럽트가 발생된다.

상기와 같이 디지탈 변환 완료신호(

)가 "하이"에서 "로우"로 천이되어 인터럽트가 발생되면, MPU(71)은 ADC(54a)의 디지탈변환 데이타를 리이드하기 위한 어드레스를 디코더(DEC)로 출력한다. 이때 어드레스(DEC)는 MPU(71)로 부터 출력되는 ADC(54a)리이드용 어드레스를 디코딩하여 제 9 도 916과 같은 리이드신호(

)를 라인(84)을 통해 ADC(54a)에 입력시키고 데이타버스(80)에 나타나는 8비트 데이타를 리이드한다. 제 6 도의 ADC(54a)는 제 8 도의 MPU(71)에서 제 9 도 916과 같은 리이드신호(

)를 받으면 데이타버스(80)에서 디지탈변환된 2진 8비트 데이타를 출력하며, 상기 리이드신호(

)가 :로우"에서 "하이"가 되면 ADC(54a)에 입력되는 라이트신호(

)는 제 9 도에 나타난 바와같이 수신신호 주파수의 1사이클에 대하여 하나의 라이트신호(

)가 입력되어 수신신호 주파수의 1사이클에 해당하는 1화소의 휘로레벨 값을 아나로그 디지탈 변화토록 한다.

이때 제 6 도의 ADC(54a)는 8비트 ADC이므로 00000000(0)-11111111(255)까지의 데이타 값을 가지고 있다. 제 4 도의 이득제어(36)와 제 6 도의 ADC(54a)와 제 1 도와 제 13 도와 제 10 도와 제 11 도, 제 12 도와 관련하여 설명하면, 제 11 도의 P3에서 P4구간의 제어정보중에 제 1 위상이나 제 2 위상의 최대 진폭의 신호(제 10 도의 화소휘도 9 혹은 31)를 송신측에서 보내면 제 8 도의 MPU(71)는 제 2 포트(78)를 통하여 제 4 도의 이득 제어회로(36)를 제어하게 되는데 제 8 도의 MPU(71)는 제 4 도의 ADC(54a)를 읽어들인 값 8비트의 최대값인 255(11111111)보다 작으면 제 4 도의 이득 제어회로(36)의 증폭이 크게될 수 있도록 제어포트(78)을 통하여 높은 값을 가질 수 있는 이득제어 데이타를 출력한다.

만약 제 6 도의 ADC(54a)를 통하여 읽어들인 데이타가 8비트의 최대값인 255(11111111)이면 실제의 레벨이 255범위의 값보다 크더라도 255로 나타내므로 이것을 확인하기 위하여 제 8 도의 MPU(71)는 제어포트(78)를 통하여 값을 낮추면 제 4 도의 MPU(71)는 제 4 도의 이득 제어회로(36)를 제어하여 송신측에서 보낸 최대 진폭의 신호가 252(11111100)에 가장 가까운 값이 될 수 있도록 이득제어 데이타를 출력제어한다. 제 8 도의 MPU(71)가 제 1 도의 P3에서 P4구간에 송신축에서 보내는 최대 진폭의 신호를 받아서 제 6 도의 ADC(54a)의 출력밧값이 252(11111100)정도가 되도록 제 4 도의 이득 제어회로(36)를 제어하고 나면, 제 1 도의 P4시점 이후부터 송신측에서 보내는 화상정보를 동일하게 수신하게 된다.

예를들어 송신측에서 송신한 화상신호 레벨이 제 10b 도와 같이 화상신호 레벨이 31이면, 제 8 도의 MPU(71)가 제 6 도의 ADC(54a) 를 통하여 읽은 데이타가 제 13 도의 252(11111100)가 되고, 제 10b 도에서 화상신호 레벨이 0이면 제 13 도의 4(00000100)가 된다. 제 6 도의 ADC(54a) 출력이 제 13 도의 0-255까지이므로 D7-D9까지의 8비트가 된다. 상기의 8비트 데이타를 8로 나누면 (255/8), 8로 나누는 것은 LSB D2, D1, D0를 끊어내고 D7, D6, D5, D4, D3 5비트를 취하면 8비트 데이타를 8로 나눈것과 같은 결과가 된다. 따라서 이것은 제 13 도의 표에서와 같이 휘도레벨(0-31)이 되고 제 13 도의 각 휘도레벨(0-31)은, 제 6 도의 ADC(54a)의 출력값인 8비트에서 제 13 도와 같이 0(0-7), 1(16-23)…30(240-247), 31(248-255)의 8단계의 데이타를 포함하게 된다.

상기와 같이 제 13 도의 각 휘도레벨은 +3, -4의 여유를 가지고 있으므로 255-248은 휘도레벨 31로 같은 데이타를 처리하여 진폭 변화에 따른 에러를 줄일 수 있다. 상기와 같이 제 13 도의 휘도레벨과 같이 진폭 위상 변조되어 수신된 화상정보로 진폭 위상 복조하게 되면 제 13 도의 휘도레벨은 제 16b 도와 같은 화상신호가 되고, 제 8 도의 MPU(71)는 제 6 도 ADC(54a)로 부터 읽은 8비트 데이타를 상기와 같이 5비트로 만들면, 제 12a 도와 같이 되고 이 화상신호 데이타를 제 2 도의 디지탈 화상처리부(72)의 메모리에 기입한다.

상기와 같이 제 1 도의 P4에서 P5가지 화상정보를 모두 받아서 제 2 도의 디지탈 화상처리부(72)의 메모리에 전부 기입한다. 제 2 도 디지탈 화상처리부는 메모리의 디지탈 데이타를 변조시와는 역으로 디지탈 아나로그 변환하여 아나로그 영상신호를 만들어 제 2 도 카메라 및 모니터부(74)로 보내면 제 2 도의 카메라 및 모니터부(74)는 상기의 영상신호를 모니터링하게 되어 화상전화기의 진폭 위상복조를 하여 디스플레이 수신을 하게 된다.

상술한 바와같이 본 발명은 AM-PM변조되어 공중전화회선으로 수신된 신호를 수신하여 송신신호인 AM-PM진폭과 동일한 진폭의 값을 갖도록 신호의 이득을 조절한후 AM-PM복조함으로 공중회선을 이용하여 정확한 영상신호를 송수신할 수 있는 화상전화기를 구현할 수 있다.

Claims (13)

1. 화상전화기의 진폭-위상복조 장치에 있어서, 전화회선 접속단자(22) 및 전화기 접속단자(24)를 가지고 전화기 음성신호와 화상정보를 가지는 아나로그 신호를 상기 전화회선에 정합시키어 송수신하는 인터페이스(26)와, 상기 인터페이스(26)와 제어라인(76)에 접속되어 상기 인터페이스(26)의 출력을 상기 제어라인(76)의 제어에 대응하여 소정 레벨의 신호로 선택증폭하는 수신신호 증폭기(28)와, 상기 수신신호 증폭기(28)에 접속되어 상기에서 증폭출력되는 수신신호를 전화회선의 선로 주파수에 따른 감쇄 및 왜곡을 보상함과 동시에 높은 주파수 대역의 신호만을 보상출력하는 등화회로(34)와, 이득 제어신호 제어포트(78)를 가지고 상기 등화회로(34)의 출력에 접속되어 있으며 상기 등화회로(34)의 출력을 상기 제어포트(78)로 입력되는 제어데이타에 따라 소정이득레벨의 신호로 증폭하고 로우패스필터링 출력하는 이득제어회로(40)와, 상기 이득제어회로(40) 출력단자에 접속되어 입력되는 신호의 레벨을 항상 일정하게 출력하는 리미터 AGC(42)와 상기 이득제어회로(40)와 리미터 AGC(42)의 출력단자에 접속되며, 제어단자가 상기 제어라인(76)에 접속되어 있으며, 상기 제어라인(76)의 제어논리에 따라 2개의 입력중 하나를 선택출력하는 아나로그 스위치(44)와, 상기 아나로그 스위치(44)에 접속되어 있으며 동기검파클럭의 입력에 응답하여 상기 아나로그 스위치(44)로 부터 출력되는 진폭 위상변조 신호로 부터 진폭과 위상을 복조하여 베이스 밴드신호만을 필터링 출력하는 베이스 밴드신호 추출회로(50)와, 클럭단자를 가지고 입력단자가 상기 베이스 밴드신호 추출회로(50)의 출력단자에 접속되어 있으며, 상기 추출된 베이스 밴드신호를 상기 클럭단자로 입력되는 샘플 앤 홀드클럭(S/H CLK)에 의해 샘플 앤드 홀드하고 디지탈 변환하여 변환완료신호(

   

   )신호와 동시에 출력하는 디지탈 변환부(56)와, 상기 리미터 AGC(42)의 출력단자에 접속되어 진폭 위상 변조된 입력신호 주파수를 전파정류하고 2채배하여 디지탈 클럭으로 출력하는 2채배 파형정형회로(64)와, 상기 2채배 파형정형회로(64)의 출력단자와 화성처리클럭 단자에 접속되어 두클럭의 위상동기시키어 상기 입력되는 디지탈 클럭을 반전하여 제 1 클럭(DPLL1)을 출력함과 동시에 2채배된 제 2 클럭(DPLL2)을 출력하는 DPLL(66)와, 상기 DPLL(66)의 출력단자에 접속되어 동기검파클럭(SYNC CLK)과 샘플앤홀드(S/

   

   CLK) 및 디지탈 변환개시신호(

   

   )를 상기 베이스 밴드신호 추출회로(50)와 디지탈 변환부(56)에 제공하는 클럭발생기(68)와, 상기 이득제어신호(40)의 제어포트(78)와 제어라인(76)과 디지탈 변환부(56)에 접속되어 상기 제어포트(78)로 이득제어 데이타를 출력하고 상기 디지탈 변환부(56)의 출력을 소정주기로 리이드하여 출력하는 제어부(70)와, 디지탈 영상데이타를 저장하는 메모리를 구비하여 상기 제어부(70)에 접속되어 있으며 상기 제어부(70)의 제어에 의해 상기 제어부(70)로 부터 출력되는 디지탈 영상 데이타를 저장하고 저장된 영상데이타를 아나로그 신호로 출력하는 디지탈 화상처리부(72)와, 상기 디지탈 화상처리부(72)에 접속되어 있으며 상기 디지탈 화상처리부(72)와 아나로그 영상신호를 수신하여 수신영상 신호를 모니터링하고, 카메라의 화상을 입력하는 카메라 및 모니터(74)로 구성함을 특징으로 하는 화상전화기의 진폭-위상복조 장치.
2. 제 1 항에 있어서, 상기 인터페이스(26) 및 수신증폭기(28)는, 상기 전화기 접속단자(24)와 병렬 접속된 전화회선 접속단자(22)에 접속되어 입출력되는 신호 임피던스를 정함하는 매칭트랜스(T1)과, 상기 매칭 트랜스(T)의 2차측에 접속되어 송수신을 분리하는 2선 4선 하이브리드(27)의 수신신호 출력단자(RX)에 궤환저항을 가지는 반전증폭기(29)가 접속되어 있으며, 상기 제어라인(76)의 제어신호에 따라 입력신호를 소정 증폭하여 등화회로(34)로 출력하는 상기 반전증폭기(29)의 증폭비를 가변도록 이득제어기(31)가 상기 반전증폭기(29)의 궤환저항에 병렬 접속 구성되어짐을 특징으로 하는 화상전화기의 진폭-위상복조 장치.
3. 제 2 항에 있어서, 상기 이득제어기(31)는, 직렬접속된 저항(R8)과 트랜지스터(Q1)가 상기 반전증폭기(29)의 궤환저항에 접속되며, 상기 제어라인(76)과 접지사이에 분압저항(R10-R12)이 접속되어 상기 제어라인(76)의 전압을 분압하여 상기 트랜지스터(Q1)의 베이스에 인가토록 구성됨을 특징으로 하는 화상전화기의 진폭-위상복조 장치.
4. 제 2 항에 있어서, 상기 등화회로(34)는, 상기 반전증폭기(29)의 출력단자에 입력단자가 접속되어 있으며 증폭되어 입력되는 신호의 왜곡을 보상하는 등화기(30)와, 상기 등화기(30)의 출력단자에 접속되어 등화된 신호의 고역주파수만을 보상하여 필터링하여 이득제어회로(40)로 출력하는 하이패스필터(32)로 구성됨을 특징으로 하는 화상전화기의 진폭-위상복조 장치.
5. 제 4 항에 있어서, 상기 이득제어회로(40)는, 입력저항(Ri)과 궤환저항(Rf) 반전단자(-)에 접속된 연산증폭기(OP8)의 비반전단자(+)가 상기 하이패스필터(32)의 출력에 접속되어 상기 비반전단자(+)로 입력되는 신호를 상기 입력저항(Ri)와 궤환저항(Rf)의 증폭정수에 따라 소정증폭하는 비반전증폭기(30b)와, 상기 비반전증폭기(30b)의 입력저항(Ri)에 병렬 접속되어 있으며 상기 제어포트(78)로 입력되는 제어데이타에 따라 상기 입력저항(Ri)의 저항값을 가변하는 증폭정수 조절회로(30a)와, 상기 비반전증폭기(30b)의 출력단자에 접속되어 입력되는 신호를 저역필터링하여 아나로그 스위치(44)와 리미터 AGC(42)의 입력으로 제공하는 저역필터(38)로 구성됨을 특징으로 하는 화상전화기 진폭-위상복조 장치.
6. 제 5 항에 있어서, 상기 증폭정수 조절회로(30a)는, 상기 입력저항(Ri)의 양단 사이에 각각 소정의 저항크기를 가지는 저항과 콜렉터와 에미터가 직렬접속된 트랜지스터로 구성된 다수의 정수변환회로가 접속되고 상기 각각의 정수변환회로의 각 트랜지스터의 베이스는 제어포트(78)의 각각 데이타를 입력토록 되어 구성됨을 특징으로 하는 화상전화기 진폭-위상복조 장치.
7. 제 5 항에 있어서, 상기 아나로그 스위치(44)는, 2개의 입력단자로 저역필터(38)의 출력과 리미터 AGC(42)의 출력을 입력하며, 제어라인(76)의 제어신호에 따라 저역필터(38)의 출력 혹은 리미터 AGC(42)의 출력을 선택하여 베이스밴드 추출회로(50)로 출력함으로 특징으로 하는 화상전화기의 진폭-위상복조 장치.
8. 제 1 항에 있어서, 상기 2 채배 파형정형회로(64)는, 상기 리미터 AGC(42)의 출력단자에 접속되어 입력되는 신호를 전파정류 출력하는 전파정류기(58)와, 상기 전파정류기(58)의 출력단자에 접속되어 있으며, 상기 출력되는 전파정류된 신호의 2배의 수신주파수만을 필터링 출력하는 밴드패스필터(60)와, 소정의 기준레벨과 상기 밴드패스필터(60)의 출력을 비교하여 디지탈 클럭을 상기 DPLL(50)로 출력하는 콤파레이터(60)로 구성됨을 특징으로 하는 화상전화기 진폭-위상복조 장치.
9. 제 8 항에 있어서, 상기 DPLL(66)은 상기 콤파레이터(60)의 출력과 디지탈 화상처리부(72)로 부터 출력되는 화상처리클럭(DPCK)를 입력하여 위상동기하여 출력하는 디지탈 위상동기루프(67)와, 상기 디지탈 위상동기루프(67)의 출력단자에 종속 접속되어 위상동기 출력된 클럭을 64분주 및 128분주하여 제 1, 제 2클럭(DPLL1) (DPLL2)을 상기 클럭발생기(68)로 제공하는 카운터(CNT1) (CNT2)로 구성함을 특징으로 하는 화상전화기 진폭-위상복조 장치.
10. 제 9 항에 있어서, 상기 클럭발생기(68)는, 상기 DPLL(6)의 제 1 클럭(DPLL1)출력을 제 2 클럭(DPLL2)의 출력에 클럭킹하여 위상 지연출력하는 제 1 플립플롭(FF1)과, 상기 제 1 플립플롭(FF1)의 출력단자에 접속되어 위상지연된 제 1 클럭(DPLL)을 2분주하여 동기검파클럭(SYNC CLK)를 상기 베이스밴드 추출회로(50)에 제공하는 제 2 플립플롭(FF2)과, 상기 제 1 클럭(DPLL1)과 제 2 클럭(DPLL2)를 논리합하여 출력하는 오아게이트(G1)와, 상기 오아게이트(G1)의 출력단과 제 2 플립플롭(FF2)의 출력단에 각각 접속되어 입력신호를 각각 반전하는 인버터(G2) (G3)와, 상기 두개의 인버터(G2) (G3)의 출력을 논리곱하여 샘플앤드 홀드클럭(S/

    

    CLK)를 제 6 도의 샘플앤드홀드(52)로 출력하는 앤드게이트(G4)와, 상기 앤드게이트(G4)의 출력을 반전하여 디지탈 변환개시신호(

    

    )를 디지탈 변환부(56)로 출력하는 인버터(G5)로 구성함을 특징으로 하는 화상전화기 진폭-위상복조 장치.
11. 제 10 항에 있어서, 베이스 밴드신호 추출회로(50)는, 동기검파클럭 단자를 가지고 상기 아나로그 스위치(44)의 출력단자에 접속되어 있으며 진폭 위상변조된 입력신호를 상기 동기검과 출력의 입력에 따라 입력된 진폭 위상변조 신호를 동기검파하는 동기파기(46)의 출력단자에 접속되어 동기검파된 신호를 제 1 위상과 제 2 위상을 가지는 신호로 베이스밴드 필터링하여 이에 접속된 디지탈 변환부(56)로 출력하는 베이스밴드필터(48)로 구성됨을 특징으로 하는 화상전화기 진폭-위상복조 장치.
12. 제 11 항에 있어서, 상기 동기검파기(46)는, 상기 아나로그 스위치(44)의 출력에 접속되어 상기 아나로그 스위치(44)의 출력을 버퍼링하는 버퍼(46a) 및 반전증폭하는 반전증폭기(46b)와, 상기 클럭발생기(68)로 부터 출력되는 동기검파클럭(SYNC CLK)을 반전하는 반전기(46c)와, 상기 버퍼(46a)와 반전증폭기(46b)의 출력을 입력하여 상기 두입력중 하나를 상기 반전기(46c)의 출력에 의해 선택 출력하는 아나로그 스위치(47)와, 상기 아나로그 스위치(47)의 출력을 증폭출력하는 증폭기(46d)로 구성됨을 특징으로 하는 화상전화기 진폭-위상복조 장치.
13. 제 11 항에 있어서, 상기 디지탈 변환부(56)는, 상기 베이스밴드필터(48)의 출력 샘플앤드 홀드클럭(S/

    

    CLK)에 의해 샘플앤드홀드 출력하는 샘플앤드홀드(52)와, 상기 샘플앤드홀드(52)의 출력을 클럭발생기(68)의 디지탈변환 개시신호(

    

    )에 의해 디지탈 변환하고, 변환완료시 변환완료신호(

    

    )를 제어부(70)로 출력하는 ADC(54a)로 구성됨을 특징으로 하는 화상전화기 진폭-위상복조장치.

Images